KR0167471B1

KR0167471B1 - Cmos 동시 전송 양방향 구동기/수신기

Info

Publication number: KR0167471B1
Application number: KR1019950046708A
Authority: KR
Inventors: 안 카오 타이; 두타 사티아지트; 쿠오크 느구옌 싸이; 도안 트린 싼; 안드레 월스 로이드
Original assignee: 윌리엄 티.엘리스; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1994-12-16
Filing date: 1995-12-05
Publication date: 1999-02-01
Also published as: US5541535A; KR960027867A; EP0717527A2; TW272344B

Abstract

차동 수신 회로로의 입력 경로에 비반전 버퍼를 포함하는 CMOS 구동기/수신기 쌍에 관한 기술이 개시되어 있다. 비반전 버퍼를 사용함으로써, 다수의 서로 다른 전압과 대응하는 전압 스윙이 생기게 된다. 이와 같이 함으로써, 전송선으로부터 수신되는 입력 전압과 관련 구동기로부터의 출력을 차동 수신기가 비교할 수 있게 된다. 따라서, 수신기는 관련 구동기가 전송선을 통하여 또 다른 구동기/수신기 쌍에 로직 신호를 출력하는 것과 동시에, 전송선으로부터 입력되는 전압 레벨(및 대응 로직 레벨)을 판단할 수 있게 된다. 수신기가 서로 다른 1과 0의 로직 조합에 대응하는 전압 레벨의 차이를 판단할 수 있도록, 단일 전압 전원을 이용하여 차동 수신기에 다수의 전압을 제공하도록 사용된다.

Description

CMOS 동시 전송 양방향 구동기/수신기

제1도는 본 발명의 제1실시예에 따라, 차동 수신기로 양의(positive) 가변 전압을 제공하기 위하여 입력 경로에 비반전 버퍼를 갖는 전송선과 연결된 제1 및 제2 구동기/수신기 쌍을 도시한 본 발명의 개략도.

제2도는 본 발명에 의하여 사용될 수 있는 전형적인 구동기를 도시한 회로도.

제3도는 본 발명의 시스템에서 사용될 수 있는 차동 수신기의 또 다른 회로도.

제4도는 동시 양방향 구동기/수신기 회로로 동작할 때에 제1도의 회로에서 각 점(various points)에서의 전압 파형을 도시한 도표.

제5도는 단방향 회로로 동작할 때에 제1도 회로의 시간에 대한 전압 레벨의 전압 파형도.

제6도는 수신기 회로에 음이 아닌 값을 갖는 전압을 제공하기 위한 본 발명의 제2실시예의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1,2 : 송수신기 11 : 차동 수신기

20 : 전송선 25 : 종단 저항

30 : 비반전 버퍼 33 : 수신기

61 : 트랜지스터

본 발명은 동시 양방향 통신(simultaneous bidirectional communications)이 가능한 구동기/수신기 쌍(driver/receiver pair)(송수신기)에 관한 것이다. 구체적으로 설명하면, 제1 구동기/수신기 회로가 제2 구동기/수신기 회로와 동시에 신호를 교환할 수 있도록 하는 시스템에 제공된다.

전송선을 따라 서로 다른 구동기/수신기 상호간에 동시에 양방향으로 정보를 송신하는 송수신기는 당해 기술 분야에 알려져 있다. 그러나, 이러한 기능의 회로들은 이제까지 바이폴리 기술을 이용하여 구현되어 왔다. 바이폴라 논리 회로는 트랜지스터-트랜지스터 논리 회로(TTL)이라고도 언급된다. 바이폴라 로직에서는, 양(positive)의 값을 갖는 전압 신호 및 접지(ground)가 음(negative)의 값을 갖는 전압 신호 및 접지와 교차되는 디지탈 신호 기술이 사용된다. 따라서, 이러한 유형의 기술이 구현되기 위하여는 다수의 전압원이 요구된다.

CMOS 기술은 서로 상보 관계에 있는 트랜지스터들을 함께 쌍을 지우고, 서로에게 전달되는 논리값 1 및/또는 0을 발생시키는 회로를 활성화하거나 비활성화하기 위하여 가변하는 양전압 스윙(swing)을 이용한다. 바이폴라 회로에서는 양 및 음의 값을 갖는 전압이 요구되므로, 이 기술을 구현하기 위해서는 다수개의 개별적인 전압원이 필요하다.

미합중국 특허 제3,612,781호는, 제2도 및 제3도에서 도시된 바와 같이 기준 전압 이상 및 이하의 두 전압차를 요구하는, 즉 다수의 전압원을 요구하는, 바이폴라 회로를 사용하는 동시 양방향 전송 시스템(simultaneous bidirectional transmission system) 기술을 개시하고 있다.

미합중국 특허 제5,216,667호는, 예를 들어 Vcc, Vee, Vr, Vt 및 Vx와 같은 양의 값 및 음의 값을 갖는 복수개의 전압원을 이용한 바이폴라 동시 양방향 송수신기를 개시하고 있다.

종래 기술에서의 시스템은 모두 단일 전압원만을 이용하므로, 단일 전송선에서 정보를 동시에 송신하고 수신할 수 있는 CMOS 구동기/수신기 쌍을 이용하지 않고 있음을 알 수 있다. 따라서, 단일 선로 상에서 정보를 동시에 양방향으로 전송 및 수신할 수 있으며, 단지 단일 전압원만을 사용함으로써 상당히 작은 전력을 소모하고 냉각 요건이 완화된 회로를 가능하게 하는 본 발명과 같은 통신 시스템이 필요하다.

종래 기술과 대조적으로, 본 발명은 단일 전송선 상에서 정보를 동시에 전송하고 수신하는 단일 전압원 CMOS 구동기/수신기 쌍에 관한 기술을 제공한다.

포괄적으로 설명하면, 본 발명은 차동 수신 회로의 입력 경로에 비반전 버퍼(buffer)를 포함하는 것을 특징으로 하는 CMOS 구동기/수신기 쌍이다. 비반전 버퍼는 복수개의 다른 전압과 대응 전압 스윙을 가능하게 한다. 이로 인하여, 차동 수신기는 전송선으로부터 수신된 입력 전압과 관련 구동기로부터의 출력을 비교할 수 있게 된다. 따라서, 수신기는 전송선을 통하여 관련 구동기가 다른 구동기/수신기 쌍으로 논리 신호를 출력하는 것과 동시에 전송선으로부터 전압 레벨(및 대응하는 논리 레벨) 입력을 결정할 수 있다.

본 발명은 차동 수신기에 다수의 양의 값을 갖는 전압을 제공하기 위하여 단일 전압원을 이용하므로, 1 및 0의 서로 다른 논리 조합에 대응하는 전압 준위에서의 차이가 수신기에 의해 판단될 수 있다.

본 발명은 집적 회로 소자 상호 간의 신호를 동시에 양방향으로 제공하는 시스템이다. 본 발명의 시스템은 각각 그 내부에 차동 수신기를 갖는 제1 및 제2 구동기/수신기 쌍을 포함한다. 다수의 음이 아닌 전압 신호의 전압원이 역시 제공되며, 음이 아닌 전압 신호는 전송선 및 구동기로부터 차동 수신기로 동시에 입력되는 논리 신호의 상태를 가리킨다.

따라서, 전술한 요약을 설명한대로 본 발명의 목적, 특징 및 이점은 후술한 발명의 상세한 내용 및 특허 청구 범위와 첨부한 도면으로부터 당해 발명의 분야의 당업자에게 명백할 것이다.

제1도에는 각각 도면 부호(1 및 2)로 나타낸 두개의 구동기/수신기 쌍(A 및 B)(송수신기)를 나타내는 개략도가 도시되어 있다. 구동기(3 및 21)은 각각 입력 INA 및 INB를 수신한다. 구동기/수신기 쌍(1)은 제2도에 보다 상세히 설명된 바와 같이, 전형적인 구동 회로 중 하나인 구동기(3)을 포함한다. 또한, 이 구동기는 단방향 모드에서 동작할 때 트리 스테이트(tri-state) 또는 높은 임피던스 출력 상태를 취할 수 있다. 구동기(3)의 출력은 종단 저항(terminating resistor, 7)(Ra)에 연결된 노드(6)으로 입력한다. 구동기(3)의 입력은 비반전 버퍼로써 연결되어 있는 트랜지스터(13 및 15)와 연결된 노드(5)로 연결된다. 트랜지스터(13)은 전압 전위가 게이트(gate)에 인가될 때 턴온되는, 즉 소스(source)와 드레인(drain) 사이에 접지에 대하여 낮은 임피던스 상태가 존재하는 N형 소자이다. 트랜지스터(15)는 게이트 노드에 전압 전위가 인가되지 않을 때 턴온되는 P형 소자이다. 디지탈 회로에서 전압이 존재하면 논리값 1로 간주되고 전압이 존재하지 않으면 논리값 0이 된다. 그러므로, N형 소자는 논리값 1이 게이트에 인가될 때 턴온되고, 논리값 0이 입력될 때는 턴오프된다. 반대로, P형 소자는 논리값 0이 게이트에 인가될 때 턴온되고, 논리값 1이 입력될 때는 턴오프된다. 그리고, 트랜지스터(13 및 15)의 출력은 ROUTA 신호를 출력하는 차동 수신기 회로(11)의 한 입력으로 이용된다. 수신기(11)은 전형적인 차동 수신기이고 제3도에서 상세히 도시되어 있다. 저항(7)은 차동 수신기(11)로의 또 다른 입력으로 이용되는 제9 노드에 연결된다. 또한, 노드(9)는 구동기 수신기 쌍(1 및 2)에 상호 연결된 전송선(20)에 연결되어 있다. 전송선(20)은 종단 저항 Ra(7)의 임피던스와 구동기 A(3)의 임피던스의 합(Ra+Rda)에 정합된 특성 임피던스 Zo를 갖는다. 전송선 임피던스는 종단 저항 Rb(25)와 구동기 B(21)의 임피던스의 합(Rb+Rdb)에 정합된다. 신호의 반사는 구동기(3,21)의 임피던스 및 저항(7,25)을 전송선(20)의 임피던스와 각각 정합시킴으로써 최소화할 수 있다. 물론, 저항을 칩(chip) 외부에 연결하는 것 또한 본 발명의 사상에 포함되어 있지만, 구동기/수신기 쌍과 동일한 칩에 저항 Ra 및 Rb를 두는 것이 바람직하다. 저항(7 및 25)는 임피던스를 정합시키기 위해 같은 값을 가져야 한다. 저항 Ra(7) 및 구동기(3)의 임피던스의 합은 전송선(20)의 임피던스와 같아야 한다. 마찬가지로 저항(25)와 구동기(21)의 임피던스의 합은 전송선(20)의 임피던스와 같아야 한다. 송수신기(1 및 2)는 선로(20)을 거쳐 서로 동시에 통신한다. 데이타 처리 시스템에서의 송수신기(1 및 2)의 정확한 위치는 본 발명에 있어서 중요하지 않다는 점을 주의하여야 한다. 즉, 송수신기(1 및 2)는 물리적으로 동일 또는 다른 칩에 위치할 수도 있다. 따라서, 본 발명은 데이타 처리 시스템에서의 칩 내부(intra-chip), 및 칩 사이(chip to chip)의 통신에 응용될 수 있다.

송수신기(2)는 송수신기(1)과 동일하다. 저항 Rb(25), 경로 노드(via node, 24)에 접속되며(노드(23)을 통하여) 비반전 버퍼인 트랜지스터 쌍(29 및 31)에 연결된 구동기(21)이 제공된다. 트랜지스터(29)는 N형이고, 트랜지스터(31)은 P형인데, 그 차이점은 이미 전술하였다. 트랜지스터 쌍의 출력은 차동 수신 회로(33)으로의 입력으로 제공된다. 저항(25)는 노드(27)에 연결되며, 이 노드(27)은 전송선(20), 및 노드(18) 상에 ROUTB 신호를 출력하는 차동 수신 회로(33)로의 입력에 연결된다.

도면 부호(35)는 트랜지스터(29 및 31)으로 나타낸 비반전 버퍼 회로와 관련한다. 다음의 설명은 트랜지스터(13 및 15)에 의하여 형성된 비반전 버퍼 회로에 동일하게 적용된다는 점을 주목해야 한다. 그러나, 설명을 간략하게 하기 위하여, 중복 설명을 피하고 한번만 설명하기로 한다. 비반전 버퍼는 드레인에 Vdd를 연결한 N형 소자(29) 및 드레인을 접지에 연결한 P형 소자(31)을 포함한다. 바람직한 실시예로서, 노드(23)으로부터의 입력 신호의 전압은 접지전위가 0V이고 Vdd가 2.5V일 때, 0에서 2.5V의 범위 안에 있다. 트랜지스터(29 및 31)의 문턱 전압이 0.7V이면, 차동 수신기(33)의 신호 출력 IN-는 0.7V와 1.8V 사이의 전압스윙을 갖는다. 비반전의 낮은 전압 스윙 때문에, 버퍼(35)는 비반전의 동적으로 가변하는 기준 전압의 역할을 하며 접지 전위 이하로 스윙하지 않는다. 따라서, 비반전 버퍼(35)는 차동 수신기에 기준 전압을 제공한다.

노드(23)에서의 전압 레벨이 논리값 1일 때, 트랜지스터(29)는 턴온되고, 트랜지스터(31)은 턴오프된다. 이 경우, 트랜지스터의 문턱 전압이 0.7V이므로, 사실상 트랜지스터(29)에 0.7V의 전압 강하가 있게 된다. 그리고, 2.5-0.7=1.8이므로, 1.8V의 전압이 차동 수신기(33)에 IN- 값으로 입력이 된다. 그러나, 논리값 0이 노드(23) 및 트랜지스터(29 및 31)로의 입력에 인가되면, P형 트랜지스터(31)이 턴온되고, N형 트랜지스터(29)는 턴오프된다. 따라서, 0.7V의 문턱 전압은 트랜지스터(31)에 인가된다. 트랜지스터(31)은 접지, 즉 0V에 연결되었으므로, 문턱 전압은 접지 전위에 더해진다. 이러한 경우, 0+0.7=0.7이 되고, 차동 회로(33)의 입력에 0.7V 전압이 인가된다. 앞서 언급한 바와 같이, 전술된 내용은 송수신기(1)에 포함된 트랜지스터(15 및 16)에도 역시 적용된다.

제2도에 본 발명에서 사용 가능한 전형적인 구동기가 도시되어 있다. 도면부호(3 및 21)은 제2도에 도시된 구동기가 제1도의 회로에서 본 발명에 의해 사용될 수 있는 또 하나의 구동기임을 보여준다. 입력 노드(5 및 23)은, 제1도에 도시된 바와 같이 구동기(3 및 21)의 입력에 대응한다. 마찬가지로, 출력 노드(6,24)는 제1도의 구동기(3 및 21)의 출력에 대응된다. 인에이블 노드(enable node, 52)는 구동 회로에 연결되어 있으며, 입력에 따라 구동기 회로를 제어한다.

이하, 제2도의 구동 회로의 동작을 구동기(3)을 예로 들어 설명하기로 한다. 그러나, 구동기(21)도 동일한 방법으로 작동된다는 점을 유의하여야 한다. 만일, 논리값 1이 입력 노드(5)에 인가되고 인에이블 노드(52)가 활성화 상태(active)이면, 출력 노드(6)은 Vdd 전압 레벨에 근접한 전압 레벨로 구동될 것이다. 따라서, 논리값 1이 입력(5)에 인가되면, 노드(52)가 인에이블되고 노드(6)에서 논리값 1이 출력된다. 이와 반대로, 논리값 0이 입력 노드(5)에 인가되면, 인에이블 노드(52)가 활성화 상태에 있을 때, 출력 노드(6)은 접지 전위 또는 0V에 가까운 전위로 구동된다. 이러한 방법으로, 노드(52)가 인에이블 상태일 때 논리값 0 입력은, 노드(6)이 논리값 0을 가지도록 한다. 만일, 인에이블 노드가 비활성화 상태이면 출력 노드(6)은 높은 임피던스 상태(즉, 트리 스테이트)가 되고, (예를 들어) 구동기(3 및 21)이 노드(5 및 23)의 입력 전압 변화에 응답하지 않게 된다. 당해 기술 분야에 있어 숙련된 자라면 인에이블 노드(52)가 마이크로프로세서, 또는 임베디드(embedded) 제어기, I/O 제어기, 메모리 제어기 등의 제어 장치에 의해 제어됨을 알 수 있을 것이다. 제어 장치(도시되지 않음)가 논리값 1 또는 논리값 0이 출력되도록 결정할 때, 노드(52)에서 구동기(3 및 21)에 인에이블 신호가 인가된다. 이러한 방법으로 송수신기(1,2)의 출력이 노드(6,24)에서 각각 제어된다.

제3도는 본 발명의 바람직한 실시예에서 사용될 수 있는 차동 수신기 회로(33)의 개략도이다. 전술한 비반전 버퍼(35)의 출력은 트랜지스터(103)에서 차동 회로(33)으로 입력된다. 전송선(20)은 트랜지스터(109)에서 수신 회로(33)에 연결된다. 선로(117)은 트랜지스터(103 및 109)를 연결한다. 회로(33)은 접지와 연결된 저항(105) 뿐 아니라, Vdd에 연결된 저항(101 및 107)도 역시 포함된다. 전술한 바와 같이, 비반전 버퍼(35)의 출력은 0.7V 또는 1.8V가 된다. 이러한 전압 입력은 트랜지스터(103)의 게이트 IN-로 공급된다. 트랜지스터(109)의 전압 입력 IN+는 구동기(3 및 21)의 하나 또는 그 모두가 전송선(20)에서의 논리값 1 및 0의 출력에 따라(그리고 선로에서의 1 및 0의 조합에 따라) 2.5, 0 또는 1.25V가 될 것이다. 수신 회로(33)(및 (11))의 트랜지스터(103,109)는 같은 값을 가지며, 전압 입력에 따라 반전기(111)과 디지탈 신호를 요하는 다른 집적 회로 소자에 최종적으로 논리값 0 또는 논리값 1을 출력한다.

상기 표에 차동 수신기 회로(33)의 다양한 입력 및 이에 대응하는 출력을 나열하였다. 바람직한 실시예에서, 논리값 1은 2.5V(Vdd)로 나타내며, 논리값 0는 0.0V(접지)로 나타낸다. 상기 예에서는 차동 수신기(33)만을 기술하였지만, 수신기(11)도 동일하게 적용된다는 점에 주목해야 한다.

전송선(20)은 종단 저항(7,25)를 통해 각각 구동기(3,21)에 연결되어 있다.

구동기(3,21) 모두가 2.5V를 출력하는 경우인 제1 사례(제1 모드)의 경우, 전송선(20)에 2.5V가 인가되어 정상 상태에서는 DC 전류가 흐르지 않는다. 종단 저항(7,25)에서 전류가 흐르지 않으므로 저항(7,25) 사이에는 전압 강하가 나타나지 않는다. 노드(27)에서의 이 전압 2.5V는 트랜지스터(109)에 수신 회로(33)의 입력 IN+가 된다. 구동기(21)의 입력 전압 2.5V는 노드(23)으로부터 비반전 버퍼(35)로 공급된다. 비반전 버퍼(35)는 수신 회로(33)의 트랜지스터(103) 입력 IN-로 1.8V(2.5V에서 트랜지스터(29)의 문턱 전압 0.7V를 뺀 값)를 출력한다. 트랜지스터(109)의 2.5V와 트랜지스터(103)의 1.8V는 두 트랜지스터를 턴온시키고, 따라서 노드(113)을 경유하여 저항(105)까지의 경로를 발생시킨다. 당해 기술 분야에 숙련된 자라면 N채널 전계 효과 트랜지스터(FET)가 소자(105) 대신에 사용될 수 있음을 알 수 있다. N 채널 전계 효과 트랜지스터의 데이터는 수신기가 사용되지 않을 경우 수신기를 비활성화시킬 수 있고, 따라서 차동 증폭기를 통해 흐르는 DC 전류를 제어할 수 있다. 트랜지스터(103,109)의 특성은 동일하지만 이 소자들의 임피던스는 입력 전압에 따라 변화된다. 따라서, 제1 모드에서, 트랜지스터(109) 사이의 임피던스는 트랜지스터(103)의 임피던스 보다 작은 값을 가진다. 저항(101)과 저항(107)은 같은 값을 가지기 때문에, Vdd로부터 접지까지의 전류 경로는 저항(105)와 트랜지스터(109)를 경유한다. 이렇게 낮은 임피던스 경로는 노드(119)를 통해 더 많은 전류가 흐르도록 하며, 더 낮은 전압이 인가되도록 한다. 이렇게 낮은 전압(실질적으로 접지 전위)는 노드(119)가 논리값 0을 갖도록 만들어 준다. 반전기(111)은 수신 회로(33)의 출력 ROUT로 2.5V 혹은 논리값 1을 공급한다.

제2 사례(제2 모드)는 구동기 모두가 논리값 0을 출력하는 경우이다. 이런 경우, 전송선(20)으로부터 노드(27) IN+를 경유한 트랜지스터(109)로의 입력은 0.0V가 된다. 이와 함께 노드(23)에서의 입력이 0.0V가 되어 트랜지스터(31)을 턴온시키고, 수신 회로(33)의 트랜지스터(103) 입력에 0.7V를 공급한다. 트랜지스터(109)에 0.0V가 입력되면 트랜지스터가 턴온되지 않아서 결과적으로 오픈 회로를 만든다. 그러나, 0.7V가 트랜지스터(103)에 인가되면 트랜지스터가 턴온하여 저항(101)과 트랜지스터(103) 및 저항(105)를 경유하여 전류가 흐른다. 노드(119)는 저항(107)을 경유하여 Vdd(2.5V)에 연결되어 있고, 저항(107)과 트랜지스터(109)를 경유하여 흐르는 전류는 없다. 따라서, 노드(119)의 전압은 Vdd가 된다. 전압값은 반전기(111)에 논리값 1을 입력하고, 그로부터 논리값 0의 출력을 얻는다.

제3 모드는 구동기(3)이 2.5V의 논리값 1을 출력하고, 구동기(21)이 0.0V의 논릭값 0을 출력하는 경우이다. 이 경우, 구동기(3)의 2.5V 신호는(종단 저항인) 저항(7)에 의해 분압되어, 전송선(20)에 1.25V가 인가되게 된다. 이 1.25V는 노드(27)에도 나타나고, IN+로서 수신기(33)의 트랜지스터(109)에 입력된다. 이와 동시에 0.0V는 노드(23)을 경유하여 비반전 버퍼(35)의 입력이 되어 트랜지스터(103)의 게이트에 0.7V를 출력한다. 따라서, 트랜지스터(103,109)는 모두 동작하지만 트랜지스터(109)는 더 낮은 임피던스 값을 가져 입력 전압이 높아진다. 따라서, 저항(107)과 트랜지스터(109) 및 저항(105)를 경유하여 전류가 흐르고, 노드(119)에 논리값 0가 출력된다. 반전기(111)은 이 때 ROUT로서 2.5V의 논리값 1을 출력한다.

제4 모드는 제3 모드와 유사하지만, 제4 모드는 제3 모드와는 반대로 구동기(3)이 0.0V의 논리값 0을 출력하고 구동기(21)이 2.5V의 논리값 1을 출력한다. 이 경우에 구동기(21)의 2.5V 출력은 분압되어 저항(25) 양단의 전압 강하를 뺀 1.25V의 전압이 전송선(20)에 공급되어, 트랜지스터(109)를 통해 수신 회로(33)에 입력된다. 구동기(21)의 2.5V 입력은 노드(23)을 경유하여 비반전 버퍼(35)에 공급된다. 2.5V 입력은 회로(35)로부터 1.8V가 출력되어 수신 회로(33)의 트랜지스터(103)으로 입력된다. 트랜지스터(103)으로의 1.8V 입력은 트랜지스터를 동작시키고, 트랜지스터(109)보다 임피던스가 낮아져 1.25V의 낮은 전압이 트랜지스터(109)에 입력된다. 따라서, 이러한 경우 전류 경로는 저항(101)과 트랜지스터(103) 및 저항(105)가 된다. 이로 인해 노드(119)에 전압이 생성되며, 반전기(111)이 ROUT으로서 논리값 0을 출력한다.

전술한 실시예들은 수신기 회로(33)과 관련하여 상술하였으나, 트랜지스터(13,15)에 의해 형성된 비반전 버퍼와 관련된 수신기 회로(11) 역시 동일 방식으로 동작할 것이다. 따라서, 전술한 예로부터 구동기/수신기(3,11)과 구동기/수신기 쌍(21,33)이 독립적으로 동작될 수 있고, 전송선(20)을 따라 디지탈 신호를 병렬로 동시에 양방향으로 전송하도록 동작될 수 있음을 이해할 수 있을 것이다.

또한, 제1 모드에서는, 두 구동기 모두 2.5V의 출력을 지니고 있으므로, 전송선(20)에 전류가 흐르지 않으며, 노드(9,27)에서의 전압이 2.5V가 되는 정상 상태 조건이 발생하게 된다. 이 경우, 2.5V의 전압은 두 수신기 회로(11,33)에 IN+로 입력될 것이다. 동시에, 비반전 버퍼들은 두 수신기에 IN-로 1.8V를 공급한다. (두 수신기 모두의 경우), IN+에서의 전압이 IN-에서의 전압에 비해 매우 크므로, 논리값 1이 출력되어 결과적으로 하나의 구동기/수신기 쌍에서 다른 쌍으로 전송된다.

제2 모드에서는, 두 구동기가 0.0V의 전압을 출력할 때, 전송선(20)에 정상 상태의 전류는 흐르지 않고, 노드(9,27)에서의 전압은 0.0V가 될 것이며, 수신기(11,33)에 IN+로 입력된다. 동시에, 비반전 버퍼들을 차동 수신기 회로(11,33)에 IN-로 0.7V를 인가할 것이다. IN-가 IN+에 비해 매우 크므로, 차동 수신기(11,33)은 0.0V를 출력하게 되어, 논리값 0이 송수신기(1,2) 사이에서 동시에 양방향으로 전달될 수 있는 방법을 실증해주고 있다.

제3 모드 동안에는, 구동기(3)은 논리값 1을 출력하고, 구동기(21)은 논리값 0을 출력한다. 이 경우, 노드(9,27)에서의 전압은 1.25V가 될 것이고, 각각 수신기(11,33)에 IN+로 입력될 것이다. 수신기(11)의 경우, 2.5V가 트랜지스터(13,15)를 포함한 비반전 버퍼에 입력되고, 1.8V의 전압 IN-로 수신기(11)에 출력된다. 수신기(11)에 관해 살펴보면, IN-가 IN+에 비해 매우 크므로 수신기(11)로부터 논리값 0이 출력된다. 그러나, 비반전 버퍼(35) 및 경로 노드(23)으로의 입력값 0.0V에 의해 수신기(33) IN-로 0.7V가 입력된다. 따라서, IN-가 수신기(33)에 IN+로 입력된 1.25V 보다 적으므로, 논리값 1이 출력된다. 이러한 설명은 어떻게 송수신기(2)가 송수신기(1)로부터 동시에 논리값 0을 전송하고, 논리값 1을 수신하는지 설명하고 있다. 같은 방식으로, 송수신기(1)도 송수신기(2)로부터 동시에 논리값 1을 전송하고, 논리값 0을 수신한다.

제4 모드는 구동기(3)이 논리값 0을 출력하고, 구동기(21)이 논리값 1을 출력한다는 것을 제외하고는 제3 모드와 유사하다. 제4 모드에서 노드(9) 및 노드(27)의 전압은 1.25V가 될 것이고, 이는 각각 IN+로서 수신기(11) 및 (13)의 입력이 된다. 0V는 트랜지스터(13,15)를 포함하는 비반전 버퍼의 입력값이고, 0.7V는 IN-로서 수신기(11)의 출력값이다. IN-의 0.7V는 IN+의 1.25V 보다 작으므로, 수신기(11)에 의하여 논리값 1이 출력값이 된다. 수신기(33)에 대하여 살펴보면, 2.5V가 비반전 버퍼(35)의 입력이 되어서, 1.8V가 수신기(33)의 IN-로서 가해진다. 그 때에 수신기(33)은 IN-가 IN+의 입력 1.25V 보다 더 크므로 출력이 논리값 0이 된다. 따라서, 송수신기(1)은 논리값 1을 수신하는 동안 송수신기(2)로 논리값 0을 송신할 수 있다. 또한, 송수신기(2)는 송수신기(1)로 논리값 1을 보내는 동시에 송수신기(1)로부터 논리값 0을 수신한다.

제1 실시예에서는 앞서 구동기/수신기 쌍(1,2)가 물리적으로 같은 칩 상에 위치하는 것에 대하여 논하였다. 이로 인해 칩 설계자는 어느 구동기 회로가 신호를 전송하고, 어느 수신기 회로가 신호를 수신하는지 정확하게 알 수 있게 된다. 따라서, 전술한 방법으로, 제1도의 구동기/수신기 쌍(1,2)는 그들 상호간에 논리 신호를 동시에 양방향으로 전송할 수 있게 된다.

또한, 제2 실시예에서 송수신기 회로(1,2)는 별도의 IC 칩에 위치한 기타의 구동기 또는 수신기와 관련하여 개별적으로 사용될 수 있다. 따라서, 예를 들어서 칩 설계자와 제작자는 다른 제작자에 의하여 제작된 다른 칩의 회로 소자에 대한 입출력 인터페이스로서 제1도의 구동기/수신기 회로(1)을 사용할 수 있을 것이다.

이제 제1도를 다시 참조하여 송수신기(1)에 의한 단방향 동작의 경우(디지탈 신호들은 회로에 의하여 비동시적으로 출력되고 수신됨)를 설명하기로 한다. 설명의 목적상, 전송선(20)에 의해 첫 번째 칩 상의 송수신기(1)과 또 다른 칩 상의 구동기 및/또는 수신기를 연결한다고 가정한다.

제1 모드에서 송수신기(1)은 전송선(20) 상에 디지탈 신호를 출력할 것이다. 이 경우에 논리값 1 또는 논리값 0이 구동기(3)에 대한 입력이 된다. 앞서 제2도에 관련하여 설명한 바와 같이, 회로가 구동기로 동작할 때 인에이블 노드(52)가 활성화될 것이다. 따라서, 입력 디지탈 신호와 직접적으로 대응되는 디지탈 신호가 노드(6)으로 출력될 것이다. 이 때, 이 신호는 전송선(20)을 따라서 칩 외부의 수신기 회로로 전송된다.

제2 모드에서 송수신기 회로(1)은 칩 밖에 외장되어 있는 구동기로부터 전송선(20)을 거쳐서 디지탈 신호를 수신할 것이다. 이 경우, 인에이블 신호(52)가 활성화되지 않으므로, 구동기(3)이 트리스테이트(tri-state)(즉, 높은 임피던스를 나타냄)가 된다. 그 때, 송수신기(1)에 의하여 수신된 신호는 곧바로 전송선(20)으로부터 차동 구동기(11)로 입력이 된다. 수신된 디지탈 신호는 앞서 제3도와 관련하여 논의한 바와 같이 노드(17)에서 출력된다.

따라서, 제1도에 도시한 바와 같은 송수신기(1,2)는 이 회로들이 같은 칩 상에 내장되어 있을 때 설계자가 동시 양방향 디지탈 신호의 전송을 위해 이 회로들을 사용할 수 있다는 면에서 매우 융통성이 있다. 또한, 제3의 다른 칩이 이 송수신기를 사용한다면(예를 들어, 칩들이 같은 특성으로 설계 및/또는 제작되었을 때), 디지탈 신호의 동시 양방향 전송이 가능하다. 전송선(20)이 미지의 회로를 가진 칩과 연결된 경우에도, 본 발명의 송수신기 회로(1,2)는 앞에서 간략히 논의한 바와 같이 디지탈 신호들이 한번에 하나씩 송신되고 수신되는 단방향 구동기/송신기이지만 여전히 사용될 수 있다.

당해 기술 분야에 숙련된 자라면 본 발명의 송수신기가 칩과 칩 사이의 송수신기에 이용될 때 저항(7,25)이 반드시 같은 값이 되어야 함을 이해할 것이다. 또한, 구동기(3,21)의 각 임피던스도 반드시 같아야 한다. 그리고, 각 송수신기 회로에 대한 구동기의 임피던스와 저항 값의 합(즉, Ra+구동기(3)의 임피던스, Rb+구동기(21)의 임피던스)는 전송선(20)의 임피던스와 같아야 한다. 이것은 신호의 반사를 피하기 위하여 구동기/수신기 회로들이 전송선의 임피던스와 정합되게 한다. 제1도의 회로들에서 저항(7,25)는 트랜지스터를 사용하거나, 부가적인 외부 저항을 연결하는 것과 같은 당해 기술 분야에서 알려진 방법에 의하여 변화될 수 있다.

제4도는 제5도의 타이밍 다이어그램(timing diagram)으로서, 본 발명을 더욱 상세하게 설명하기 위하여 사용될 것이다. 이 도면들은 제1도에 관련하여 앞서 설명한 여러 노드들에서의 시간에 대한 전압 레벨들을 도시하고 있다. 제4도에 대하여 설명하면, 시간 T1에서의 첫 번째 점에서 보면, 노드(5)에서 송수신기(1)의 입력(INA)는 논리값 1이고, 노드(23)에서 송수신기(2)의 입력(INB)도 또한 논리값 1이다. 이것은 구동기/수신기 쌍(1,2)가 동시에 논리값 1을 전송하는 경우이다. 노드(18)에서 송수신기(2)의 출력(ROUTB)가 논리값 1이고, 노드(17)에서 송수신기(1)의 출력(ROUTA)도 논리값 1이다.

T2 시각에서 노드(5)에서의 구동기(3)의 입력(및 노드(6)의 출력)은 논리값 0이 되고, 노드(23)에서의 구동기(21)의 입력(및 노드(24)의 출력)은 논리값 1이다. 이 경우에는 노드(17)에서 수신기(11)의 출력이 논리값 0이고, 구동기(21)의 출력을 따르게 된다. 그리고, 노드(18)에서 수신기(33)의 출력은 논리값 1이고 구동기(3)의 출력을 따른다. 따라서, 논리값 0이 구동기(21)로부터 수신기(11)로 전송되는 것과 동시에, 구동기(3)으로부터 수신기(33)으로 논리값 1이 전송되게 된다.

T3 시각에서는 구동기(3)이 노드(6)에서 논리값 0을 출력하고, 구동기(21)이 노드(24)에서 논리값 1을 출력한다. 노드(18)에서 수신기(33)이 논리값 0을 출력하는 동안, 노드(17)에서 수신기(11)은 논리값 1을 출력한다. 또한, 수신기(11,13)은 각각 구동기(21,3)의 출력과 동일한 신호를 출력한다. 따라서, 구동기(21)에서 수신기(11)로 논리값 1이 전송되는 것과 동시에, 구동기(3)에서 수신기(33)으로 논리값 0이 전송된다.

T4는 구동기(3,21)이 각각 노드(6,24)에서 논리값 0을 출력하는 경우를 보여주고 있다. 마찬가지로, 구동기(3)과 수신기(33) 사이와 구동기(21)과 수신기(11) 사이에서 논리값 0이 동시에 양방향으로 전송되도록 수신기(33,11)은 모두 논리값 0을 출력한다.

제5도는 예를 들어 제1도와 같은 본 발명의 송수신기 회로가 또 다른 이종의(non-identical) 구동기/수신기 쌍과 함께 동작하는 실시예를 보여주고 있다. 시간 T1에서 구동기(3)은 논리값 1을 출력하고, 이는 노드(18)에서 수신기(33)에 의하여 차례로 출력된다. 따라서, 본 발명의 송수신기 회로가 논리값 1을 수신할 때, 그 값은 수신기(33)에 의한 출력된다. 유사한 방식으로, T2 시각에 구동기(3)으로부터 논리값 0이 수신될 때, 노드(18)에서의 출력은 논리값 0이 된다. 이러한 방식으로, 본 발명이(예를 들어, 구동기(3)에 의하여) 어떻게 디지탈 신호들을 이종의 회로가 전송하는가 하는 것과, (예를 들어, 수신기(33)에 의하여) 출력 디지탈 신호들이 단방향성 모드를 사용한 다른 회로들로부터 어떻게 수신되는지를 알 수 있다. 본 발명의 회로는 어떠한 물리적인 모드의 전환 또는 그와 유사한 작업없이 동시 양방향 또는 단방향 모드로 동작된다는 것을 주의하여야 한다. 단지 회로들의 임피던스는 앞서 기술한 바와 같이 반드시 정합되어야 한다는 사항만이 요구될 뿐이다.

제6도는 제1도의 비반전 버퍼(35) 대신에 회로(36,37)을 사용하는 본 발명의 또 다른 실시예를 도시하고 있다. 회로(36)을 설명하면, N형 소자(61)은 노드(63)을 통하여 P형 소자(62)와 연결되어 있다. 제1도에 도시한 바와 같이, 입력 노드(23)은 구동기(21)의 입력과 일치한다. 트랜지스터(61)은 V(한 실시예로서 2.5V)와 연결되어 있고, 트랜지스터(62)는 접지(0.0V)와 연결되어 있다. 따라서, 소자(61,62)는 모두 항상 턴온된다. 첫 번째 경우, 입력 노드(23)에 2.5V가 가해질 때, N형 소자(61) 양단에 걸린 0.7V의 문턱 전압 강하 때문에, 노드(63)에는 1.8V가 나타날 것이다. 그러나, 출력 노드 IN-에서 1.8V가 나타나게 되도록 P형 소자(62)의 문턱 전압은 1.8V 이하가 된다. 두 번째의 경우, 노드(23)에 0.0V가 인가되면, 트랜지스터(61)에 나타나는 문턱 전압 레벨은 접지에 대하여 충분히 높아서 노드(63)에도 또한 0.0V가 나타날 것이다. 그러나, 트랜지스터(62)의 문턱 전압 레벨은 출력 노드 IN-에서 0.7V가 나타나게 할 것이다. 따라서, 노드(23)에 가해지는 전압의 범위가 0.0V에서 2.5V일 때, (차동 수신기(33)와 연결된) 노드 IN-에서의 출력 전압의 범위는 0.7V에서 1.8V까지가 될 것이다. 트랜지스터(61,62)에 0.7V의 문턱 전압이 걸린다고 한 것은 앞서 논의한 비반전 버퍼(35)와 수신기(33)의 설명을 상호 일치시키기 위한 것일 뿐, 본 발명을 한정하고자 한 것은 아니다. 크기가 다른 트랜지스터들을 사용함으로써 다른 전압 출력 범위들을 얻는 것이 가능하다.

회로(37)은 N형 소자(61)과 P형 소자(62)가 반대로 되어 있다는 점을 제외하면, 회로(36)과 유사하다. 이 경우, 노드(23)에 2.5V가 가해질 때, 문턱 전압 강하는 P형 소자(62) 양단에 나타나지 않으므로, 노드(63)에 2.5V가 또 나타나게 된다. 그러나, 0.7V의 문턱 전압 강하는 트랜지스터(61)의 양단에 나타나므로, 노드 IN-에서 1.8V가 출력되게 된다. 노드(23)에 0.0V가 가해질 때, 0.7V의 문턱 전압이 트랜지스터(62)의 양단에 나타나므로, 노드(63)에서 0.7V가 나타나게 된다. 이 전압은 N형 소자(61)의 문턱 전압보다 낮아, 문턱 전압 강하가 이 소자의 양단에 나타나지 않고, 출력 노드 IN-에서 0.7V가 나타나게 된다.

본 명세서에서는 특정 실시예가 개시되고 설명되었지만, 첨부된 특허 청구 범위의 영역에서 벗어남이 없이 많은 변경과 변형된 실시예가 있음을 이해하여야 한다.

Claims

집적 회로 소자 상호 간에 신호를 동시에 양방향으로 제공하기 위한 시스템에 있어서, 상호 연결되어 있는 제1 및 제2 송수신기; 상기 신호에 기초하여 상기 제1 및 제2 송수신기에 각각 포함되어 있는 제1 및 제2 차동 수신기에 복수개의 음의 값이 아닌 동적 전압(plurality of dynamic, non-negative voltages)을 출력시키기 위한 단일 전압원을 사용하는 수단을 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서, 상기 단일 전압원을 사용하는 수단은 상기 제1 송수신기에 의해 상기 제2 송수신기에 출력될 제1 전압 신호를 수신하기 위한 수단; 상기 제1 전압 신호에 기초하여 상기 제1 차동 수신기에 제1 가변 기준 전압 신호(first variable referance voltage signal)를 출력하기 위한 수단; 상기 제2 송수신기에 의하여 상기 제1 송수신기에 출력될 제2 전압 신호를 수신하기 위한 수단을 포함하는 것을 특징으로 하는 시스템.
제2항에 있어서, 상기 제1 차동 수신기에 의하여 상기 제2 송수신기로부터 상기 제1 송수신기로 입력되는 제2 전압 신호를 수신하기 위한 수단; 및 상기 제2 차동 수신기에 의해 상기 제1 송수신기로부터 상기 제2 송수신기로 입력되는 제1 전압 신호를 수신하기 위한 수단을 더 포함하는 것을 특징으로 하는 시스템.
제3항에 있어서, 상기 제1 차동 수신기는 상기 제2 전압 신호에 직접 대응하는 제1 출력 전압을 공급하기 위한 수단을 포함하는 것을 특징으로 하는 시스템.
제4항에 있어서, 상기 제2 차동 수신기는 상기 제1 전압 신호에 직접 대응하는 제2 출력 전압을 공급하기 위한 수단을 포함하는 것을 특징으로 하는 시스템.
제5항에 있어서, 상기 제1 및 제2 전압 신호는 동시에 전송되고, 상기 제1 및 제2 출력 전압을 그 상호간 및 상기 제1, 및 제2 전압 신호와 동시에 공급되는 것을 특징으로 하는 시스템.
제6항에 있어서, 상기 제1 송수신기와 상기 제2 송수신기를 연결하기 위한 전송선을 더 포함하는 것을 특징으로 하는 시스템.
제7항에 있어서, 상기 제1 및 제2 송수신기의 임피던스와 상기 전송선의 임피던스를 정합시키기 위한 수단을 더 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서, 상기 신호들을 출력시키기 위해 상기 제1 및 제2 송수신기 각각에 포함되어 있는 제1 및 제2 구동 회로; 상기 제1 및 제2 송수신기를 접속하는, 특성 임피던스를 갖는 전송선; 및 상기 제1 및 제2 구동 회로를 상기 전송선의 특성 임피던스와 비교하여 상대적으로 높은 임피던스 레벨로 유지하도록 선택적으로 트리 스테이트(tri-state)로 만들기 위한 수단을 더 포함하는 것을 특징으로 하는 시스템.
제9항에 있어서, 상기 제1 및 제2 송수신기가 이종의(non-identical) 송수신기와 통신할 수 있고, 상기 제1 및 제2 구동 회로 및 상기 제1 및 제2 차동 수신기가 순차적으로 동작하도록, 상기 제1 및 제2 구동 회로를 선택적으로 트리 스테이트로 만들기 위한 수단을 더 포함하는 것을 특징으로 하는 시스템.
집적 회로 소자 상호 간에 신호를 동시에 양방향으로 전송하는 방법에 있어서, 제1 송수신기와 제2 송수신기를 상호 연결하는 단계; 및 상기 신호에 기초하여 상기 제1 및 제2 송수신기 각각에 포함되어 있는 제1 및 제2 차동 수신기로 복수개의 동적인 음이 아닌 값의 전압(plurality of dynamic, non-negative voltages)를 출력하기 위하여 단일 전압원을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 사용하는 단계는 상기 제1 송수신기에 의해 상기 제2 송수신기에 출력될 제1 전압 신호를 수신하는 단계; 상기 제1 전압 신호에 기초하여, 상기 제1 차동 수신기에 제1 가변 기준 전압 신호를 출력하는 단계; 상기 제2 송수신기에 의해 상기 제1 송수신기에 출력될 제2 전압 신호를 수신하는 단계; 및 상기 제2 전압 신호에 기초하여, 상기 제2 차동 수신기에 제2 가변 기준 전압 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 방법.
제2항에 있어서, 상기 제1 차동 수신기에 의해 상기 제2 송수신기로부터 상기 제1 송수신기로 입력되는 제2 전압 신호를 수신하는 단계; 및 상기 제2 차동 수신기에 의해 상기 제1 송수신기로부터 상기 제2 송수신기로 입력되는 제1 전압 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제13항에 있어서, 상기 제1 차동 수신기에 의해 상기 제2 전압 신호에 직접 대응하는 제1 출력 전압을 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제14항에 있어서, 상기 제2 차동 수신기에 의해 상기 제1 전압 신호에 직접 대응하는 제2 출력 전압을 더 포함하는 것을 특징으로 하는 방법.
제15항에 있어서, 상기 제1 및 제2 전압 신호를 동시에 전송하는 단계; 및 상기 제1 및 제2 출력 전압을 그 상호간 및 상기 제1 및 제2 전압 신호와 함께 동시에 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제7항에 있어서, 상기 제1 및 제2 송수신기의 임피던스를 상호 정합시키는 단계; 및 상기 제1 및 제2 송수신기의 임피던스를 연결시키는 전송선의 임피던스와 상기 제1 및 제2 임피던스를 정합시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 제1 및 제2 송수신기 각각에 포함되어 있는 제1 및 제2 구동 회로에 의해 상기 신호를 출력하는 단계; 상기 제1 및 제2 송수신기를 특성 임피던스를 갖는 전송선과 연결시키는 단계; 및 상기 제1 및 제2 구동 회로를 상기 전송선의 특성 임피던스와 비교하여 비교적 높은 임피던스 레벨로 유지하기 위하여 선택적으로 트리스테이트(tri-state)로 만드는 단계를 더 포함하는 것을 특징으로 하는 방법.
제18항에 있어서, 상기 제1 및 제2 구동 회로와 상기 제1 및 제2 차동 수신기가 순차적으로 작동하고, 상기 제1 및 제2 송수신기가 다른 이종의 송수신기와 통신하게 하기 위하여, 상기 제1 및 제2 구동 회로를 선택적으로 트리스테이트로 만드는 단계를 더 포함하는 것을 특징으로 하는 방법.