KR0162988B1 - Internal voltage transfer circuit of semiconductor lsi apparatus - Google Patents
Internal voltage transfer circuit of semiconductor lsi apparatus Download PDFInfo
- Publication number
- KR0162988B1 KR0162988B1 KR1019940030258A KR19940030258A KR0162988B1 KR 0162988 B1 KR0162988 B1 KR 0162988B1 KR 1019940030258 A KR1019940030258 A KR 1019940030258A KR 19940030258 A KR19940030258 A KR 19940030258A KR 0162988 B1 KR0162988 B1 KR 0162988B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- internal
- circuit
- level
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 외부전원전압을 입력하여 내부전압을 발생하는 반도체 집적장치의 내부전압 전환회로에 있어서, 기준전압을 발생하는 기준전압 발생 수단과, 기준전압을 입력하여 일정한 내부전압 레벨을 유지하는 내부기준전압을 발생하는 레벨 쉬프터 수단과, 내부기준전압과 커런트 소오스 수단의 출력 전압을 입력하여 그 차이를 비교증폭하는 차동증폭수단과, 각각의 내부 회로에 상응하는 내부 전압을 독립적으로 드라이빙하기 위한 내부 전압 드라이버 수단을 구비함을 특징으로 한다. 본 발명에 의하여 각각의 내부회로에 동일한 전압레벨의 내부전압을 공급할 수 있으며, 내부회로의 위치에 관계없이 일정한 전압 레벨을 가지는 내부 전압을 공급하여 칩의 동작을 안정적으로 수행할 수 있는 효과가 있다.The present invention provides an internal voltage switching circuit of a semiconductor integrated device which generates an internal voltage by inputting an external power supply voltage, the reference voltage generating means for generating a reference voltage, and an internal reference for maintaining a constant internal voltage level by inputting a reference voltage. A level shifter means for generating a voltage, a differential amplification means for inputting an output voltage of an internal reference voltage and a current source means and amplifying the difference, and an internal voltage for independently driving an internal voltage corresponding to each internal circuit. And driver means. According to the present invention, the internal voltage of the same voltage level can be supplied to each internal circuit, and the chip can be stably operated by supplying the internal voltage having a constant voltage level regardless of the position of the internal circuit. .
Description
제1도는 종래의 기술에 의한 내부전압 변환회로.1 is an internal voltage conversion circuit according to the prior art.
제2도는 본 발명에 따른 내부전압 변환회로.2 is an internal voltage conversion circuit according to the present invention.
제3도는 제1도 및 제2도에 따른 파형도를 보이는 도면.3 shows a waveform diagram according to FIGS. 1 and 2.
본 발명은 반도체 집적장치에 관한 것으로, 특히 외부전원전압을 입력하여 내부회로에 적합한 내부전압을 발생하는 내부전압 변환회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated devices, and more particularly, to an internal voltage conversion circuit for generating an internal voltage suitable for an internal circuit by inputting an external power supply voltage.
일반적으로, 반도체 집적장치에 사용되는 동작 전압은 통상 3.3V 또는 5V, 혹은 이와 다른 동작 전압이 사용될 수도 있다. 따라서, 반도체 집적장치를 제조하는 경우, 이러한 동작 전압에 적합하도록 독립적인 공정과 회로를 설계해야만 한다. 예를 들어, 수행하는 동작은 동일하나 동작전압이 다른 경우, 공정 및 회로를 다르게 하여야 하므로 이중의 노력과 시간이 소용된다.In general, the operating voltage used in the semiconductor integrated device is typically 3.3V or 5V, or other operating voltage may be used. Therefore, when manufacturing a semiconductor integrated device, independent processes and circuits must be designed to suit these operating voltages. For example, if the operation to be performed is the same, but the operating voltage is different, the process and circuit must be different, so the duplication of effort and time is required.
따라서, 이러한 문제점을 해결하기 위하여 저전원전압에 적합하도록 공정 및 회로를 설정한 후 고전원전압하에서는 고전원전압을 소정의 전압강하회로를 사용하여 일정한 전압 레벨로 저하시키면 이러한 문제점을 해결할 수 있다. 반도체 집적장치는 이러한 기능을 수행하는 내부전압 변환회로를 구비하여, 외부에는 입력되는 외부전원전압을 내부전압으로 전압 강하후 사용하게 된다.Therefore, in order to solve such a problem, after setting a process and a circuit suitable for a low power supply voltage, if the high power voltage is lowered to a constant voltage level using a predetermined voltage drop circuit under the high power voltage, this problem can be solved. The semiconductor integrated device includes an internal voltage conversion circuit for performing such a function, and uses an external power supply voltage input to the outside after the voltage drop as an internal voltage.
특히, 반도체 집적장치가 고집적화, 대용량화되는 추세에 따라 내부회로에 구비되는 트랜지스터의 사이즈도 점점 줄어들게 되고, 이를 적절하게 구동하기 위해서는 외부전원전압을 내부전원전압으로 변환하여 사용하여야 한다.In particular, as semiconductor integrated devices become more integrated and larger in capacities, transistors included in internal circuits are gradually reduced in size, and in order to drive them properly, external power supply voltages must be converted into internal power supply voltages.
제1도는 종래의 기술에 의한 내부전압 변환회로를 보이는 도면이다. 제1도에 도시된 내부전압 변환회로는 외부전원전압 VCC1와 접지전압 GND 사이에 접속하며 기준전압 Vref를 발생하는 기준전압 발생기 2와, 외부전원전압 VCC1과 접지전압 GND 사이에 접속하며 기준전압 Vref를 입력하여 일정한 내부전압 레벨을 유지하는 내부기준전압 IVCref를 발생하는 레벨 쉬프터 4와, 내부기준전압 IVCref와 전압 VC를 입력하여 그 차이를 증폭하는 커런트 미러(current mirror) 형의 차동증폭기 8을 구비하고 있다. 이때, 전압 VC는 소오스 단자가 외부전원전압 VCC1에 접속하고, 차동 증폭기 8의 출력에 게이트 단자가 접속하는 커런트 소오스용 피모오스 트랜지스터 18의 드레인 단자에 설정되는 전압으로서, 차동 증폭기 8의 출력 레벨에 종속하게 된다.1 is a view showing an internal voltage conversion circuit according to the prior art. The internal voltage converting circuit shown in FIG. 1 is connected between an external power supply voltage VCC1 and a ground voltage GND, and is connected between a reference voltage generator 2 that generates a reference voltage Vref, and is connected between an external power supply voltage VCC1 and a ground voltage GND, and a reference voltage Vref. Level shifter 4 for generating an internal reference voltage IVCref to maintain a constant internal voltage level by inputting the input signal, and a current mirror differential amplifier 8 for amplifying the difference by inputting the internal reference voltage IVCref and the voltage VC. Doing. At this time, the voltage VC is a voltage set at the drain terminal of the current source PMOS transistor 18 connected to a source terminal connected to the external power supply voltage VCC1 and a gate terminal connected to the output of the differential amplifier 8. It becomes dependent.
차동 증폭기 8은 외부전원전압 VCC1에 소오스 단자가 각각 접속하며 게이트 단자가 공통으로 접속하는 피모오스 트랜지스터 22, 24와, 피모오스 트랜지스터 22, 24의 드레인 단자에 드레인 단자가 접속하며 게이트 단자에 내부기준전압 IVCref와 전압 VC를 입력하는 엔모오스 트랜지스터 26, 28과, 엔모오스 트랜지스터 26, 28의 소오스 단자와 접지전압 GND 사이에 접속하며 게이트 단자가 외부전원전압 VCC1에 접속하는 방전용 엔모오스 트랜지스터 30을 구비하고 있다. 이때, 피모오스 트랜지스터 24의 게이트 단자와 드레인 단자는 공통으로 접속되 있다.The differential amplifier 8 has PMOS transistors 22 and 24 having a source terminal connected to the external power supply voltage VCC1 and a gate terminal connected in common, and a drain terminal connected to the drain terminals of the PMOS transistors 22 and 24, and the internal reference to the gate terminal. The NMOS transistors 26 and 28 for inputting the voltage IVCref and VC and the discharge NMOS transistor 30 connected between the source terminals of the NMOS transistors 26 and 28 and the ground voltage GND and whose gate terminals are connected to the external power supply voltage VCC1. Equipped. At this time, the gate terminal and the drain terminal of the PMOS transistor 24 are commonly connected.
내부전압 드라이버용 바이폴라 트랜지스터 20은 컬렉터 단자가 외부전원전압 VCC1에 접속하고, 베이스 단자가 전압 VC에 접속하며, 에미터 단자가 내부 전압 IVC를 출력하는 구성이다. 이렇게 출력된 내부전압 IVC는 제1내부회로 내지 제4내부회로 10 - 16에 각각 인가된다.The bipolar transistor 20 for internal voltage driver is configured such that the collector terminal is connected to the external power supply voltage VCC1, the base terminal is connected to the voltage VC, and the emitter terminal outputs the internal voltage IVC. The internal voltage IVC thus output is applied to each of the first to fourth internal circuits 10 to 16.
차동 증폭기 8은 내부기준전압 IVCref와 전압 VC를 입력하여 그 차이를 비교 증폭하는 역할을 수행한다. 예를 들어, 전압 VC의 전압 레벨이 내부기준전압 IVCref의 전압 레벨보다 상대적으로 낮은 경우, 커런트 소오스용 피모오스 트랜지스터 18을 크게 턴온시켜 전압 VC의 전압 레벨을 높여주고, 전압 VC의 전압 레벨이 내부기준전압 IVCref의 전압 레벨보다 상대적으로 높은 경우, 커런트 소오스용 피모오스 트랜지스터 18을 턴오프시켜 전압 VC의 전압 레벨을 낮게 해준다. 따라서, 노드 BCON은 항상 일정한 값을 유지할 수 있게 된다.The differential amplifier 8 inputs the internal reference voltage IVCref and the voltage VC to compare and amplify the difference. For example, when the voltage level of the voltage VC is relatively lower than the voltage level of the internal reference voltage IVCref, the PMOS transistor 18 for current source is turned on greatly to increase the voltage level of the voltage VC, and the voltage level of the voltage VC is internal. When the voltage level of the reference voltage IVCref is relatively higher, the current source PMOS transistor 18 is turned off to lower the voltage level of the voltage VC. Thus, the node BCON can always maintain a constant value.
내부전압 드라이버용 바이폴라 트랜지스터 20의 베이스 단자가 항상 일정한 전압 레벨을 유지하는 노드 BCON에 접속하고 있으므로, 노드 NA의 전압 V(NA) = V(BCON) - VBE로 정의되어, 노드 NA는 항상 일정한 전압 레벨을 유지하게 된다.Since the base terminal of the internal voltage driver bipolar transistor 20 is connected to the node BCON which always maintains a constant voltage level, the voltage of the node NA is defined as V (NA) = V (BCON)-VBE, and the node NA is always constant voltage. To maintain the level.
그러나, 제1도에 도시된 내부전압 변환회로에 있어서는 칩 내부의 여러곳에 개별적으로 위치하고 있는 제1내부회로 내지 제4내부회로 10-16에 각각 인가되므로서 내부 전원선이 기생 저항값 Ra, Rb, Rc, Rd에 의한 전압 강하 현상을 발생하게 되는 문제점이 있다.However, in the internal voltage converting circuit shown in FIG. 1, the internal power supply lines are applied to the first internal circuits and the fourth internal circuits 10-16, which are individually located in various places in the chip, so that the internal power supply lines are provided with parasitic resistance values Ra and Rb. There is a problem that a voltage drop phenomenon occurs due to Rc and Rd.
즉, 제1내부회로 10에는 비교적 원하는 전압 레벨의 내부전압 IVC를 입력할 수 있으나, 내부 전원선을 통과하는 동안 내부전압의 전압 레벨이 강하되므로 인하여 제4내부회로 16에는 제1내부회로 10으로 인가되는 내부전압 IVC와 동일한 전압 레벨이 입력되지 못하여, 칩의 동작 특성이 나쁜 영향을 미치게 되는 것이다.That is, although the internal voltage IVC having a relatively desired voltage level can be input to the first internal circuit 10, the voltage level of the internal voltage drops while passing through the internal power supply line, so that the fourth internal circuit 16 returns to the first internal circuit 10. Since the same voltage level as the applied internal voltage IVC is not input, the chip operating characteristics are adversely affected.
따라서, 본 발명의 목적은 각각의 내부회로에 동일한 전압레벨의 내부전압을 공급할 수 있는 내부전압 변환회로 및 그 변화방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an internal voltage conversion circuit capable of supplying internal voltages of the same voltage level to each internal circuit and a method of changing the same.
본 발명의 또다른 목적은 내부회로의 위치에 관계없이 일정한 전압 레벨을 가지는 내부전압을 공급하여 칩의 동작을 안정적으로 수행할 수 있는 내부전압 변환회로 및 그 변환방법을 제공함에 있다.Another object of the present invention is to provide an internal voltage conversion circuit and a method for converting the same, which can stably operate the chip by supplying an internal voltage having a constant voltage level regardless of the position of the internal circuit.
이러한 본 발명의 목적은 외부전원전압을 내부전압으로 변환하여 내부회로로 인가하기 위한 반도체 집적장치의 내부전압 변환회로에 있어서, 외부전원전압을 수신하여 기준전압을 발생하는 기준전압 발생부와, 상기 기준전압을 입력하여 일정한 레벨의 내부기준전압을 회로의 타겟전압으로서 발생하는 레벨 쉬프터부와, 상기 레벨 쉬프터부로부터 출력되어진 상기 내부기준전압과 차동증폭된 출력 전압을 귀환 수신하여 그 레벨차이를 비교증폭하는 차동증폭부와, 상기 차동증폭부의 출력 레벨을 수신하며, 상기 내부회로에 필요한 각각의 내부전압을 독립적으로 인가하기 위하여, 컬렉터 단자가 상기 외부전원전압이 실리는 내부 전원선에 접속하며, 베이스 단자가 상기 차동증폭부의 출력전압에 접속하며, 에미터 단자가 상기 내부회로에 접속되어 있는 복수개의 바이폴라 트랜지스터를 최소한 1개 이상 포함하는 내부전압 드라이버부를 구비함을 특징으로 하는 내부전압 변환회로를 제공함으로써 달성된다.An object of the present invention is to provide an internal voltage conversion circuit of a semiconductor integrated device for converting an external power supply voltage into an internal voltage and applying it to an internal circuit, comprising: a reference voltage generator for receiving an external power supply voltage and generating a reference voltage; A level shifter unit which receives a reference voltage and generates an internal reference voltage having a constant level as a target voltage of the circuit, receives the internal reference voltage output from the level shifter unit and the differentially amplified output voltage, and compares the level difference. A collector terminal is connected to an internal power supply line carrying the external power supply voltage to receive the differential amplifying unit and the output level of the differential amplifying unit, and to independently apply respective internal voltages required for the internal circuit, A base terminal is connected to the output voltage of the differential amplifier and an emitter terminal is connected to the internal circuit. A plurality of bipolar transistors which is achieved by providing the internal voltage converter circuit, characterized in that the internal voltage comprising a driver comprising one or more at least.
이하 본 발명에 의한 내부전압 변환회로를 제2도 및 제3도를 참조하여 더욱 상세하게 설명한다. 본 발명의 설명에 있어서, 종래의 기술에 의한 제1도의 내부전압 변환회로와 동일한 소자인 경우 동일한 참조번호를 사용하였으며, 각 구성 소자의 동작이 종래의 기술과 동일한 경우 이를 간략하게 하여 설명한다.Hereinafter, the internal voltage conversion circuit according to the present invention will be described in more detail with reference to FIGS. 2 and 3. In the description of the present invention, the same reference numerals are used for the same elements as those of the internal voltage converting circuit of FIG. 1 according to the prior art, and the operation of each component is the same as the prior art.
제2도에 도시된 본 발명에 의한 내부전압 변환회로에 있어서, 기준전압 발생기 2, 레벨 쉬프터 4 그리고 차동 증폭기 8의 동작은 실질적으로 제1도에 도시된 종래의 기술에 의한 내부전압 변환회로와 실질적으로 동일하므로 상세한 설명은 생략한다.In the internal voltage conversion circuit according to the present invention shown in FIG. 2, the operations of the reference voltage generator 2, the level shifter 4 and the differential amplifier 8 are substantially the same as those of the conventional technology shown in FIG. Since it is substantially the same, detailed description is abbreviate | omitted.
한편, 제2도의 내부전압 변환회로는 제1내부회로 내지 제4내부회로 10 - 16을 위한 제1 내지 제4드라이버용 바이폴라 트랜지스터 32, 34, 36, 38을 독립적으로 구비하고 있다. 이때, 제1드라이버용 바이폴라 트랜지스터 32의 베이스 단자는 노드 BCON3a, 제2드라이버용 바이폴라 트랜지스터 34의 베이스 단자는 노드 BCON3b, 제3드라이버용 바이폴라 트랜지스터 36의 베이스 단자는 노드 BCON3c, 제4드라이버용 바이폴라 트랜지스터 38의 베이스 단자는 노드 BCON3d에 각각 접속하고 있다.Meanwhile, the internal voltage converting circuit of FIG. 2 independently includes bipolar transistors 32, 34, 36, and 38 for the first to fourth drivers for the first to fourth internal circuits 10 to 16, respectively. At this time, the base terminal of the first driver bipolar transistor 32 is the node BCON3a, the second terminal of the bipolar transistor 34 is the node BCON3b, the third driver of the bipolar transistor 36 is the node BCON3c, the fourth driver is the bipolar transistor The base terminal of 38 is connected to the node BCON3d, respectively.
제2도 및 제3도를 참조하여 본 발명에 의한 내부전압 변환회로를 더욱 상세하게 설명한다. 제1도에 도시된 바와 같은 내부전압 변환환로에 있어서는 내부전원선의 기생저항 Ra, Rb, Rc, Rd로 인하여 전압 강하가 발생하였음은 이미 설명하였다. 예를 들어, 이러한 저항의 총저항값 Ra+Rb+Rc+Rd가 2Ω이고 500mA의 전류가 흐르는 경우, 노드 IVC1에는 제3도에 도시된 바와 같이 약 1V의 전압 강하를 유발하게 된다.The internal voltage conversion circuit according to the present invention will be described in more detail with reference to FIGS. 2 and 3. In the internal voltage conversion path as shown in FIG. 1, it has already been explained that voltage drop occurs due to parasitic resistances Ra, Rb, Rc, and Rd of the internal power line. For example, if the total resistance value Ra + Rb + Rc + Rd of such a resistor is 2 Ω and a current of 500 mA flows, a voltage drop of about 1 V is induced at the node IVC1 as shown in FIG.
그러나, 제2도에 도시된 본 발명에 의한 내부전압 변환회로에 있어서는 드라이버용 바이폴라 트랜지스터 32, 34, 36, 38을 각각의 상응하는 내부회로 10, 12, 14, 16에 상응하도록 독립적으로 분산 배열하므로서 내부전압의 전압 강하를 방지할 수 있다. 왜냐하면, 칩 내에서 전류가 소모되어 예를 들어 노드 VCC2의 전압 레벨이 떨어진다 하더라도 전압 V(IVC2) = V(BCON3d) - V(BE)가 되므로 노드 IVC2의 전압은 노드 VCC2의 전압에 독립적으로 설정된다. 따라서, 전압 V(BCON3d)만 변하지 않는다면 노드 IVC2는 항상 일정한 전압 레벨을 유지할 수 있게 된다. 이러한 경우에 있어서, 일반적으로 바이폴라 트랜지스터의 전류이득로 표현될 수 있다. 이때, IE는 에미터 전류이고 IB는 베이스 전류이다. 즉, 이러한 수식에서 전압 V(BCON3d)는 거의 변화하지 않음을 알 수 있다. 나머지, 다른 바이폴라 트랜지스터 32, 34, 36의 경우에도 이러한 원리는 동일하게 적용된다.However, in the internal voltage conversion circuit according to the present invention shown in FIG. 2, the bipolar transistors 32, 34, 36, and 38 for the driver are independently distributed to correspond to the corresponding internal circuits 10, 12, 14, and 16, respectively. Therefore, the voltage drop of the internal voltage can be prevented. This is because the voltage of node IVC2 is set independently of the voltage of node VCC2, even if the current is consumed in the chip, so that, for example, the voltage level of node VCC2 falls, for example, the voltage V (IVC2) = V (BCON3d)-V (BE). do. Therefore, if only the voltage V (BCON3d) does not change, the node IVC2 can always maintain a constant voltage level. In this case, the current gain of the bipolar transistor is generally It can be expressed as. IE is the emitter current and IB is the base current. In other words, it can be seen that the voltage V (BCON3d) hardly changes in this equation. The same applies to the rest of the other bipolar transistors 32, 34 and 36.
제3도에 도시된 바와 같이, 내부 전원선의 노드 VCC2의 전압 레벨이 강하 된다하더라도 제4내부회로 16에 입력되는 노드 IVC2의 전압 레벨은 항상 일정하게 된다. 이는 마치 칩 내에서 전원 패드가 여러개가 구비되어 있는 것과 같은 효과를 가져오게 되는 것이다. 제3도에 있어서, 전압 Vdrop은 외부전원전압 VCC1과 노드 VCC2와의 전압 차이이고, 전압 Vdiff는 노드 IVC2와 노드 IVC1의 전압차이이다. 도시된 바와 같이, 본 발명에 있어서 노드 VCC2와 노드 IVC2의 전압차는 종래 기술에 의한 외부전원전압 VCC1과 노드 IVC1의 전압차보다 훨씬 작다.As shown in FIG. 3, even if the voltage level of the node VCC2 of the internal power supply line drops, the voltage level of the node IVC2 input to the fourth internal circuit 16 is always constant. This has the same effect as having several power pads in a chip. In FIG. 3, the voltage Vdrop is the voltage difference between the external power supply voltage VCC1 and the node VCC2, and the voltage Vdiff is the voltage difference between the node IVC2 and the node IVC1. As shown, in the present invention, the voltage difference between the node VCC2 and the node IVC2 is much smaller than the voltage difference between the external power supply voltage VCC1 and the node IVC1 according to the prior art.
상술한 바와 같은 본 발명에 의한 전원전압 변환회로는 본 발명의 최적의 실시예를 도시한 것으로 본 발명의 사상의 범위를 벗어나지 않는 범위 내에서 다양하게 실시할 수 있음은 당해 분야에 통상의 지식을 가진 자는 용이하게 이해할 수 있을 것이다. 예를 들어, 내부회로는 상술한 바와 같은 바이폴라 트랜지스터를 분산 배치함으로써 내부회로의 수를 얼마든지 조절할 수가 있다.The power supply voltage converting circuit according to the present invention as described above shows the best embodiment of the present invention and can be variously implemented without departing from the scope of the spirit of the present invention. Those who have it will be easy to understand. For example, the internal circuit can adjust the number of internal circuits by any number by distributing the bipolar transistors as described above.
본 발명에 의하여 각각의 내부회로에 동일한 전압레벨의 내부전압을 공급할 수 있으며, 내부회로의 위치에 관계없이 일정한 전압 레벨을 가지는 내부전압을 공급하여 칩의 동작을 안정적으로 수행할 수 있는 효과가 있다.According to the present invention, an internal voltage having the same voltage level may be supplied to each internal circuit, and an internal voltage having a constant voltage level may be supplied regardless of the position of the internal circuit, thereby stably operating the chip. .
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030258A KR0162988B1 (en) | 1994-11-17 | 1994-11-17 | Internal voltage transfer circuit of semiconductor lsi apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030258A KR0162988B1 (en) | 1994-11-17 | 1994-11-17 | Internal voltage transfer circuit of semiconductor lsi apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960019292A KR960019292A (en) | 1996-06-17 |
KR0162988B1 true KR0162988B1 (en) | 1999-02-01 |
Family
ID=19398233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940030258A KR0162988B1 (en) | 1994-11-17 | 1994-11-17 | Internal voltage transfer circuit of semiconductor lsi apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0162988B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695037B1 (en) * | 2005-09-15 | 2007-03-14 | 삼성전자주식회사 | Circuit and method for generating internal supply voltage of a semiconductor memory device |
-
1994
- 1994-11-17 KR KR1019940030258A patent/KR0162988B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695037B1 (en) * | 2005-09-15 | 2007-03-14 | 삼성전자주식회사 | Circuit and method for generating internal supply voltage of a semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR960019292A (en) | 1996-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
US6781449B2 (en) | Electronic output stage | |
JP3556328B2 (en) | Internal power supply circuit | |
EP0409476A2 (en) | Low impedance buffer circuitry | |
KR100212348B1 (en) | Potential detecting circuit and semiconductor integrated circuit | |
JPH1124766A (en) | Reference voltage generator | |
KR100361251B1 (en) | Operational amplifier | |
US5315167A (en) | Voltage burn-in scheme for BICMOS circuits | |
US20050151581A1 (en) | Internal step-down power supply circuit | |
US20050093581A1 (en) | Apparatus for generating internal voltage capable of compensating temperature variation | |
JP2003143000A (en) | Semiconductor device | |
KR0162988B1 (en) | Internal voltage transfer circuit of semiconductor lsi apparatus | |
EP0528659B1 (en) | Impedance multiplier | |
US10622980B1 (en) | Apparatus and methods for setting and clamping a node voltage | |
EP0611105B1 (en) | Current source | |
JPH09181266A (en) | Leakage current control system for low-voltage cmos circuit | |
WO2021069281A1 (en) | Electronic system for generating multiple power supply output voltages with one regulation loop | |
JP2005333736A (en) | Overcurrent preventing circuit | |
CN112311229A (en) | Semiconductor device for power supply control and output voltage variable power supply device | |
US11777463B2 (en) | Multipath programmable gain instrumentation amplifier frontend | |
US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
US11761991B2 (en) | Current detection circuit, circuit device, and solenoid control device | |
EP0741458A1 (en) | Integrated circuit output buffer | |
KR20100052295A (en) | Circuit for driving a peripheral-circuit voltage in a semiconductor memory device | |
SE515138C2 (en) | transconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |