KR0159020B1 - 반도체 소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1절연막과 제1도전층을 형성하고 저장전극 콘택마스크보다 크고 저장전극마스크보다 작은 노광마스크를 이용하여 상기 제1도전층을 식각한 다음, 상기 제1도전층 식각부분에 제2절연막을 매립하고 전체표면상부에 제3,4절연막을 순차적으로 형성한 다음, 저장전극 콘택마스크를 이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하고 상기 제3절연막을 습식방법으로 측면식각하여 상기 제1도전층을 노출시키는 홈을 형성한 다음, 전체표면상부에 제2도전층을 형성하고 저장전극마스크를 이용한 식각공정으로 상기 하부절연층이 노출될때까지 식각한 다음, 상기 제1,2,3,4절연막을 제거함으로써 표면적이 증가된 저장전극을 형성하고 후공정으로 고집적된 반도체소자의 정전용량을 충족시키는 캐패시터를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 제조방법

제1a도는 내지 제1d도는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명

11:반도체기판 13:하부절연층

15:제1절연막 17:제1다결정실리콘막

19:제2절연막 21:제3절연막

23:제4절연막 25:제2다결정실리콘막

27:저장전극 30:제1감광막패턴

40:제2감광막패턴 50:콘택홀

60:제3감광막패턴

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 저장전극의 표면적을 증가시켜 후공정에서 형성되는 캐패시터의 정전용량을 향상시키기위하여 표면적이 증가된 저장전극을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소되므로, 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램소자는 칩에서 많은 면적을 차지하는 개패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, (Eo·Er·A)/T(단, 상기 Eo는 진공유전율, 상기 Er은 유전막의 유전율, 상기 A는 캐패시터의 면적 그리고 상기 T는 유전막의 두께)로 표시되는 캐패시터의 정전용량 C를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.

그러나, 이러한 방법들을 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta₂O₅, TiO₂또는 SrTiO₃등은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않다. 그래서, 실제소자에 적용하기가 어렵다. 그리고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

또한, 저장전극의 표면적을 증가시키기위하여 삼차원구조의 저장전극을 많이 형성하였다. 그러나, 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 식각선택비 차이를 이용하여 표면적이 증가된 저장전극을 형성함으로써 표면적을 극대화시켜 후공정으로 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명인 반도체소자의 저장전극 형성방법의 특징은, 하부절연층이 형성된 반도체기판 상부에 상기 하부절연층보다 식각선택비가 우수한 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 제1도전층을 형성하는 공정과, 노광마스크를 이용한 식각공정으로 상기 제1절연막을 식각장벽으로하여 상기 제1도전층을 식각하는 공정과, 상기 제1도전층 식각부분을 제2졀연막으로 매립하는 공정과, 상기 전체표면상부에 다른 절연막보다 식각선택비가 우수한 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제4절연막을 형성하는 공정과, 저장전극 콘택마스크를 이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘탤홀을 형성하는 공정과, 식각선택비 차이를 이용한 습식방법으로 제3절연막을 측면식각하여 상기 제1도전층을 노출시키는 홈을 형성하는 공정과, 전체표면상부에 제2도전층을 형성하는 공정과, 저장전극마스크를 이용한 식각공정으로 하고 상기 하부절연층을 식각장벽으로하여 상기 하부절연층이 노출될때까지 식각하는 공정과, 상기 제1,2,3,4절연막을 제거하는 공정을 포함하는데 있다.

여기서, 상기 노광마스크는 저장전극 콘택마스트의 폭보다 크고 저장전극마스크의 폭보다 적게 형성되고, 상기 하부절연층은 비.피.에스.지.(BPSG:Boro Phospho Silicate Glass, 이하에서 BPSG라 함) 로 형성되고, 상기 제1,2,4절연막은 상기 하부절연층보다 식각선택비가 우수한 테오스(TEOS:Tetra Ethyl Ortho Silicate, 이하에서 TEOS라 함)로 형성되고, 상기 제3절연막은 상기 하부절연층, 제1,2,4절연막 및 제1도전층보다 식각선택비가 우수한 절연막으로 형성되고, 상기 제3절연막은 피.에스.지.(PSG:Phospho Silicate Glass, 이하에서 PSG라 함)계열의 절연물질로 형성되고, 상기 제3절연막은 비.에스.지.(B.S.G:Boro Silicate Glass, 이하에서 BSG라 함)로 형성되고, 상기 제1,2,3,4절연막 제거공정은 비.오.이.(BOE:Buffered Oxide Etchant, 이하에서 BOE라 함)용액을 이용하여 실시되는 것이다. 이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제1a도 내지 제1d도는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성공정을 도시한 단면도이다.

제1a도를 참조하면, 반도체기판(11)상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 게이트전극(도시안됨), 소자분리절연막(도시안됨) 등의 하부구조물을 형성하고 이를 절연막으로 평탄화시킨 것이다. 그리고, 상기 하부절연층(13)은 BPSG와 같이 유동성이 우수한 절연물질로 형성된 것이다.

그 다음에, 상기 하부절연층(13)상부에 제1절연막(15)을 형성한다. 이때, 상기 제1절연막(15)은 상기 하부절연층(13)보다 식각선택비가 우수한 TEOS로 형성된 것이다. 그 다음에, 상기 제1절연막(15)상부에 제1다결정실리콘막(17)을 일정두께 형성한다. 그리고, 상기 제1다결정실리콘막(17)상부에 제1감광막패턴(30)을 형성한다. 이때, 상기 제1감광막패턴(30)은 저장전극 콘택마스크(도시안됨)보다 넓은 폭으로 형성되며 저장전극마스크(도시안됨)보다 좁은 폭으로 형성된 것이다.

제1b도를 참조하면, 상기 제1감광막패턴(30)을 마스크로하여 상기 제1다결정실리콘막(17)을 식각한다. 이때, 상기 식각공정은 제1절연막(15)을 식각장벽으로 하여 실시된 것이다. 그 다음에, 상기 제1감광막패턴(30)을 제거하고 상기 식각공정으로 제거된 제1다결정실리콘막(17)의 자리를 제2절연막(19)으로 매립한다. 그리고, 전체표면상부에 제3절연막(21)과 제4절연막(23)을 순차적으로 형성한다. 그리고, 상기 제4절연막(23) 상부에 저장전극 콘택마스크를 이용한 식각공정으로 제2감광막패턴(40)을 형성한다.

여기서, 상기 제2,4절연막(19,23)은 상기 제1절연막(15)과 같이 TEOS로 형성되고 상기 제3절연막(21)은 상기 제1,2,4절연막(15,19,23)보다 식각선택비가 우수한 절연물질, 즉 PSG, O₃, PSG 또는BSG로 형성된 것이다.

제1c도를 참조하면, 상기 제2감광막패턴(40)을 마스크로하여 상기 제4,3,2절연막(23,21,19), 제1다결정실리콘막(17), 제1절연막(15) 및 하부절연층(13)을 순차적으로 식각함으로써 상기 반도체기판(11)의 에정된 부분을 노출시키는 콘택홀(50)을 형성한다. 그리고, 상기 제2감광막패턴(40)을 제거한다. 그리고, 식각선택비가 우수한 상기 제3절연막(21)을 측면으로 습식식각하여 상기 제1다결정실리콘막(17)을 노출시키는 홈을 형성한다. 그리고, 전체표면상부에 제2다결정실리콘막(25)을 형성함으로써 상기 콘택홀(50)을 통하여 상기 예정된 부분에 접속시키는 동시에 상기 홈을 매립한다. 그리고, 상기 제2다결정실리콘막(25) 상부에 제3감광막패턴(60)을 형성한다. 이때, 상기 제3감광막패턴(60)은 저장전극마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다.

제1d도를 참조하면, 상기 제3감광막패턴(60)을 마스크로하여 상기 제2다결정실리콘막(25), 제4절연막(23), 제3절연막(21), 제1다결정실리콘막(17) 및 제1절연막(15)을 순차적으로 식각한다. 이때, 상기 하부절연층(13)이 식각장벽으로 사용된다.

그 다음에, 상기 제3감광막패턴(60)을 제거한다. 그리고, 상기 제1,2다결정실리콘막(17,25) 및 하부절연층(13)과의 식각선택비 차이를 이용한 습식방법으로 상기 제1,2,3,4절연막(15,19,21,23)을 제거함으로써 표면적이 증가된 저장전극(27)을 형성한다. 이때, 상기 습식방법은 BOE 또는 HF용액을 이용하여 실시한 것이다.

후공정에서, 상기 저장전극의 표면에 유전체막(도시안됨)과 플레이트전극(도시안됨)을 순차적으로 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성한다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극의 표면적을 극대화시켜 후공정으로 형성되는 캐패시터의 정전용량을 증가시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (8)

1. 하부절연층이 형성된 반도체기판 상부에 상기 하부절연층보다 식각선택비가 우수한 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 제1도전층을 형성하는 공정과, 노광마스크를 이용한 식각공정으로 상기 제1절연막을 식각장벽으로하여 상기 제1도전층을 식각하는 공정과, 상기 제1도전층 식각부분을 제2졀연막으로 매립하는 공정과, 상기 전체표면상부에 다른 절연막보다 식각선택비가 우수한 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 제4절연막을 형성하는 공정과, 저장전극 콘택마스크를 이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 식각선택비 차이를 이용한 습식방법으로 제3절연막을 측면식각하여 상기 제1도전층을 노출시키는 홈을 형성하는 공정과, 전체표면상부에 제2도전층을 형성하는 공정과, 저장전극마스크를 이용한 식각공정으로 하고 상기 하부절연층을 식각장벽으로하여 상기 하부절연층이 노출될때까지 식각하는 공정과, 상기 제1,2,3,4절연막을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제1항에 있어서, 상기 노광마스크는 저장전극 콘택마스크의 폭보다 크고 저장전극마스크의 폭보다 적게 형성되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.
3. 제1항에 있어서, 상기 하부절연층은 BPSG로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제1항에 있어서, 상기 제1,2,4절연막은 상기 하부절연층보다 식각선택비가 우수한 TEOS로 형성되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.
5. 제1항에 있어서, 상기 제3절연막은 상기 하부절연층, 제1,2,4절연막 및 제1도전층보다 식각선택비가 우수한 절연막으로 형성되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.
6. 제1항에 있어서, 상기 제3절연막은 PSG계열의 절연물질로 형성되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.
7. 제1항에 있어서, 상기 제3절연막은 BSG로 형성되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.
8. 제1항에 있어서, 상기 제1,2,3,4절연막 제거공정은 BOE용액을 이용하여 실시되는 것을 특징으로하는 반도체소자의 저장전극 형성방법.