KR100431819B1 - 반도체소자의 캐패시터 형성방법 - Google Patents
반도체소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100431819B1 KR100431819B1 KR10-1999-0066391A KR19990066391A KR100431819B1 KR 100431819 B1 KR100431819 B1 KR 100431819B1 KR 19990066391 A KR19990066391 A KR 19990066391A KR 100431819 B1 KR100431819 B1 KR 100431819B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- insulating layer
- forming
- storage electrode
- insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로,
반도체기판 상의 하부절연층 상부에 제1절연막을 형성하고 상기 제1절연막과 하부절연층을 식각하여 저장전극 콘택플러그를 형성한 다음, 상기 콘택플러그에 상부에 저장전극마스크를 이용한 사진식각공정으로 제2절연막패턴을 형성하고 상기 제2절연막패턴 측벽에 제3절연막 스페이서를 형성한 다음, 전체표면상부에 제4절연막을 형성하고 상기 제4절연막을 평탄화식각공정으로 식각하여 상기 제2절연막패턴 및 제3절연막 스페이서를 노출시킨 다음, 상기 제3절연막 스페이서 사이의 제4절연막을 남기고 상기 제2절연막패턴 및 제3절연막 스페이서를 제거한 다음, 상기 콘택플러그에 접속되는 저장전극용 도전층을 전체표면상부에 형성하고 그 상부를 평탄화시키는 제5절연막을 형성한 다음, 상기 제4절연막이 노출될때까지 상기 제5절연막을 평탄화식각하고 상기 제5절연막의 남은 부분을 제거하여 실린더형 측벽 상측 끝부분이 실린더 내측으로 휘어진 실린더형 저장전극을 형성함으로써 반도체소자의 절연특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성 및 수율을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따른 리소그래피 ( lithograpy ) 공정의 한계로 인하여 캐패시터 간의 최소거리를 확보하기 어려운 문제점을 해결하기 위하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
그리고, 상기 저장전극의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.
그리고, 가장 보편적으로 사용하는 형상이 실린더형 저장전극이다.
도시되지않았으나, 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상부에 하부절연층을 형성한다. 이때, 상기 하부절연층은 소자분리막, 워드라인 및 비트라인 등의 단위소자들이 형성된 것이다.
그리고, 상기 하부절연층은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BSPG 라 함 ) 절연막과 같이 유동성이 우수한 절연물질로 형성한다.
그리고, 상기 반도체기판의 불순물 접합영역에 접속되는 제1도전체를 전체표면상부에 형성하고 그 상부에 희생산화막을 형성한다.
그리고, 저장전극 마스크를 이용하여 상기 희생산화막과 제1도전체를 패터닝한다.
그 다음, 상기 희생산화막과 제1도전체의 식각 측벽에 제2도전체로 스페이서를 형성한다. 그리고, 상기 희생산화막을 제거함으로써 실린더형 저장전극을 형성한다.
상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 캐패시터가 형성되는 영역에 희생산화막을 패터닝하고 이 측벽에 스페이서를 형성하는 공정으로 실리더형 저장전극을 형성하였으나, 반도체소자의 고집적화로 인하여 스페이서와 스페이서 간의 최소 거리를 유지할 수 있도록 노광 공정을 실시하기 어려워 실린더형 저장전극의 측벽인 스페이서 간에 쇼트 ( short ) 가 유발될 수 있고 그에 따른 반도체소자의 특성 및 신뢰성이 저하될 수 있는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극이 형성되지않는 부분에 절연막을 패터닝하되, 저장전극이 형성되는 영역으로 상측이 휘어지도록 형성함으로써 후속공정으로 형성되는 실린더형 저장전극 간의 절연특성을 향상시키고, 특히 가장 취약한 특성을 갖는 실린더 측벽 상측을 타부분인 하측보다 큰 간격으로 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명〉
11 : 하부절연층 13 : 제1절연막
15 : 저장전극 콘택플러그 17 : 제2절연막
19 : 제3절연막 21 : 제4절연막
23 : 저장전극용 도전층 25 : 제5절연막
상기한 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,반도체기판 상의 하부절연층 상부에 제1절연막을 형성하는 공정과,상기 제1절연막과 하부절연층을 식각하여 저장전극 콘택플러그를 형성하는 공정과,상기 콘택플러그에 상부에 저장전극마스크를 이용한 사진식각공정으로 제2절연막패턴을 형성하는 공정과,상기 제2절연막패턴 측벽에 제3절연막 스페이서를 형성하고 전체표면상부에 제4절연막을 형성하는 공정과,상기 제4절연막을 평탄화식각공정으로 식각하여 상기 제2절연막패턴 및 제3절연막 스페이서를 노출시키는 공정과,상기 제3절연막 스페이서 사이의 제4절연막을 남기고 상기 제2절연막패턴 및 제3절연막 스페이서를 제거하는 공정과,상기 콘택플러그에 접속되는 저장전극용 도전층을 전체표면상부에 형성하고 그 상부를 평탄화시키는 제5절연막을 형성하는 공정과,상기 제4절연막이 노출될때까지 상기 제5절연막을 평탄화식각하고 상기 제5절연막의 남은 부분을 제거하여 실린더형 측벽 상측 끝부분이 실린더 내측으로 휘어진 실린더형 저장전극을 형성하는 공정을 포함하는 것과,상기 평탄화식각공정은 CMP 공정이나 전면건식각공정으로 실시하는 것과,상기 제5절연막은 감광막이 사용되는 것을 특징으로 한다.이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1g 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨) 상부에 하부절연층(11)을 형성한다.이때, 상기 하부절연층(11)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BSPG 라 함 ) 절연막과 같이 유동성이 우수한 절연물질로 형성한 것으로, 소자분리막, 워드라인 및 비트라인 등의 단위소자들이 형성된 것이다.그 다음, 상기 하부절연층(11) 상부에 제1절연막(13)을 일정두께 형성하고 저장전극 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 제1절연막(13)과 하부절연층(11)을 식각하여 상기 반도체기판의 예정된 영역을 노출시키는 콘택홀을 형성한다.
그리고, 상기 콘택홀을 매립하는 콘택플러그(15)를 형성한다. 이때, 상기 콘택플러그(15)는 텅스텐, 폴리실리콘 등과 같은 도전층으로 형성한다. (도 1a)
그 다음, 후속공정으로 형성될 실린더형 저장전극 높이의 제2절연막(17)을 전체표면상부에 형성한다.
그리고, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2절연막(17)을 식각하여 제2절연막(17)패턴을 형성한다.(도 1b)
그 다음, 상기 제2절연막(17)패턴 측벽에 제3절연막(19) 스페이서를 형성한다. (도 1c)
그리고, 전체표면상부에 제4절연막(21)을 형성하고 상기 제2절연막(17)이 노출될때까지 평탄화식각한다. 여기서, 상기 평탄화식각공정은 상기 제2절연막(17)과 함께 제3절연막(19) 스페이서를 노출시킨다.
이때, 상기 평탄화식각공정은 화학기계연마 ( chemical mechenicalpolishing, 이하에서 CMP 라 함 ) 방법으로 실시하거나 전면식각공정으로 실시한다. (도 1d, 도 1e)
그 다음, 상기 노출된 제2절연막(17)과 제3절연막(19)을 제거하며 상기 제3절연막(19) 스페이서 사이의 상기 제4절연막(21)을 남기는 동시에, 상기 저장전극의 콘택플러그(15)를 노출시킨다.
그리고, 상기 콘택플러그(15)를 통하여 상기 반도체기판에 접속되는 저장전극용 도전층(13)을 전체표면상부에 일정두께 형성한다.
그 다음, 전체표면상부를 평탄화시키는 제5절연막(25)을 형성한다. 이때, 상기 제5절연막(25)은 감광막이 사용될 수 있다. (도 1f)
그리고, 상기 제4절연막(21)이 노출되도록 CMP 방법으로 평탄화식각하여 실린더형 저장전극의 측벽 상측이 실린더형의 안측으로 기울어진 형태로 저장전극을 형성함으로써 저장전극 간의 절연특성을 향상시킨다.
이때, 상기 CMP 방법은 전면건식식각공정으로 대신할 수 있다. (도 1g)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 실린더형 저장전극 영역 간에 절연막 패턴을 형성하고 이를 이용하여 실린더형 저장전극의 측벽을 형성함으로써 저장전극 간의 절연특성을 용이하게 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 생산성 및 수율을 향상시킬 수 있는 효과를 제공한다.
Claims (3)
- 반도체기판 상의 하부절연층 상부에 제1절연막을 형성하는 공정과,상기 제1절연막과 하부절연층을 식각하여 저장전극 콘택플러그를 형성하는 공정과,상기 콘택플러그에 상부에 저장전극마스크를 이용한 사진식각공정으로 제2절연막패턴을 형성하는 공정과,상기 제2절연막패턴 측벽에 제3절연막 스페이서를 형성하고 전체표면상부에 제4절연막을 형성하는 공정과,상기 제4절연막을 평탄화식각하여 상기 제2절연막패턴 및 제3절연막 스페이서를 노출시키는 공정과,상기 제3절연막 스페이서 사이의 제4절연막을 남기고 상기 제2절연막패턴 및 제3절연막 스페이서를 제거하는 공정과,상기 콘택플러그에 접속되는 저장전극용 도전층을 전체표면상부에 형성하고 그 상부를 평탄화시키는 제5절연막을 형성하는 공정과,상기 제4절연막이 노출될때까지 상기 제5절연막을 평탄화식각하고 상기 제5절연막의 남은 부분을 제거하여 실린더형 측벽 상측 끝부분이 실린더 내측으로 휘어진 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 평탄화식각공정은 CMP 공정이나 전면건식각공정으로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 제5절연막은 감광막이 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066391A KR100431819B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066391A KR100431819B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059013A KR20010059013A (ko) | 2001-07-06 |
| KR100431819B1 true KR100431819B1 (ko) | 2004-05-20 |
Family
ID=19633529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0066391A KR100431819B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100431819B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682192B1 (ko) * | 2000-06-23 | 2007-02-12 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492850A (en) * | 1993-12-31 | 1996-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a stacked capacitor cell in semiconductor memory device |
| KR970003963A (ko) * | 1995-06-30 | 1997-01-29 | 김주용 | 캐패시터의 전하저장 전극 형성 방법 |
| KR970024178A (ko) * | 1995-10-11 | 1997-05-30 | 김주용 | 캐패시터의 전하저장 전극 형성 방법 |
| KR19990001772A (ko) * | 1997-06-17 | 1999-01-15 | 윤종용 | 실린더형 하부전극을 갖는 반도체장치의 커패시터 제조방법 |
| KR20000003633A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 반도체소자의 전하저장전극 형성방법 |
-
1999
- 1999-12-30 KR KR10-1999-0066391A patent/KR100431819B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492850A (en) * | 1993-12-31 | 1996-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a stacked capacitor cell in semiconductor memory device |
| KR970003963A (ko) * | 1995-06-30 | 1997-01-29 | 김주용 | 캐패시터의 전하저장 전극 형성 방법 |
| KR970024178A (ko) * | 1995-10-11 | 1997-05-30 | 김주용 | 캐패시터의 전하저장 전극 형성 방법 |
| KR19990001772A (ko) * | 1997-06-17 | 1999-01-15 | 윤종용 | 실린더형 하부전극을 갖는 반도체장치의 커패시터 제조방법 |
| KR20000003633A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 반도체소자의 전하저장전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010059013A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR20030057947A (ko) | 반도체 소자의 실린더형 커패시터 제조방법 | |
| KR100431819B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010059284A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100346450B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100764336B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100513364B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990003904A (ko) | 반도체 장치의 전하 저장 전극 및 그 형성 방법 | |
| KR100576467B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010058940A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100305401B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR20040008419A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100195837B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR100483013B1 (ko) | 반도체소자의 저장전극 및 그 형성방법 | |
| KR20010005301A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20040002277A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20030002524A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990055805A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19980065660A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20040008768A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR19990061112A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20020001999A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20030033696A (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |