KR0152701B1

KR0152701B1 - 감쇠 귀환형 차동증폭기

Info

Publication number: KR0152701B1
Application number: KR1019950012925A
Authority: KR
Inventors: 도시후미 시미즈; 히로시 나리까와; 요시유끼 다무라
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1994-05-24
Filing date: 1995-05-23
Publication date: 1998-12-15
Also published as: US5568092A; KR950035053A; JPH07321572A; JP2588368B2

Abstract

차동증폭기는 입력 신호(V_in, V_in)를 받는 입력단(1)과 출력신호(V_out, V_out)를 발생하는 출력단(2)과, 출력신호를 감쇄시키고 감쇄신호를 다시 입력단으로 이송시키는 감쇄회로(3)를 구비한다. 입력단은, 공통적으로 전류원(I₁)에 연결되고 각각 두 개의 부하 증폭기(Q₃, R₁, Q₄, R₂)에 연결된 2개의 트랜지스터(Q₁, Q₂)에 의해 형성된 전류 스위치를 포함한다. 부하 증폭기는 감쇄신호에 의해 실질적으로 두 트랜지스터의 증폭률을 감소시키도록 제어된다.

Description

감쇠 귀환형 차동증폭기

제1도는 제1의 종래의 차동증폭기를 도시하는 회로도.

제2도는 제2의 종래의 차동증폭기를 도시하는 회로도.

제3도는 본 발명에 따른 차동증폭기의 일 실시예를 도시하는 회로도.

제4도는 감쇠 회로의 제1예를 갖는 제3도의 차동증폭기의 상세 회로도.

제5도는 감쇠 회로의 제2예를 갖는 제3도의 차동증폭기의 상세 회로도.

제6도는 감쇠 회로의 제3예를 갖는 제3도의 차동증폭기의 상세 회로도.

제7도는 감쇠 회로의 제4예를 갖는 제3도의 차동증폭기의 상세 회로도.

제8도는 감쇠 회로의 제5예를 갖는 제3도의 차동증폭기의 상세 회로도.

* 도면의 주요부분에 대한 부호의 서명

1, 1', 1 : 입력단 2,2',2 : 출력단

3 : 감쇠회로(귀환 회로)

본 발명은 하드 디스크와 같은 자기 기억 장치, 반도체 기억 장치등의 리드(read)신호를 증폭하는데에 사용되는 차등증폭기에 관한 것이다.

하드 디스크 혹은 반도체 기억 장치에서 리드 신호를 증폭하는 차동증폭기는 다음의 2 가지점을 만족시켜야 한다 :

1) 차동 입력용량이 가능한 한 작을 것,

2) 출력 신호중의 노이즈 레벨이 가능한 한 작을 것.

예를 들어, 높은 기억 밀도를 갖는 하드 디스크에서, 리드 신호의 주파수는 더 높다. 그러므로, 리드 증폭기로서 차등증폭기의 차동 입력용량이 클 경우, 리드 신호를 감지하는 것이 어렵다. 또한, 리드 신호의 진폭이 작을때, 즉, 그 S/N 비가 낮을때, 차동증폭기에서의 높은 노이즈 레벨은 리드 에러를 초래할 수도 있다.

제1의 종래의 차동증폭기는 입력 신호를 수신하여 증폭하는 입력단과, 에미터 팔로워에 의해 형성되고 입력단으로 부터의 증폭신호를 수신하여 출력신호를 생성하는 입력단을 포함한다. 이에 대해서는 후에 상술한다. 그러나, 제1의 종래의 차동증폭기에서는, 출력신호의 노이즈 레벨이 작으나, 차동 입력 용량은 여전히 크다.

제2의 종래의 차동증폭기에서, 출력단의 출력신호는 입력단으로 귀환(feedback) 된다(일본국 특개평 2-223209호 참조) 이에 대해서도 후에 상술한다. 그러나, 제2의 종래의 차동증폭기에서는 차동 입력 용량은 작으나, 출력신호의 노이즈 레벨이 여전히 크다.

본 발명의 목적은 작은 차동 입력 용량과 출력 신호의 작은 노이즈 레벨을 갖는 차동증폭기를 제공하는 것이다.

본 발명에 따르면, 차동증폭기는 입력 신호를 수신하는 입력단과, 출력신호를 생성하는 출력단과, 출력신호를 감쇠시키고, 감쇠신호를 입력단으로 귀환하는 감쇠회로를 포함한다. 입력단은 전류원에 공통으로 연결되고 각각 2개의 부하 저항기에 연결되는 2개의 트랜지스터에 의해 형성된 전류 스위치를 포함한다. 부하 증폭기는 감쇠신호에 의해 제어되어, 2개의 트랜지스터의 증폭률을 실질적으로 감소시킨다. 이것은 차동 입력 용량을 감소시킨다. 이 경우, 2개의 트랜지스터의 증폭률이 실질적으로 감소될때 조차도, 부하 증폭기의 증폭률은 전 차동증폭기의 증폭률을 높은값으로 유지되도록 조정가능하다. 또한, 에미터 팔로워에 의해 형성된 출력단의 증폭률이 작기 때문에, 출력신호의 노이즈 레벨은 감소된다.

첨부하는 도면은 참조하는 하기의 설명으로 부터 본 발명이 더욱 명료하게 이해될 것이다.

바람직한 실시예를 설명하기전에, 종래의 차동증폭기들에 대해 제1도 및 제2도를 참조하여 설명한다.

제1의 종래의 차동증폭기를 도시하는 제1도에서, 참조 부호 1은 입력신호(V_in,)를 수신하여 증폭하을 입력단은 지칭하고, 2는 (V_out,)를 지칭한다. 또한 V_CC는 고전원 공급단자를 지칭하며, V_EE는 저전원 공급 단자를 지칭한다. 입력단자(1)는 차동단 즉, 저전원 공급 단자(V_EE)에 연결된 전류원(I₁)과 전류원(I₁)에 공통적으로 연결된 에미터를 갖는 2개의 NPN 형 바이폴라 트랜지스터(Q₁, Q₂)에 의해 형성된 전류 스위치를 포함한다. 트랜지스터(Q₁, Q₂)의 베이스는 각각 입력신호(V_in,)를 수신한다. 트랜지스터(Q₁, Q₂)의 콜렉터는 NPN 형 바이폴라 트랜지스터(Q₃, Q₄) 및 저항(R₁, R₂)을 통하여 고전원 공급 단자 (V_CC)에 연결된다. 이 경우, 트랜지스터(Q₃, Q₄)는 기준 전압(V_REF)이 베이스에 인가되는 공통 베이스형이므로, 트랜지스터(Q₃, Q₄)는 동작 저항으로 역할을 한다. 즉, 트랜지스터(Q₁, Q₂)의 콜렉터에 있어서의 증폭률(A₀)은 거의 1이다. 이 경우, 차동 입력 용량 C_in1은

C_in1≒ 1/2·(1 + A₀)·C_CB+ 1/2·C_EB(1)

로 나타내지고, 여기서, C_CB는 트랜지스터(Q₁, Q₂) 각각의 콜렉터와 베이스간의 용량이고, C_EB는 트랜지스터(Q₁, Q₂) 각각의 에미터와 베이스간의 용량이다. 또한, 상술한 바와 같이 A₀≒ 1 이므로, 식 (1)은

C_in1≒ C_CB+ 1/2·C_EB(2)

로 되고,

C_CB= C_EB= 10 pF 이면, 식(2)는

C_in1≒ 10 + 5 = 15pF (3)

이다.

한편, 출력단 (2)은 전류원(I₂, I₃) 각각에 연결된 에미터 팔로워(Q₅, Q₆)를 포함한다. 이 경우, 출력 신호(V_out및)의 노이즈 레벨(V_ON1)은

로 나타내지고

여기서, V_N1은 입력단(1)의 노이즈 레벨이고,

V_N2는 출력단(2)의 노이즈 레벨이고,

A₁은 트랜지스터(Q₃, Q₄) 콜렉터에서의 차동 증폭율이며,

A₂는 에미터 팔로워(Q₅, Q₆) 각각의 증폭률이다.

제1도의 차동증폭기의 전체 증폭률 A_TOT1은

A_TOT1= A₁·A₂(5)

로 나타내진다.

그러므로, 식 (4)는

로 나타내진다.

에미터 팔로워(Q₅, Q₆)의 증폭률(A₂)이 1이므로 A_TOT1= A₁이다. 그러므로 A₁= 30 및 V_N1= V_N2=1.0nV_ems이면

이다.

제2의 종래의 차동 증폭기(일본국 특개평 2-223209 호 참조)를 도시하는 제2도에서, 참조 부호 1'은 입력신호 (V_in,)를 수신하여 증폭하는 입력단을 지칭하고, 2'는 출력신호 (V_out,)를 생성하는 출력단을 지칭한다. 입력단(1')과 출력단(2') 각각은 하나의 차동 증폭기로서 역할을 한다. 이 경우, 출력단(2')의 출력신호 (V_out,)는 반대 위상으로 입력단(1')에 귀환된다.

입력단(1')은 차동단, 즉 저전원 공급단자 (V_EE)에 연결된 전류원(I₁)과 에미터가 공통으로 전류원(I₁)에 연결된 두개의 NPN 형 바이폴라 트랜지스터(Q₁, Q₂)로 형성된 전류 스위치를 포함한다. 이 트랜지스터(Q₁, Q₂)의 베이스를 각각 입력신호(V_in,)를 받는다. 트랜지스터(Q₁, Q₂)의 콜렉터는 각각 저항(R₁, R₂)가 NPN 형 바이폴라 트랜지스터(Q₃, Q₄)를 거쳐 고전원 공급 단자(V_CC)에 연결된다.

한편, 입력단(2')은 차동단, 즉 저전원 공급 단자(V_EE)에 연결된 전류원(I₂)과 에미터가 공통으로 전류원(I₂)에 연결된 두개의 NPN형 바이폴라 트랜지스터(Q₅, Q₆)로 형성된 전류 스위치를 포함한다. 이 트랜지스터(Q₅, Q₆)의 베이스는 각각 트랜지스터(Q₂, Q₁)의 콜렉터 전압을 받는다. 이 트랜지스터(Q₅, Q₆)의 콜렉터는 각각 저항(R₃, R₄)을 거쳐 고전원 공급 전압(V_CC)에 연결된다.

출력신호(V_out,)는 각각 트랜지스터(Q₃, Q₄)의 게이트로 귀환된다.

제2도의 차동증폭기에 있어서, 귀환이 일어나는 콜렉터에서 트랜지스터(Q₁, Q₂)의 차동 증폭률(A_3F)은 다음과 같이 표시된다.

A_3F= A₃/ (A₄-1) (8)

여기에서, A₃는 귀환이 일어나지 않는 콜렉터에서 (A₃≒ 1) 트랜지스터(Q₁, Q₂)의 차동 증폭률 이고,

A₄는 트랜지스터(Q₅, Q₆)의 증폭률이다.

이 경우에 있어서, 증폭률(A₃, A₄)은 다음 조건을 만족하도록 결정된다.

A₃1 (9)

예컨대, A₃= 1 및 A₄= 3 이면

A_3F= 0.5 (10)

또, 차동 입력 용량 C_in2는

C_in2≒ 1/2·(1 + A_3F)·C_CB+ 1/2·C_EB(11)

으로 표시될 수 있다.

여기서, C_CB는 각 트랜지스터(Q₁, Q₂)의 콜렉터와 베이스 사이의 용량이고, C_EB는 각 트랜지스터(Q₁, Q₂)의 에미터와 베이스 사이의 용량이나, 또한 A_3F= 0.5 이고, C_CB= C_EB= 10 pF 이라면 식 (11)은 다음과 같이 표시된다.

C_in2≒ 7.5 + 5 = 12.5pF (12)

한편, 출력신호(V_out,)에서의 노이즈 레벨(V_NO2)은

으로 표시될 수 있다.

여기에서, V_N3는 입력단에서의 노이즈 레벨이고, V_N4는 출력단(2')의 노이즈 레벨이고 A₄는 각 에미터 팔로워(Q₅, Q₆)의 증폭률이다.

제2도의 차동증폭기의 전체 증폭율(A_TOT2)은

A_TOT2= A_3F1·A₄(14)

로 표시되므로, 식 (13)은

으로 대치된다. A_TOT2= A_TOT1= 30이면

A₄= A_TOT2/ A_3F= 60 (16)

이고, 또한 V_N1= V_N2= 1.0nV_rms이면,

이고, 식 (3) 및 식 (12)로 부터

C_in2/ C_in1= 0.83 (18)

이므로, 제2도의 차동증폭기의 차동 입력 용량은 제1도의 차동증폭기의 차동 입력 용량 보다 작다. 즉, 제1도의 차동증폭기에 있어서, 차동 입력 용량(C_in1)은 콜렉터에서 트랜지스터(Q₁, Q₂)의 증폭률(A₀)에 의존한다(식 (1)). 이와 반대로, 제2도의 차동증폭기에 있어서, 차동 입력 용량(C_in2)은 귀환이 일어나는 콜렉터에서 트랜지스터(Q₁, Q₂)의 차동 증폭률(A_3F)에 의존한다(식 (11)). A₀= 1 이고 A_3F1 (A_3F=0.5)이므로, 차동 입력 용량은 제1도의 차동증폭기에서 보다 제2도의 차동증폭기에서 작다.

바꿔말하면, 식 (7)과 식 (17)로 부터,

V_NO2/ V_NO1= 2.23 (19)

이므로, 제2도의 차동증폭기의 출력신호의 노이즈 레벨은 제1도의 차동증폭기의 출력신호의 노이즈 레벨 보다 작다. 즉, 제1도의 차동증폭기에 있어서, 노이즈 레벨(V_NO1)은 출력단(2)의 증폭률(A₂)에 의존한다(식 (6)). 이와 반대로, 제2도의 차동증폭기에 있어서는, 노이즈 레벨(V_NO2)은 증폭률(A₄)에 의존한다(식 (15)). A_TOT1= A_TOT2의 상태를 유지하기 위해서, 증폭률(A₄)은 더 커져야 한다. 예컨대 A₄= 60. 따라서, A₂= 1 이고 A₄1 (A₄=60)이면, 제2도의 차동증폭기에서의 노이즈 레벨은 제1도의 차동증폭기에서 보다 크다.

따라서, 종래의 기술에서는 소량의 차동 입력 용량 및 작은 출력 노이즈는 서로 조화를 이룬다.

본 발명의 실시예를 설명하는 제3도에 있어서, 참조 부호(1)는 입력신호(V_in,)를 받아서 증폭하는 입력단을 나타내고, 참조부호(2)는 출력신호(V_out,)를 발생하는 출력단을 나타내며, 참조부호(3)는 출력신호(V_out,)를 감쇠시켜 그것을 반대의 위상으로 입력단(1)에 전달하는 감쇠회로(또는 귀환 회로)를 나타낸다.

입력단(1)은 차동단, 즉 저전원 공급 단자(V_EE)에 연결된 전류원(I₁)과, 전류원(I₁)에 공통으로 연결된 에미터를 가지 두개의 NPN 형 바이폴라 트랜지스터(Q₁, Q₂)로 형성된 전류 스위치를 포함한다. 트랜지스터(Q₁, Q₂)의 베이스는 각각 입력신호(V_in,)를 받는다. 트랜지스터(Q₁, Q₂)의 콜렉터는 NPN 형 바이폴라 트랜지스터(Q₃, Q₄) 및 저항(R₁, R₂)을 거쳐 고전원 공급 단자(V_CC)에 연결된다. 이 경우에 있어서, 트랜지스터(Q₃, Q₄)는 감쇠회로(3)에 의해 제어된다. 트랜지스터(Q₃) 및 저항(R₁)은 부하 증폭기를 형성하고, 이 증폭률(A₇)은 저항(R₁)의 값에 의해 결정된다. 이와 유사하게 트랜지스터(A₄) 및 저항(R₂)도 부하 증폭기를 형성하고, 이 증폭률(A₇)은 저항(R₂)의 값에 의해 결정된다.

출력단(2)은 출력 신호(V_out,)를 발생하는 에미터 팔로워(Q₅, Q₆)를 포함한다. 에미터 팔로워(Q₅, Q₆)는 입력단(1)의 트랜지스터(Q₃, Q₄)의 콜렉터에서의 전압에 의해 제어된다.

출력단(2)의 출력신호(V_out,)는 감쇠회로(3)를 거쳐 트랜지스터(Q₄, Q₅)의 게이트로 귀환된다.

제3도의 차동증폭기에 있어서, 귀환이 일어나는 콜렉터에서 트랜지스터(Q₁, Q₂)의 차동 증폭률(A_5F)은

A_5F= A₅/ (A₆-1) (20)

으로 표시되고,

여기에서 A₅는 귀환이 일어나지 않는 콜렉터에서 트랜지스터(Q₁, Q₂)의 차동증폭기률(A₅≒ 1), A₆는 감쇠회로(3)의 차동 귀환 증폭률이다.

차동 귀환 증폭률(A₆)은

A₆= A_T0T3·1/n (21)

여기에서, A_T0T3는 제3도의 차동증폭기의 전체 차동 증폭률이고, 1/n은 감쇠회로(3)의 감쇠률이며,

A₇은 트랜지스터(Q₃, Q₄)의 차동 증폭률이고,

A₈은 트랜지스터(Q₅, Q₆)의 차동 증폭률이다. 또한, 차동 증폭률(A₅)은 동작 저항 r_eQ2= (kT/q) / I_EQ2에 대한 트랜지스터(Q₁)의 동작 저항 r_eQ1= (kT/q) / I_EQ1의 비에 의해 결정되고, 여기에서 k는 볼쯔만 상수이고, T는 절대 온도, q는 전자의 전하량이다. 이 경우에, I_EQ1= I_EQ2이며 그 결과 A₅= 1 이다.

따라서, 식 (20)은

A_5F= 1 (A₆-1) (22)

로 대체되며,

또한, 차동 입력 용량 C_in3은

C_in3≒ 1/2·(1 + A_5F)·C_CB+ 1/2·C_EB(23)

로 표시될 수 있다.

여기에서, C_CB는 각 트랜지스터(Q₁, Q₂)의 콜렉터와 베이스 사이의 용량이며,

C_EB는 각 트랜지스터(Q₁, Q₂) 의 에미터와 베이스 사이의 용량이다.

따라서, A_5F= 0.5 이고, C_CB= C_EB= 10pF 일 경우에, 식 (23)은

C_in3≒ 7.5 + 5 + 12.5pF (24)

으로 대체된다.

한편, 출력신호 (V_out, )에서의 노이즈 레벨(V_NO3)은

으로 표시되고,

여기에서 V_N5는 입력단(1)의 노이즈 레벨이고, V_N6는 출력단(2)의 노이즈 레벨이다.

제3도의 차동증폭기 전체 증폭률(A_TOT3)은

A_TOT3= A_5F1·A₇·A₈(26)

로 표시된다. 따라서, A₈= 1 이므로, 식 (25)은

으로 대체된다. A_TOT3= A_TOT2= A_TOT1= 30이고

V_N5= V_N6= 1.0 nV_rms이면

이다.

따라서, 제3도의 도시된 실시예에 있어서, 차동 입력 용량은 제2도의 차동증폭기의 차동 입력 용량 만큼작고, 노이즈 레벨도 제1도의 차동증폭기에서의 노이즈 레벨 만큼 작다.

제3도의 감쇠 회로(3)의 예는 제4도, 제5도, 제6도, 제7도 및 제8도를 참조하여 후술한다.

제3도의 감쇠회로(3)의 제1실시예가 제4도에 도시되어 있다. 즉, 감쇠회로(3)는 출력단(2)의 에미터 팔로워(Q₅)에 연결된 저항(R₃)과 저항(R₃)에 연결된 다이오드(D₁)를 포함하고, 또한 출력단(2)의 에미터 팔로워(Q₆)에 연결된 저항(R₄)과 저항(R₄)에 연결된 다이오드(D₂)를 포함한다. 또한, 감쇠 회로(3)는 공통으로 다이오드(D₁, D₂)에 연결된 전류원(I₂)을 포함한다. 저항(R₃)과 다이오드(D₁)의 애노드 사이의 노드에서의 전압은 입력단(1)의 트랜지스터(Q₄)의 베이스로 귀환된다. 이와 유사하게, 저항(R₄)과 다이오드(D₂)의 애노드 사이의 노드에서의 전압은 입력단(1)의 트랜지스터(Q₃)의 베이스로 귀환된다.

트랜지스터(Q₄)의 베이스로의 감쇠회로(3) 귀환 증폭률(A₆₁)은

A₆₁= r_D1/ (R₃+ r_D1)·A_TOT3/2 (29)

로 표시되고,

여기에서, r_D1은 다이오드(D₁)의 동작 저항이다. 이와 유사하게, 트랜지스터(Q₃)의 베이스로의 감쇠회로(3)의 귀환 증폭률(A₆₂)은

A₆₂= r_D2/ (R₃+ r_D2)·A_TOT3/2 (30)

로 표시되고,

여기에서, r_D2는 다이오드(D₂)의 동작 저항이다. 저항(R₁)의 레지스턴스와 저항(R₂)의 레지스턴스가 같고 다이오드(D₁)의 접합 영역이 다이오드(D₂)의 접합 영역과 동일하다면,

A₆₁= A₆₂= A₆/2 (31)

이고, A_TOT3= 30 이고, A_5F= 0.5 이면, 식 (22) 및 (26) 으로 부터,

A₆= 3.0 (32)

A₇= 70 (A₈= 1) (33)

이며, 또한, 전류원(I₂)의 전류가 1 mA이면,

r_D1= r_D2= 26mV/(1mA/2) = 52.0Ω (34)

이다. 따라서 식 (29), 식 (31) ∼ 식 (34) 으로 부터

1.5 = {52/(R₃+ 52)}·30/2

∴ R₃= 468 Ω

이며, 또한, 식 (30) ∼ 식 (34) 으로 부터,

1.5 = {52/(R₄+ 52)}·30/2

∴ R4 = 468 Ω

제3도의 감쇠회로(3)의 제2실시예가 제5도에 도시되어 있다. 제5도에 있어서, 제4도의 다이오드(D₁, D₂) 대신에 각각 저항(R₅, R₆)이 제공된다. 이 경우에 저항(R₅, R₆)의 값이 다이오드(D₁, D₂)의 동작저항과 같다면, 즉 R₅= R₆= 52.0Ω이면, 제5도의 감쇠회로(3)는 제4도의 감쇠회로(3)와 동일한 방식으로 동작한다.

제3도의 감쇠회로(3)의 제3예가 제6도에 도시되어 있다. 제6도에 있어서, 제4도의 전류원(I₂) 대신 다이오드(D₃···D_m)가 제공된다. 이 경우에 제6도의 감쇠회로(3)는 제4도의 감쇠회로와 동일한 방식으로 작동할 수 있다.

제3도의 감쇠회로(3)의 제4예가 제7도에 도시되어 있다. 제7도에 있어서, 제5도의 전류원(I₂) 대신 다이오드(D₃···D_m)가 제공된다. 이 경우 제7도의 감쇠회로(3)는 제5도의 감쇠회로(3)와 동일한 방식으로 작동할 수 있다.

제3도의 감쇠회로(3)dml 제5예가 제8도에 도시되어 있다. 즉, 감쇠회로(3)는 에미터 팔로워(Q₅)와 저전원 공급 단자(V_EE) 사이의 전류원(I₂)과, 에미터 팔로워(Q₆)와 저전원 공급 단자(V_EE) 사이의 전류원(I₃)을 포함한다. 또한, 감쇠회로(3)는 에미터 팔로워(Q₅)의 에미터와 에미터 팔로워(Q₆)의 에미터 사이에 직렬 연결된 세 개의 저항(R₇, R_8,R₉)을 포함한다. 저항(R₇)과 저항(R₈) 사이의 노드에서의 전압은 입력단(1)의 트랜지스터(Q₄)의 베이스로 귀환 된다. 이와 유사하게, 저항(R₈)과 저항(R₉) 사이의 노드에서의 전압은 입력단(1)의 트랜지스터(Q₃)의 베이스로 귀환된다.

트랜지스터 (Q₄)의 베이스로의 감쇠회로(3)의 귀환 증폭률(A₆₁')은

A₆₁'= {R₇/ (R₇+ R₈+ R₉)]·A_TOT3(35)

로 표시되고, 이와 유사하게, 트랜지스터(Q₃)의 베이스로의 감쇠회로(3)의 귀환 증폭률(A₆₂')은

A₆₂'= {R₉/ (R₇+ R₈+ R₉)}·A_TOT3(36)

으로 표시되며, 저항 (R₇)의 값이 저항 (R₉)과 같으면, 예컨대, R₇= R₉= 200Ω 이면,

A₆₁′= A₆₂′= A₆/2 (37)

이며, A_TOT3= 30 이고, A₆= 3.0 이면, 식 (35) (또는 식 (36))과 식 (37)으로 부터,

1.5 = {200 / (200 + R₈+ 200)}·30

∴ R₈= 3.6 ㏀

이다.

상술한 바와 같이, 본 발명에 따르면, 차동 입력 용량이 감소될 수 있고, 이와 동시에, 전체 차동 증폭률이 감소되지 않고 출력 신호의 노이즈 레벨이 감소될 수 있다.

Claims

제1 및 제2전원 공급 단자(V_CC, V_EE)와, 상기 제1 및 제2전원 공급 단자사이에 연결되어, 제1 및 제2입력신호를 받고, 상기 제1 및 제2입력신호에 응답하여 제1 및 제2증간신호를 출력하는 입력단(1″)과, 상기 제1전원 공급 단자와 상기 입력단에 연결되어, 상기 제1 및 제2중간신호를 받고, 상기 제1 및 제2중간신호에 응답하여 제1 및 제2출력신호를 출력하는 출력단(2″)과, 상기 출력단과 상기 제2전원 공급 단자사이에서 상기 입력단에 연결되어, 상기 제1 및 제2출력신호에 대한 응답으로 제1 및 제2감쇠신호를 발생하도록 상기 제1 및 제2출력신호를 감쇠시키고, 상기 제1 및 제2감쇠신호를 상기 입력단으로 전달하는 감쇠회로(3)를 구비하고, 상기 입력단은 상기 제2전원공급 단자에 연결된 제1전류원(I₁)과, 각각 상기 제1 및 제2입력신호를 받는 게이트와, 상기 제1전류원에 연결된 에미터를 가지는 제1 및 제2 트랜지스터(Q₁, Q₂)와, 상기 제1트랜지스터의 콜렉터에 연결된 에미터와 상기 제2감쇠신호를 받는 게이트를 가지는 제3트랜지스터(Q₃)와, 상기 제2트랜지스터의 콜렉터에 연결된 에미터와 상기 제2감쇠신호를 받는 게이트를 가지는 제4트랜지스터(Q₄)와, 상기 제1전원 공급 단자와 상기 제3트랜지스터의 콜렉터사이에 연결된 제1저항(R₁)과, 상기 제1전원 공급 단자와 상기 제4트랜지스터의 콜렉터사이에 연결된 제2저항(R₂)을 포함하고, 상기 출력단은 상기 제1중간신호를 받아서 상기 제1출력신호를 발생하는 제1에미터 팔로워(Q₅)와, 상기 제2중간신호를 받아서 상기 제2출력신호를 발생하는 제2에미터 팔로워(Q₆)를 포함하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 감쇠회로는 상기 제1에미터 팔로워의 출력부에 연결된 제3저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제4저항(R₄)과, 상기 제2전원 공급단자에 연결된 제2전류원(I₂)과, 상기 제3저항과 상기 제2전류원사이에 연결된 제1다이오드(D₁)와, 상기 제4저항과 상기 제2전류원사이에 연결된 제2다이오드(D₂)와, 상기 제3저항과 상기 제1다이오드 사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제2다이오드 사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 감쇠회로는 상기 제1에미터 팔로워의 출력부에 연결된 제3저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제4저항(R₄)과, 상기 제2전원 공급 단자에 연결된 제2전류원(I₂)과, 상기 제3저항과 상기 제2전류원사이에 연결된 제5저항 (R₅)과, 제4저항과 상기 제2전류원사이에 연결된 제6저항 (R₆)과, 상기 제3저항과 상기 제5저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제6저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 감쇠회로는 상기 제1에미터 팔로워의 출력부에 연결된 제3저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제4저항(R₄)과, 상기 제2전원 공급 단자에 연결된 다이오드 수단(D₃∼D_m)과, 상기 제3저항과 상기 다이오드 수단사이에 연결된 제1다이오드(D₁)와, 상기 제4저항과 상기 다이오드 수단사이에 연결된 제2다이오드(D₂)와,상기 제3저항과 상기 제1다이오드사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제2다이오드사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 감쇠회로는 상기 제1에미터 팔로워의 출력부에 연결된 제3저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제4저항(R₄)과, 상기 제2전원 공급 단자에 연결된 다이오드 수단(D₃∼D_m)과, 상기 제3저항과 상기 다이오드 수단사이에 연결된 제5저항(R₅)과, 상기 제4저항과 상기 다이오드 수단사이에 연결된 제6저항(R₆)와, 상기 제3저항과 상기 제5저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제6저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 감쇠회로는 상기 제1에미터 팔로워의 출력부와 상기 제2전원 공급 단자 사이에 연결된 제2전류원(I₂)과, 상기 제2에미터 팔로워의 출력부와 상기 제2전원 공급 단자사이에 연결된 제3전류원(I₃)과, 상기 제1에미터 팔로워의 출력부와, 상기 제2에미터 팔로워의 출력부사이에 연결된 제3저항, 제4저항 및 제5저항(R₇, R₈, R₉)과, 상기 제3저항과 상기 제4저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제5저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제1 및 제2전원 공급단자(V_CC, V_EE)와, 상기 제2전원 공급 단자에 연결된 제1전류원(I₁)과, 상기 제1전류원에 공통으로 연결되어 각각 제1 및 제2입력신호에 의해 제어되는 제1 및 제2트랜지스터(Q₁, Q₂)를 가지는 전류 스위치와, 상기 제1전원 공급 단자와 상기 제1트랜지스터상에 연결되고, 1보다 큰 증폭률을 가지는 제1부하 증폭기(Q₃, R₁)와, 상기 제1전원 공급 단자와 상기 제2트랜지스터상에 연결되고, 1보다 큰 증폭률을 가지는 제2부하 증폭기(Q₄, R₂)와, 상기 제1전원 공급 단자와 상기 제1부하 증폭기에 연결되고, 1에 근접한 증폭률을 가지며 제1출력신호를 발생하는 제1에미터 팔로워(Q₅)와, 상기 제1전원 공급 단자와 상기 제2부하 증폭기에 연결되고, 1에 근접한 증폭률을 가지며 제2출력신호를 발생하는 제2에미터 팔로워(Q₆)와, 상기 제1 및 제2에미터 팔로워와 상기 제2전원 공급 단자에 연결되어, 각각 상기 제1 및 제2부하 증폭기로 전달되는 제1 및 제2감쇠신호를 발생하도록 상기 제1 및 제2출력신호를 감쇠시키는 귀환(feedback)회로(3)를 구비하고, 이에따라 상기 제1 및 제2트랜지스터의 증폭률을 1 미만으로 감소시키는 것을 특징으로 하는 차동증폭기.
제7항에 있어서, 상기 귀환 회로는 상기 제1에미터 팔로워의 출력부에 연결된 제1저항(R₁)과, 상기 제2에미터 팔로워의 출력부에 연결된 제2저항(R₂)과, 상기 제2전원 공급 단자에 연결된 제2전류원(I₂)과, 상기 제1저항과 상기 제2전류원사이에 연결된 제1다이오드(D₁)와, 상기 제2저항과 상기 제2전류원사이에 연결된 제2다이오드(D₂)와, 상기 제1저항과 상기 제1다이오드 사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제2저항과 상기 제2다이오드 사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제7항에 있어서, 상기 귀환 회로는 상기 제1에미터 팔로워의 출력부에 연결된 제3저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제4저항(R₄)과, 상기 제2전원 공급 단자에 연결된 다이오드수단(D₃∼D_m)과, 상기 제3저항과 상기 다이오드 수단사이에 연결된 제1다이오드(D₁)와, 상기 제4저항과 상기 다이오드 수단사이에 연결된 제2다이오드(D₂)와, 상기 제3저항과 상기 제1다이오드 사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제4저항과 상기 제2다이오드 사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제7항에 있어서, 상기 귀환 회로는 상기 제1에미터 팔로워의 출력부에 연결된 제1저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제2저항(R₄)과, 상기 제2전원 공급 단자에 연결된 제2전류원(I₂)과, 상기 제1저항과 상기 제2전류원사이에 연결된 제3저항(R₅)과, 상기 제2저항과 상기 제2전류원사이에 연결된 제4저항(R₆)과, 상기 제1저항과 상기 제3저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제2저항과 상기 제4저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제7항에 있어서, 상기 귀환 회로는 상기 제1에미터 팔로워의 출력부에 연결된 제1저항(R₃)과, 상기 제2에미터 팔로워의 출력부에 연결된 제2저항(R₄)과, 상기 제2전원 공급 단자에 연결된 다이오드 수단(D₃∼D_m)과, 상기 제1저항과 상기 다이오드 수단사이에 연결된 제3저항(R₅)과, 상기 제2저항과 상기 다이오드 수단사이에 연결된 제4저항(R₆)과, 상기 제1저항과 상기 제3저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제2저항과 상기 제4저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.
제7항에 있어서, 상기 귀환 회로는 상기 제1에미터 팔로워의 출력부와 상기 제2전원 공급 단자사이에 연결된 제2전류원(I₂)과, 상기 제2에미터 팔로워의 출력부와 제2전원 공급 단자사이에 연결된 제3전류원(I₃)과, 상기 제1에미터 팔로워의 출력부와 상기 제2에미터 팔로워의 출력부사이에 연결된 제1저항, 제2저항 및 제3저항(R₇, R₈, R₉)과, 상기 제1저항과 상기 제2저항사이에서 상기 제1감쇠신호를 발생하는 제1노드와, 상기 제2저항과 상기 제2저항사이에서 상기 제2감쇠신호를 발생하는 제2노드를 구비하는 것을 특징으로 하는 차동증폭기.