KR0152344B1

KR0152344B1 - Pwm signal generating circuit

Info

Publication number: KR0152344B1
Application number: KR1019950010184A
Authority: KR
Inventors: 표정철
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-04-27
Filing date: 1995-04-27
Publication date: 1998-10-15
Also published as: KR960038546A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

마이컴의 인터페이스회로MICOM's interface circuit

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

마이컴의 시스템클럭의 주기에 상관없이 마이컴에서 처리된 데이타를 정밀한 데이타로 변환하여 주변회로로 전달하는 펄스폭변조신호 발생 회로를 제공함에 있다.The present invention provides a pulse width modulated signal generation circuit that converts data processed by a microcomputer into precise data regardless of the period of a system clock of the microcomputer and transmits the data to a peripheral circuit.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

제1레지스터와 제2레지스터로 구성되며, 마이컴의에서 처리된 데이타중, 소정의 상위비트 데이타는 상기 제1레지스터에 저장하고, 상기 상위 비트데이타를 제외한 나머지 하위비트데이타 상기 제2레지스터에 저장하는 레지스터수단과; 마이컴의 시스템클럭에 동기되어 카운팅동작을 하여 카운팅 데이타를 발생하며, 카운팅동작이 완료됐을때 세트신호를 발생하는 카운터와; 상기 상위비트데이타와 카운팅 데이타를 비교하여 일치하는 경우에 일치신호를 발생하는 비교수단과; 상기 하위비트 데이타를 아날로그 데이타로 변환하는 디지탈/아날로그변환수단과; 상기 시스템클럭에 동기되어 삼각파를 발생하는 삼각파발생수단과; 상기 삼각파와 아날로그신호의 레벨을 비교하여 리세트신호를 발생하는 전압비교수단과; 상기 세트신호와 일치신호와 리세트신호를 인가받아 펄스폭변조 제어신호를 발생하는 펄스폭변조신호 제어수단으로 구성한다.Comprising a first register and a second register, among the data processed by the microcomputer, predetermined upper bit data is stored in the first register, and the remaining lower bit data except the upper bit data are stored in the second register. Register means; A counter for generating counting data in synchronization with the system clock of the microcomputer and generating a set signal when the counting operation is completed; Comparison means for comparing the higher bit data with the counting data and generating a match signal when they match; Digital / analog conversion means for converting the lower bit data into analog data; Triangular wave generating means for generating triangular waves in synchronization with the system clock; Voltage comparing means for comparing a level of said triangular wave with an analog signal to generate a reset signal; And pulse width modulation signal control means for receiving the set signal, the coincidence signal, and the reset signal to generate a pulse width modulation control signal.

4. 발명의 중요한 용도4. Important uses of the invention

마이컴의 인터페이스회로에 사용된다.Used for microcomputer interface circuit.

Description

Pulse width modulated signal generator

제1도는 종래의 펄스폭변조신호 발생회로의 구성도.1 is a block diagram of a conventional pulse width modulated signal generating circuit.

제2A-2F도는 종래 회로에 따른 동작 파형도.2A-2F are operational waveform diagrams according to a conventional circuit.

제3도는 본 발명에 따른 펄스폭변조신호 발생회로의 구성도.3 is a configuration diagram of a pulse width modulated signal generating circuit according to the present invention.

제4A-4H도는 본 발명에 따른 동작 파형도.4A-4H are operational waveform diagrams according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

120 : 레지스터부 140 : 제1레지스터120: register section 140: first register

160 : 제2레지스터 180 : 디지탈/아날로그 변환부160: second register 180: digital / analog converter

200 : 삼각파 발생부 220 : 전압 비교부200: triangle wave generator 220: voltage comparison unit

240 : 펄스폭변조신호 제어기 260 : 12비트 카운터240: pulse width modulated signal controller 260: 12-bit counter

280 : 12비트 비교부 300 : 리세트신호 발생부280: 12-bit comparison unit 300: reset signal generator

본 발명은 마이컴의 인터페이스회로에 관한 것으로, 특히 마이컴 내부에서 처리되는 많은 데이타를 제한된 시간동안 정밀한 데이타로 변환하여 주변회로에 제공하는 인터페이스를 위한 펄스폭변조신호 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface circuit of a microcomputer, and more particularly to a pulse width modulated signal generating circuit for an interface for converting a large amount of data processed inside a microcomputer into precise data for a limited time and providing the peripheral circuit.

모터를 구동하거나 기타 여러가지 제어용도로 쓰이는 마이컴에서 처리된 데이타를 마이컴의 주변회로로 전달하는데는 인터페이스회로가 이용된다. 인터페이스회로로서는 주로 디지탈/아날로그 변환기(이하 D/A라 한다.)와 펄스폭변조신호 제어기가 이용되고 있다.The interface circuit is used to transfer the processed data from the microcomputer, which is used for driving a motor or other various control purposes, to the microcomputer peripheral circuit. As the interface circuit, a digital / analog converter (hereinafter referred to as D / A) and a pulse width modulated signal controller are mainly used.

상기 D/A는 마이컴의 시스템주기에 상관없이 마이컴에서 처리된 데이타를 손실없이 주변회로로 전달한다. 그러나 잡음이 유입되는 경우 신호/잡음비(이하 S/N비라 한다.)가 열화되어 상기 데이타를 주변회로로 정상적으로 전달하지 못하는 문제점을 발생하게 된다. 또한 마이컴에서 처리되는 데이타가 많아짐에 대응하여 D/A의 크기도 증가 되어져야 한다. 그런데 상기 D/A는 가격이 비싸다는 단점을 가지고 있다. 그래서 통상적으로 인터페이스회로를 구성하는데 있어서 펄스폭변조신호 제어기를 채택하고 있다.The D / A transfers the data processed by the microcomputer to the peripheral circuit without loss regardless of the microcomputer system cycle. However, when noise is introduced, the signal / noise ratio (hereinafter referred to as S / N ratio) is degraded, which causes a problem in that the data cannot be normally transmitted to the peripheral circuit. In addition, the size of D / A should be increased in response to the increase of data processed in microcomputer. However, the D / A has a disadvantage that the price is expensive. Therefore, in general, a pulse width modulated signal controller is adopted in configuring an interface circuit.

상기 펄스폭변조신호 제어기를 채택한 펄스폭변조신호 발생회로는 첨부한 도면의 제1도에 도시한 바와 같이, 마이컴의 내부에서 처리된 12비트 데이타는 내부버스(10)를 거쳐 제2A도에 나타낸 시스템클럭(CLK)의 하강에지에 동기되어 12비트 레지스터(20)에 저장된다.In the pulse width modulated signal generating circuit employing the pulse width modulated signal controller, as shown in FIG. 1 of the accompanying drawings, the 12-bit data processed inside the microcomputer is shown in FIG. 2A via the internal bus 10. It is stored in the 12-bit register 20 in synchronization with the falling edge of the system clock CLK.

그리고 12비트카운터(40)는 상기 시스템클럭(CLK)의 하강에지에 동기되어 제 2B도에 나타낸 것과 같이 0∼4095까지 카운팅동작을 완료한 후 다시 0의 상태로 될 때 제2B도에 나타낸 것고 같은 세트신호(S)를 발생한다. 또한 상기 카운팅 동작에 의해 상기 12비트카운터(40)는 12비트 카운팅데이타를 발생한다.12 bit counter 40 is synchronized with the falling edge of the system clock CLK and is shown in FIG. 2B when the counting operation is completed again from 0 to 4095 as shown in FIG. 2B. The same set signal S is generated. In addition, the 12-bit counter 40 generates 12-bit counting data by the counting operation.

12비트 비교기(30)는 상기 12비트 카운팅데이타와 12비트 데이타를 입력하여 상기 시스템클럭(CLK)의 하강에지마다 비교한후, 일치하면 제2D도에 나타낸 것과 같은 리세트신호(R)를 발생한다.The 12-bit comparator 30 inputs the 12-bit counting data and 12-bit data, compares each falling edge of the system clock CLK, and if it matches, generates a reset signal R as shown in FIG. 2D. do.

그리고 펄스폭변조신호 제어기(60)는 제2F도에 나타낸 것과 같이 상기 세트신호(S)에 세트된 펄스폭 변조신호(PWM)를 발생하며, 상기 리세트신호(R)에 상기 펄스폭변조신호(PWM)을 리세트 시킨다.The pulse width modulated signal controller 60 generates a pulse width modulated signal PWM set in the set signal S as shown in FIG. 2F, and the pulse width modulated signal in response to the reset signal R. FIG. Reset (PWM).

전술한 바와 같이, 상기 펄스폭변조신호 제어기(60)는 S/N비의 열화없이 마이컴에서 처리된 데이타를 주변회로로 전달하는 장점을 가지고 있다. 마이컴에서 처리되는 데이타가 증가하는 경우, 제한된 마이컴의 시스템 클럭주기때문에 상기 펄스폭변조신호 제어기의 펄스폭 변조신호주기도 제한받아 주변회로에 빠른 시간내에 마이컴에서 처리되는 데이타를 정밀한 데이타로 변환하여 전달하지 못하는 문제점이 있었다.상기 마이컴의 시스템 클럭주기와 펄스폭 변조신호주기의 관계는 다음과 같다.As described above, the pulse width modulated signal controller 60 has an advantage of transferring the data processed in the microcomputer to the peripheral circuit without deterioration of the S / N ratio. When the data processed by the microcomputer increases, the pulse width modulation signal period of the pulse width modulation signal controller is also limited due to the limited system clock cycle of the microcomputer, so that the data processed by the microcomputer is not converted into a precise data in a short time to the peripheral circuit. The relation between the system clock cycle and the pulse width modulation signal cycle of the microcomputer is as follows.

펄스폭 변조신호의 주기 = 시스템 클럭주기 ×2^{마이컴에 처리된 데이타의 비트수} Period of pulse width modulated signal = system clock period x2 ^{Number of bits of data processed by the microcomputer}

그리고 통상적으로 마이컴의 시스템 클럭주기는 일정한 값으로 정해져 있다.In general, the system clock cycle of the microcomputer is set to a constant value.

따라서 본 발명의 목적은 전술한 D/A와 펄스폭변조신호 제어기의 장점을 이용하여 제한된 마이컴 시스템 클럭주기에 상관없이 마이컴에서 처리되는 데이타를 정밀한 데이타로 변환하여 주변회로로 제공하고자 하는 펄스폭변조신호 발생회로를 제공함에 있다.Therefore, an object of the present invention is to use the advantages of the above-described D / A and pulse width modulation signal controller to convert the data processed in the microcomputer to precise data regardless of the limited microcomputer system clock period to provide to the peripheral circuit pulse width modulation It is to provide a signal generating circuit.

상기한 목적을 달성하기 위한 펄스폭 변조신호 발생회로가, 마이컴에서 처리된 데이타중 수정 상위비트 데이타를 저장하는 제1레지스터와 상기 상위비트 데이타를 제외한 나머지 하위비트 데이타를 저장하는 제2레지스터로 구성되는 레지스터부와, 마이컴의 시스템클럭의 하강 에지마다 카운팅동작을 하여 카운팅 데이타를 발생하며 카운팅동작이 완료됐을때 세트신호를 발생하는 카운터와, 상기 상위비트 데이타와 카운팅 데이타를 비교하여 일치할 경우에 일치신호를 발생하는 비교기와, 상기 하위비트 데이타를 입력하여 리세트 신호를 발생하는 리세트신호 발생부와, 상기 세트신호와 일치신호와 리세트신호를 입력하여 펄스폭 변조신호를 발생하는 펄스폭변조신호 제어기로 구성됨을 특징으로 한다.A pulse width modulation signal generation circuit for achieving the above object comprises a first register for storing modified upper bit data among the data processed by the microcomputer and a second register for storing the remaining lower bit data except the upper bit data. When the counting operation is performed at each falling edge of the system clock of the microcomputer and counting data is generated, and a counter that generates a set signal when the counting operation is completed, the upper bit data and the counting data are compared and matched. A comparator for generating a coincidence signal, a reset signal generator for inputting the lower bit data to generate a reset signal, and a pulse width for generating a pulse width modulation signal by inputting the coincidence signal and the reset signal to the set signal; Characterized in that the modulation signal controller.

이하 본 발명의 바람직한 동작의 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 마이컴 인터페이스를 위한 펄스폭변조신호 발생회로의 구성도이다.3 is a configuration diagram of a pulse width modulated signal generating circuit for a microcomputer interface according to the present invention.

마이컴 내부에서 처리된 16비트 데이타는 내부버스(100)을 통하여 16비트 레지스터부(120)로 입력된다.The 16-bit data processed inside the microcomputer is input to the 16-bit register unit 120 through the internal bus 100.

상기 16비트 데이타중 상위12비트데이타(비트15 - 비트4)는 제1레지스터(140)에 저장되며, 하위4비트데이타(비트3 - 비트0)는 제2레지스터(160)에 저장된다.The upper 12 bit data (bit 15-bit 4) of the 16 bit data is stored in the first register 140, and the lower 4 bit data (bit 3-bit 0) is stored in the second register 160.

그리고 12비트카운터(260)는 제4A도에 나타낸 것과 같은 마이컴의 시스템클럭(CLK)의 하강에지마다 제4B도에 나타낸 것과 같이 0∼4095가지 카운팅동작을 한다. 이때 상기 12비트 카운터(260)는 상기 카운팅동작에 의해 12비트 카운팅데이타를 발생하고 상기 카운팅동작이 완료됐을때 제4D도에 나타낸 것과 같은 세트신호(S)를 발생한다.The 12-bit counter 260 performs 0 to 4095 counting operations as shown in FIG. 4B for each falling edge of the system clock CLK of the microcomputer as shown in FIG. 4A. At this time, the 12-bit counter 260 generates 12-bit counting data by the counting operation, and generates the set signal S as shown in FIG. 4D when the counting operation is completed.

그리고 12비트 비교기(280)는 상기 12비트 카운팅데이타와 상위12비트데이타를 비교한다. 이때 상기 12비트 비교기(280)는 상기 12비트 카운팅데이타와 상위 12비트데이타가 일치하게 되면 제4E도에 나타낸 것과 같은 일치신호(C)를 발생한다.The 12-bit comparator 280 compares the 12-bit counting data with the upper 12-bit data. At this time, the 12-bit comparator 280 generates a matching signal C as shown in FIG. 4E when the 12-bit counting data and the upper 12-bit data match.

그리고 상기 하위4비트데이타는 디지탈/아날로그 변환부(180)에서 아날로그 데이타로 변환된다.The lower 4 bit data is converted into analog data by the digital / analog converter 180.

그리고 상기 시스템클럭(CLK)의 하강에지에 동기되어 삼각파발생부(200)는 삼각파를 발생한다.The triangular wave generator 200 generates a triangular wave in synchronization with the falling edge of the system clock CLK.

그리고 전압비교부(220)는 상기 아날로그 데이타를 반전단자에 입력하고 상기 삼각파를 비반전단자에 입력한다, 상기 전압비교부(220)는 제4F도에 제시한 것과 같이 상기 삼각파의 레벨과 아날로그데이타의 레벨을 비교하여 제4G도에 제시한 것과 같은 리세트신호(R)를 발생한다.The voltage comparator 220 inputs the analog data to the inverting terminal and the triangular wave to the non-inverting terminal. The voltage comparator 220 inputs the level of the triangular wave and the level of analog data as shown in FIG. 4F. Are compared to generate the reset signal R as shown in FIG. 4G.

그래서 펄스폭변조신호 제어기(240)는 제4H도에 나타낸 것과 같이 상기 세트신호(S)에 세트된 펄스폭 변조신호(PWM)를 발생하고, 상기 일치신호(C)가 발생되는 시점(T)에 해당하는 상기 리세트신호(R)의 (K) 시점이후로 최초의 상승에지(B)에 의해 리세트된 펄스폭 변조신호(PWM)를 발생한다.Thus, the pulse width modulated signal controller 240 generates the pulse width modulated signal PWM set in the set signal S as shown in FIG. 4H, and the time point T at which the coincidence signal C is generated. The pulse width modulated signal PWM which is reset by the first rising edge B after the (K) time point of the reset signal R corresponding to is generated.

전술한 바와 같이 상기 16비트 데이타를 제한된 마이컴의 시스템 클럭 주기에 상관없이 주변회로에 전달하게 된다. 그리고 만약, 더 많은 데이타를 주변회로에 전달하고자 할때 제2레지스터의 저장능력을 증가하면 된다. 즉 상기 제2레지스터의 저장능력의 증가에 따른 D/A의 갯수를 증가하면 된다.As described above, the 16-bit data is transferred to the peripheral circuit regardless of the limited system clock cycle of the microcomputer. And if you want to transfer more data to the peripheral circuit, you can increase the storage capacity of the second register. That is, the number of D / As may increase as the storage capacity of the second register increases.

상술한 바와 같이 본 발명은 마이컴에서 처리되는 많은 양의 데이타를 제한된 시스템 클럭주기에 상관없이 정밀한 데이타로 변환하여 주변회로에 전달할 수 있는 잇점이 있다.As described above, the present invention has an advantage of converting a large amount of data processed by the microcomputer into precise data regardless of the limited system clock period and transferring the data to the peripheral circuit.

Claims

In the interface circuit for transferring the data processed by the microcomputer to the peripheral circuit regardless of the system clock cycle,

Comprising a first register and a second register, among the data processed by the microcomputer, predetermined upper bit data is stored in the first register, and the remaining lower bit data except the upper bit data is stored in the second register. Register means; A counter for generating counting data in synchronization with the system clock of the microcomputer and generating a set signal when the counting operation is completed; Comparison means for comparing the higher bit data with the counting data and generating a match signal when the same is matched; Reset signal generation means for inputting the lower bit data to generate a reset signal; And a pulse width modulation signal control means for inputting the set signal, the coincidence signal, and the reset signal to generate a pulse width modulation control signal.

2. The apparatus according to claim 1, wherein said reset signal generating means comprises: digital / analog conversion means for converting said low-bit data into analog data; Triangular wave generating means for generating triangular waves in synchronization with the falling edge of the system clock; And a voltage comparing means for comparing the level of the triangle wave and the analog signal to generate a reset signal.

The pulse width modulation signal control means generates a pulse width modulation signal set by the set signal, and the pulse is generated by the rising edge of the first reset signal after the coincidence signal is generated. A pulse width modulated signal generator circuit for resetting and outputting a width modulated signal.