[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2019209455A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2019209455A5
JPWO2019209455A5 JP2020558932A JP2020558932A JPWO2019209455A5 JP WO2019209455 A5 JPWO2019209455 A5 JP WO2019209455A5 JP 2020558932 A JP2020558932 A JP 2020558932A JP 2020558932 A JP2020558932 A JP 2020558932A JP WO2019209455 A5 JPWO2019209455 A5 JP WO2019209455A5
Authority
JP
Japan
Prior art keywords
layer
stack
width
examples
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020558932A
Other languages
English (en)
Other versions
JP7362655B2 (ja
JP2021522679A (ja
Publication date
Priority claimed from US15/961,550 external-priority patent/US10729012B2/en
Application filed filed Critical
Publication of JP2021522679A publication Critical patent/JP2021522679A/ja
Publication of JPWO2019209455A5 publication Critical patent/JPWO2019209455A5/ja
Application granted granted Critical
Publication of JP7362655B2 publication Critical patent/JP7362655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

いくつかの例では、処理ステップ100-bは、スタック105-aから1つまたは複数の材料を除去するための異方性エッチングステップを含むことができる。異方性エッチングステップは、ターゲット材料にエッチャント(例えば1つまたは複数の化学元素の混合物)を加えることによってターゲット材料を少なくとも1つの方向に除去することができる。エッチャントは、ターゲット材料(例えば図1Aを参照して説明した上部層110)のみを除去し、一方、他の材料(例えばフォトレジスト)をエッチャントに露出した状態で維持することになる1つまたは複数の特性を含むことができる。異方性エッチングステップは、材料の1つまたは複数の層を除去する場合、単一の処理ステップの間に1つまたは複数のエッチャントを使用することができる。場合によっては、異方性エッチングステップは、あるグループの材料(例えば酸化物および窒化物)を除去し、一方、他のグループの材料(例えば金属)をエッチャントに露出した状態で維持することになる1つまたは複数の特性を含むエッチャントを使用することができる。
いくつかの例では、スタック105-bは複数のビア135を含むことができ、また、ビア135は一組のビアに含めることができる。例えばスタック105-bは、第1の方向に伸長するように配置された複数の第1のビアを含むことができ、また、いくつかの例では、第2の方向に伸長するように配置された第2の複数のビアを含むことができる。複数のビアの各々は行で構成することができ、各行は異なる方向に伸長することができる。例えば第1の行のビアは第1の方向に伸長することができ、また、第2の行のビアは第2の方向に伸長して「L」字形を形成することができる。ビアの他の例示的構成は、図2Aおよび図2Bに関連して説明される。
図1Cは処理ステップ100-cを示したものである。図1Cは、空洞136の上面図およびスタック105-cの側面図を示すことができる。いくつかの例では、スタック105-cは、処理ステップ100-cが完了した後のスタック105-b(例えば図1Bを参照して説明した)を示すことができる。追加または別法として、空洞136は、スタック105-cの1つまたは複数の第1の層(例えば図1Aを参照して説明した第1の層115-a、第1の層115-b)の中に形成された1つまたは複数の空洞の上面図を表すことができる。例えば空洞136は、共通の中心をビア135と共有することができ、例えばビア135および空洞136は、図1Cに示されているようにビア135の垂直方向の軸の周りに同心であってもよく、垂直方向は、スタック105を貫通して伸長する方向を意味しており、スタック105の下方に位置している基板に対して直角である。ビア孔145は、1つまたは複数のターゲット層(例えば図1Aを参照して説明した第1の層115-a、第1の層115-b)内のターゲット材料(例えば第1の誘電材料)を露出させることができる。いくつかの例では、処理ステップ100-cは、1つまたは複数のターゲット層内に、ビア孔145の周りに形成された空洞136を生成するための等方性エッチングステップを含むことができる。
いくつかの例では、等方性エッチングステップは、第1の誘電材料の一部を各第1の層から(例えば図1Aを参照して説明した第1の層115-aから、および第1の層115-bから)同時に除去することができる。等方性エッチングステップは、エッチャントに露出されるスタック105-b中の他の材料(例えば他の層の)を保護する(あるいは実質的に保護する)ことができる。等方性エッチングステップの結果、各空洞136の外側の幅(例えば幅150)をビア孔145の幅(例えば幅140)より広くすることができる。いくつかの例では、ビア孔145はビア135の直径に対応し得る。したがって空洞136の外側の幅(例えば幅150)は、部分的に、ビア135の幅および/または処理ステップ100-cの間に除去されるターゲット材料の量に基づくことができる。追加または別法として、各空洞136は、1つまたは複数の埋設層(例えば図1Aを参照して説明した第1の層115-a、第1の層115-b)の中に形成されるため、埋設空洞136と呼ぶことも可能である。
任意の数の埋設空洞136を形成することができ、また、いくつかの例では同時に形成することができる。例えば処理ステップ100-aから100-cを使用して、層のスタック内に多数の埋設空洞136を同時に形成することができる。形成される埋設空洞136の特定の数は、いくつかの例では、部分的に、スタックの全く異なるターゲット層の数(例えばターゲット材料を含み、かつ、他の層によって分離された全く異なる層の数)に基づいて決定することができる。スタックを貫通して侵入するビア孔145は、等方性エッチングステップが、ビア孔145を介して、各埋設ターゲット層の一部を場合によっては同時に除去することができるよう、等方性エッチングステップの間、エッチャントが埋設ターゲット層に到達するためのアクセス(例えば通路)を提供することができる。このプロセスにより、各ターゲット層に埋設空洞を得ることができる。したがっていくつかの例では、ビア135はアクセスビア135と呼ぶことができる。
いくつかの例では、図2Aは、中間パターン245の最終結果に対応し得るループ250を示している。例えばループ250は、充填されたチャネル230内における第2のチャネル240の形成の結果によるものであってもよい。いくつかの例では、第2のチャネル240に誘電材料を充填することができ、したがってループ250は、充填剤材料(例えば充填されたチャネル230を作り出すために第1のチャネル220に充填された材料)のセグメント(例えば第1のチャネル220または充填されたチャネル230より狭い充填されたチャネルであってそのが第2のチャネル240の幅に対応する)を取り囲むことができる。場合によっては、ループ250によって取り囲まれた誘電材料は、第1のチャネル220が形成されたターゲット層を含むターゲット材料(例えば誘電材料)と同じ材料であってもよく、あるいは異なる誘電材料であってもよい。追加または別法として、充填剤材料は、導電性材料であってもよく、あるいはそれを含んでもよく、この導電性材料は、ループ250の中に含まれている材料と同じ材料であってもよく、これにより、第1のチャネル220の幅に等しい幅を有する単一の埋設線(例えば電極)を形成することができる。他の例では、複数の層(例えば図1Aを参照して説明したスタック105-aの)にチャネルを形成することができる。いくつかのこのような例では、導電性材料を充填剤材料として利用することにより、各層に形成される電極を結合することができる。
図2Bは、第1の方向(例えばx方向)に伸長している第1の複数のループ255(例えばループ255-aから255-c)、および第2の方向(例えばy方向)または第3の方向に伸長している第2の複数のループ260(例えばループ260-aから260-c)の上面図を示すダイアグラム201を示したものである。いくつかの例では、第3の方向は角方向(例えばx方向またはy方向のいずれかに対して直角ではない)であってもよい。第1の複数のループ255および第2の複数のループ260の各ループは、ループ250の例であってもよい。
ループ255および/または260は、場合によっては、各セグメントが導電線を含む複数の離散的なセグメントに切断する(例えば分割する、分離する)ことができる。例えばループ250を形成するために使用されるビア210を使用して、貫通して伸長する空洞を作り出すことにより、ループ250を介して等方的にエッチングすることができ(恐らくは複数のエッチャントを使用して)、したがってループ250を切断することができる。別の例として、ループ250の導電性材料の上方に配置されたビア210を使用して、ループ250を介して異方的にエッチングすることも可能である(恐らくは複数のエッチャントを使用して)。別の例として、一組のビア210を使用して、ループ250と交差し、したがってループ250を切断するチャネル220を作り出すことも可能である。
処理ステップ305で、フォトリソグラフィステップにより、ダイアグラム301に示されているビアのパターンを材料のスタックの上に転写することができる。異方性エッチングステップにより、引き続いてスタックから1つまたは複数の材料を除去し、それによりスタックに侵入するビア孔を作り出すことができる。上で説明したように、ビアは頂部層(例えば図1Aを参照して説明した上部層110)に侵入することができ、また、ビア孔はスタックの中へ(例えば図1Aを参照して説明した第1の層115-a、115-bへ)伸長することができる。
処理ステップ310で、等方性エッチングステップにより、スタック中の各第1の層(例えば図1Aを参照して説明した第1の層115-a、115-b)の誘電材料の少なくとも一部を選択的に除去することができる。例えば等方性エッチングステップは、等方性エッチングのエッチャントに露出される各第1の層(例えば各D1層)の一部を選択的に除去することができる。いくつかの例では、処理ステップ310で使用されるエッチャントは、スタックの他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。言い換えると、エッチャントは、各D1層の第1の誘電材料の少なくとも一部を選択的に除去することができ、その一方でスタックの他の材料(例えばDM層、D2層、HM層などの他の層の材料)を保護する(例えば実質的に保護する、あるいは完全に保護する)ことができる。
いくつかの例では、他の層のビア孔の幅はそのままにして、各第1の層にチャネルを作り出すことができる(例えば第1の空洞、したがってチャネルを作り出すために使用されるエッチャントの化学選択性のために)。例えば幅311は第1の幅と呼ぶことができ、また、両方の第1の層の中に形成される空洞の最終的な大きさを表すことができる。ダイアグラム303の処理ステップ310は、いくつかの例では、隣接するビアを使用して同じ層に形成された空洞は、結合して両方の第1の層にチャネル(例えば図2Aを参照して説明した第1のチャネル220)を形成することができることを示すことができる。チャネルは、等方性エッチングステップによって各空洞の大きさが複数の方向に広がることによって形成することができる。チャネルの幅(例えば幅312)は、1つまたは複数の重畳領域(例えば図2Aを参照して説明した重畳領域225)と関連付けることができる。いくつかの例では、幅312は幅311と同じ幅(またはほぼ同じ幅)であってもよい。他の例では、幅312は幅311未満であってもよい。
処理ステップ325で使用されるエッチャントは、他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。例えばエッチャントは、電極材料の一部を除去することができ、その一方でスタックの他の材料(例えばDM層、D2層、HM層などの他の層の材料)を保護する(または実質的に保護する)ことができる。D1層から電極材料を選択的に除去することにより、処理ステップ310で形成されたチャネルの中に残留している、処理ステップ315で堆積された電極材料の一部を得ることができる。この除去により、電極材料のループ(例えば図2Aを参照して説明したループ250)を形成することができる。
処理ステップ405で、異方性エッチングステップにより、引き続いてスタックから1つまたは複数の材料を除去し、それによりスタックに侵入するビア孔を作り出すことができる。上で説明したように、ビアは頂部層(例えば図1Aを参照して説明した上部層110)に侵入することができ、また、ビア孔はスタックの中へ(例えば図1Aを参照して説明した第1の層115-a、115-bへ)伸長することができる。あるいは、他の例では、ビアは両方の頂部層を貫通してスタック中へ伸長することができる。いずれの例においても、ビア、ビア孔および孔という用語は交換可能に使用することができ、また、処理ステップ405の間に作り出される空洞を意味することができる。
処理ステップ410で、等方性エッチングステップにより、例えば図3を参照して説明した処理ステップ330で堆積された各第1の層(例えば図1Aを参照して説明した第1の層115-a、115-b)の誘電材料の少なくとも一部を選択的に除去することができる。例えば等方性エッチングステップは、等方性エッチングのエッチャントに露出される各第1の層(例えば各D1層)の一部を選択的に除去することができる。いくつかの例では、処理ステップ410で使用されるエッチャントは、スタックの他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。言い換えると、エッチャントは、各D1層の第1の誘電材料の少なくとも一部を選択的に除去することができ、その一方でスタックの他の材料(例えば図3を参照して説明したような、処理ステップ315で堆積された電極材料)を保護する(例えば実質的に保護する、あるいは完全に保護する)ことができる。
いくつかの例では、他の層のビア孔の幅はそのままにして、各第1の層に第3のチャネルを作り出すことができる(例えば第3の空洞、したがって第3のチャネルを作り出すために使用されるエッチャントの化学選択性のために)。例えば幅411は第3の幅と呼ぶことができ、また、両方の第1の層の中に形成される空洞の最終的な大きさを表すことができる。ダイアグラム403の処理ステップ410は、いくつかの例では、隣接するビアを使用して同じ層に形成された空洞は、結合して両方の第1の層に第3のチャネルを形成することができることを示すことができる。第3のチャネルは、等方性エッチングステップによって各空洞の大きさが複数の方向に広がることによって形成することができる。第3のチャネルの幅(例えば幅412)は、1つまたは複数の重畳領域(例えば図2Aを参照して説明した重畳領域225)と関連付けることができる。いくつかの例では、幅412は幅411と同じ幅(またはほぼ同じ幅)であってもよい。他の例では、幅412は幅411未満であってもよい。
処理ステップ425で使用されるエッチャントは、他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。例えばエッチャントは、電極材料の一部を除去することができ、その一方でスタックの他の材料(例えばDM層、D2層、HM層などの他の層の材料)を保護する(または実質的に保護する)ことができる。D1層から電極材料を選択的に除去することにより、処理ステップ410で形成された第3のチャネルの中に残留している、処理ステップ415で堆積された電極材料の一部を得ることができる。この除去により、電極材料のループ(例えば図2Aを参照して説明したループ256)を形成することができる。
処理ステップ505で、フォトリソグラフィステップにより、ダイアグラム501に示されているビアのパターンを材料のスタックの上に転写することができる。いくつかの例では、ビア孔は、第2のセットのビアを形成するものとして参照され得る。したがって第2のセットのビアは、図4の処理ステップ405におけるビアの形成に使用される空間構成(例えば第1の空間構成)とは異なる空間構成(例えば第2の空間構成)を使用して形成することも可能である。異方性エッチングステップにより、引き続いてスタックから1つまたは複数の材料を除去し、それによりスタックに侵入するビア孔を作り出すことができる。上で説明したように、ビアは頂部層(例えば図1Aを参照して説明した上部層110)に侵入することができ、また、ビア孔はスタックの中へ(例えば図1Aを参照して説明した第1の層115-a、115-bへ)伸長することができる。
処理ステップ510で、等方性エッチングステップにより、スタック中の第2の層(例えば図1を参照して説明した第2の層125)の誘電材料の少なくとも一部を選択的に除去することができる。例えば等方性エッチングステップは、等方性エッチングのエッチャントに露出される第2の層の一部を選択的に除去することができる。いくつかの例では、処理ステップ510で使用されるエッチャントは、スタックの他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。言い換えると、エッチャントは、D2層の第2の誘電材料の少なくとも一部を選択的に除去することができ、その一方でスタックの他の材料(例えばDM層、D1層、HM層などの他の層の材料)を保護する(例えば実質的に保護する、あるいは完全に保護する)ことができる。複数の隣接するビアを使用して、第2の層から第2の誘電材料の少なくとも一部を選択的に除去することにより、処理ステップ510は、第2の層に空洞(例えば図2Cを参照して説明した空洞236)をもたらすことができる。
処理ステップ525で、等方性エッチングステップにより、各第2の層から電極材料の少なくとも一部を選択的に除去することができる。例えば等方性エッチングステップは、処理ステップ510で第2の層に作り出された空洞に既に充填されている電極材料の一部を除去することができる。処理ステップ525で使用されるエッチャントは、他の材料(例えばスタックの他の層の材料)に対する選択性を示すことができる。例えばエッチャントは、電極材料の一部を除去することができ、その一方でスタックの他の材料(例えばDM層、D2層、HM層などの他の層の材料)を保護する(または実質的に保護する)ことができる。電極材料を選択的に除去することによってループ(例えば図2Aを参照して説明したループ250)を形成することができる。したがってループの幅(例えば幅526)は、処理ステップ510で示されている第2の幅511未満であってもよい。
いくつかの例では、埋設線および関連する製造技法をサポートする装置について、図3から図5を参照して説明することができる。いくつかの例では、装置は、上部層および第1の層を含むスタックを含むことができる。スタックの上部層の中に複数の孔を配置することができ、また、各孔は第1の幅を有することができる。いくつかの例では、スタックの第1の層に第1の電極を配置することができ、また、第1の電極は複数の第1の孔と位置合わせさせることができる。第1の電極は、第1の幅より広い第2の幅を有することができ、また、場合によっては、はしご様の形状を有することができる。他の例では、スタックは、スタックの上部層の中に複数の第2の孔を含むことができる。複数の第1の孔は、第1の方向に伸長している第1の行で配置することができ、また、複数の第2の孔は、第1の方向とは異なる第2の方向に伸長している第2の行で配置することができる。
JP2020558932A 2018-04-24 2019-03-28 埋設線および関連する製造技法 Active JP7362655B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/961,550 2018-04-24
US15/961,550 US10729012B2 (en) 2018-04-24 2018-04-24 Buried lines and related fabrication techniques
PCT/US2019/024531 WO2019209455A1 (en) 2018-04-24 2019-03-28 Buried lines and related fabrication techniques

Publications (3)

Publication Number Publication Date
JP2021522679A JP2021522679A (ja) 2021-08-30
JPWO2019209455A5 true JPWO2019209455A5 (ja) 2022-11-30
JP7362655B2 JP7362655B2 (ja) 2023-10-17

Family

ID=68238448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558932A Active JP7362655B2 (ja) 2018-04-24 2019-03-28 埋設線および関連する製造技法

Country Status (7)

Country Link
US (2) US10729012B2 (ja)
EP (1) EP3785300A4 (ja)
JP (1) JP7362655B2 (ja)
KR (1) KR102414232B1 (ja)
CN (1) CN112154543B (ja)
TW (1) TWI730314B (ja)
WO (1) WO2019209455A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355554B2 (en) 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
CN112599560B (zh) * 2020-12-14 2024-05-24 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制备方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453950B1 (ko) 2000-04-18 2004-10-20 주식회사 하이닉스반도체 모스형 트랜지스터의 게이트전극 형성방법
US6514843B2 (en) 2001-04-27 2003-02-04 International Business Machines Corporation Method of enhanced oxidation of MOS transistor gate corners
JP3934507B2 (ja) 2002-08-08 2007-06-20 株式会社東芝 半導体記憶装置および半導体記憶装置の製造方法
JP3684225B2 (ja) 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
JP2005158952A (ja) 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US20060113524A1 (en) 2004-12-01 2006-06-01 Colin Bill Polymer-based transistor devices, methods, and systems
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7382036B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US8258493B2 (en) 2006-11-20 2012-09-04 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
TWI327374B (en) 2007-01-10 2010-07-11 Promos Technologies Inc Phase change memory device and method of fabricating the same
US8004059B2 (en) * 2007-01-12 2011-08-23 International Business Machines Corporation eFuse containing SiGe stack
US8101977B2 (en) * 2007-05-09 2012-01-24 Intersil Corporation Ballasted polycrystalline fuse
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
JP5443814B2 (ja) 2009-04-14 2014-03-19 株式会社東芝 半導体記憶装置の製造方法
JP2010283071A (ja) 2009-06-03 2010-12-16 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR101045073B1 (ko) 2009-08-07 2011-06-29 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US8143121B2 (en) 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
JP5388814B2 (ja) 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8431446B1 (en) 2009-12-29 2013-04-30 MicronTechnology, Inc Via formation for cross-point memory
CN107293322B (zh) 2010-02-07 2021-09-21 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
JP5154711B2 (ja) 2010-04-21 2013-02-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
KR101652829B1 (ko) 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US8547720B2 (en) 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
WO2012001960A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
KR101845508B1 (ko) 2011-04-27 2018-04-05 삼성전자주식회사 반도체 소자의 제조 방법
JP5708930B2 (ja) * 2011-06-30 2015-04-30 ソニー株式会社 記憶素子およびその製造方法ならびに記憶装置
US8598562B2 (en) 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
US8552525B2 (en) 2011-07-01 2013-10-08 Micron Technology, Inc. Semiconductor structures and devices and methods of forming the same
US9419217B2 (en) 2011-08-15 2016-08-16 Unity Semiconductor Corporation Vertical cross-point memory arrays
US8917534B2 (en) 2011-09-09 2014-12-23 Intel Corporation Path isolation in a memory device
KR20130046700A (ko) 2011-10-28 2013-05-08 삼성전자주식회사 3차원적으로 배열된 메모리 요소들을 구비하는 반도체 장치
KR101957897B1 (ko) 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101910500B1 (ko) 2012-07-04 2018-10-22 에스케이하이닉스 주식회사 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
US9711392B2 (en) * 2012-07-25 2017-07-18 Infineon Technologies Ag Field emission devices and methods of making thereof
KR20140018544A (ko) 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9018613B2 (en) 2012-08-14 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor memory device with a memory cell block including a block film
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
CN104871313B (zh) * 2012-12-26 2018-12-11 索尼半导体解决方案公司 存储装置和存储装置制造方法
US9111591B2 (en) * 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
KR102054181B1 (ko) 2013-02-26 2019-12-10 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
KR102099294B1 (ko) 2013-05-13 2020-04-09 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9437606B2 (en) * 2013-07-02 2016-09-06 Sandisk Technologies Llc Method of making a three-dimensional memory array with etch stop
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9496274B2 (en) 2013-09-17 2016-11-15 Sandisk Technologies Llc Three-dimensional non-volatile memory device
US9508736B2 (en) 2013-10-17 2016-11-29 Cypress Semiconductor Corporation Three-dimensional charge trapping NAND cell with discrete charge trapping film
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
KR102079599B1 (ko) 2013-11-29 2020-02-21 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2017010951A (ja) 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR20150113265A (ko) * 2014-03-27 2015-10-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
US9768181B2 (en) 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US9281471B2 (en) 2014-04-30 2016-03-08 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9324423B2 (en) 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
KR102192848B1 (ko) 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
CN104022120B (zh) 2014-06-23 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
KR102225696B1 (ko) 2014-09-01 2021-03-12 에스케이하이닉스 주식회사 연결 배선 구조체 형성 방법
US9589979B2 (en) 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
KR102307633B1 (ko) 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102298775B1 (ko) 2015-01-21 2021-09-07 에스케이하이닉스 주식회사 싱글 폴리 비휘발성 메모리 소자 및 그 제조방법
US9799670B2 (en) 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US10483324B2 (en) 2015-11-24 2019-11-19 Fu-Chang Hsu 3D vertical memory array cell structures and processes
US9735202B1 (en) 2016-02-16 2017-08-15 Sandisk Technologies Llc Implementation of VMCO area switching cell to VBL architecture
JP2017163044A (ja) 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置およびその製造方法
JP2017168598A (ja) 2016-03-15 2017-09-21 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US9947721B2 (en) 2016-04-01 2018-04-17 Micron Technology, Inc. Thermal insulation for three-dimensional memory arrays
US9659998B1 (en) 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
JP2017224688A (ja) 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US9917093B2 (en) 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
JP7248966B2 (ja) 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
US10529620B2 (en) 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
KR102616038B1 (ko) 2016-08-19 2023-12-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106340521B (zh) 2016-09-30 2018-06-12 中国科学院微电子研究所 存储器件及其制造方法及包括该存储器件的电子设备
US10038002B2 (en) 2016-10-18 2018-07-31 Micron Technology, Inc. Semiconductor devices and methods of fabrication
KR102331961B1 (ko) 2019-03-20 2021-11-25 주식회사 엘지생활건강 비수계 분산액, 그 제조 방법 및 그를 포함하는 화장료 조성물

Similar Documents

Publication Publication Date Title
CN101154597B (zh) 鳍状晶体管的制造方法
KR101208797B1 (ko) 피치 분할 패터닝 방법
TWI644394B (zh) 在金屬線之陣列之非心軸線中形成自對準切口的設備及方法
TW200834660A (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
CN108269805A (zh) 半导体存储装置以及其制作方法
CN111785725B (zh) 三维存储器的形成方法
WO2004095515A3 (en) Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices
CN101140852A (zh) 形成精细图形的方法
KR20130005185A (ko) 미세 홀 배열 및 미세 전극 배열 형성 방법
CN112331666B (zh) 三维存储器及其形成方法
TW201834003A (zh) 單鰭片之自對準切割方法
US20170025284A1 (en) Method for forming patterns of semiconductor device
US9034765B2 (en) Methods of forming a semiconductor device
JPWO2019209455A5 (ja)
JP7362655B2 (ja) 埋設線および関連する製造技法
US10566195B2 (en) Multiple patterning with variable space mandrel cuts
JP2000068273A (ja) 半導体装置の製造方法
KR101149053B1 (ko) 반도체 소자의 스토리지노드 콘택 형성방법
US9397209B2 (en) Semiconductor structure and manufacturing method of forming a large pattern and a plurality of fine gate lines located between the large patterns
US10950443B2 (en) Method for forming patterns
CN111640667A (zh) 半导体器件及其形成方法
CN112825315B (zh) 半导体结构及其形成方法
US7544562B2 (en) Method for manufacturing a capacitor electrode structure
US7537990B2 (en) Method of manufacturing semiconductor devices
KR20080000831A (ko) 반도체 소자의 제조 방법