JPWO2017141545A1 - 半導体素子の過電流保護装置 - Google Patents

Abstract

通常のオン時でも短時間で応答するとともに、ターンオン時及びターンオフ時の過電流検出の誤検出を防止するようにした半導体素子の過電流保護装置を提供する。電圧制御形半導体素子(２２ｂ)の電流センス端子を流れるセンス電流をセンス電圧として検出する電流検出部(３６)と、電流検出部で検出したセンス電圧と過電圧閾値とを比較して過電流検出信号を出力する過電流検出部(３７)と、センス電圧に過渡センス電圧が重畳される重畳モードとセンス電圧のみの通常モードとを判別するモード判別部(３８)と、このモード判別部の判別結果に応じて前記過電流検出信号の検出開始タイミングを調整するタイミング調整部(３９)とを備えている。

Description

本発明は、電力変換装置等に適用される半導体素子の過電流保護装置に関する。

従来、電圧駆動型半導体素子であるＩＧＢＴ(Insulated Gate Bipolar Transistor)を駆動する場合に、ＩＧＢＴを過電流から保護する過電流保護回路を設けることが知られている（例えば非特許文献１）。このような過電流保護回路では、通常、過電流を検出する方法として、電流センス付ＩＧＢＴを適用し、主ＩＧＢＴのコレクタ電流の１万分の１程度の電流（センス電流）をセンスＩＧＢＴに分流させ、そのセンス電流をセンスＩＧＢＴから電流検出用抵抗に流し、得られる電圧（センス電圧）をコンパレータの基準電圧と比較する。

そのセンス電圧の大きさにより電流の大小を判別し、ロジック回路によりアラーム出力やゲート電圧の遮断を行なう。
ところで、ＩＧＢＴをターンオンするときのスイッチング波形は、図１０に示すようになる。図１０（ｂ）に示すように、時点ｔ１でゲート電圧Ｖｇをゲート端子に印加すると、ゲート電流によってゲート容量が充電されることにより、ゲート電圧が徐々に上昇を始める。これにより、図１０（ａ）に示すように、ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅが比較的緩やかに減少を開始する。その後、時点ｔ２でゲート電圧がオン電圧に達するとコレクタ電流Ｉｃが流れはじめる。その後、時点ｔ３でゲート電圧Ｖｇがミラー電圧Ｖｍに達してミラー期間となると、コレクタ電流Ｉｃが流れ始める。このとき、コレクタ電流Ｉｃは、急峻に増加し、オーバーシュートしたのちに定常電流状態に移行する。

ミラー期間では、コレクタ・エミッタ間電圧Ｖｃｅの変動により、ゲート・コレクタ間容量Ｃｇｃが変化し、このゲート・コレクタ間容量Ｃｇｃを充放電するためにゲート電圧が一定電圧に保持される。コレクタ・エミッタ間電圧Ｖｃｅが０Ｖまで低下した後の時点ｔ４でミラー期間が終了し、ゲート電圧Ｖｇが再度増加し始め、電源電圧Ｖｃｃに到達した時点ｔ５で一定電圧となる。

このとき、ゲート容量を充電する形でセンスＩＧＢＴのゲート・エミッタ間に流れるゲート電流が電流検出用抵抗に流れることにより、ＩＧＢＴのセンス電圧Ｖｓには、ターンオン時に、図１０（ｃ）に示すように過渡センス電圧Ｖｔｒが発生する。また、ターンオン時およびターンオフ時にはゲート電圧が電源電圧Ｖｃｃより低い状態にあり、ＩＧＢＴのオン電圧すなわちオン抵抗が高くなり、センスＩＧＢＴのオン抵抗と電流検出用抵抗からなるセンス部の抵抗比率が相対的に低くなることにより、センス電流が多くなり、この分の過渡センス電圧Ｖｔｒが発生する。

このため、ターンオン時には上述した２つの過渡センス電圧Ｖｔｒがセンス電圧Ｖｓに重畳されることによって、過電流閾値電圧Ｖｔｈより高くなる。この過渡センス電圧Ｖｔｒが重畳されたセンス電圧Ｖｓは、ゲート電圧Ｖｇが電源電圧Ｖｃｃに達したときに、過電流閾値電圧Ｖｔｈより低下し、その後一定電圧となる。
したがって、ＩＧＢＴの電流センス端子から出力される電流に応じたセンス電圧Ｖｓは、ターンオン時には、過渡センス電圧Ｖｔｒが重畳された重畳モードとなった後、ゲート電圧が電源電圧に達することにより、過渡センス電圧が重畳されない通常モードに移行する。また、ターンオフ時にもゲート電圧Ｖｇの低下による過渡センス電圧Ｖｔｒがセンス電圧Ｖｓに重畳される重畳モードとなる。

この重畳モードでは、過渡センス電圧が重畳されていることにより、センス電圧が過電流閾値電圧を超えてしまい、この状態では過電流検出回路で過電流状態を検出することになり誤検出状態となる。この誤検出を防止するためには、図１０（ｃ）に示すように、過電流閾値電圧を超えている期間に相当する過電流誤検出防止期間Ｔ１（例えば３μｓ。この期間では過電流検出回路の出力を無効にする。）を設定するとともに、この過電流誤検出防止期間Ｔ１の後に所定時間の検出期間Ｔ２（例えば１μｓ）を設定して、両者の和の検出時間Ｔ０（例えば４μｓ）を設定する必要がある。

この過電流状態の誤検出を防止するために、特許文献１に記載されているように、主回路を構成する主ＩＧＢＴセルにおけるゲート閾値電圧Ｖ_{ＧＥ（ｔｈ）Ｍ}よりもセンシング回路を構成するセンスＩＧＢＴセルにおけるゲート閾値電圧Ｖ_{ＧＥ（ｔｈ）Ｓ}を大きく設定して、ターンオン期間におけるセンシング回路の主電流の立ち上がりを主回路の主電流よりも時間Δｔだけ遅らせてセンシング電流にサージ電流が現れることを防止することが考えられている。この場合、ターンオフ時にもセンシング電流にサージ電流が現れることを防止することができる。

特開平７−２４０５１６号公報

富士ＩＧＢＴ Ｖ−ＩＰＭ アプリケーション マニュアル、インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．ｆｕｊｉｅｌｅｃｔｒｉｃ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｓｅｍｉｃｏｎｄｕｃｔｏｒ／ｍｏｄｅｌ／ｉｇｂｔ／ａｐｐｌｉｃａｔｉｏｎ／ｂｏｘ／ｄｏｃ／ｐｄｆ／ＲＨ９８５ｂ／ＲＨ９８５ｂ＿ａｌｌ．ｐｄｆ＞

しかしながら、上記のターンオン時およびターンオフ時に合わせた過電流誤検出防止期間Ｔ１の長さは、ターンオン時でもターンオフ時でもない通常のオン時に過電流が発生した場合には長すぎて、過電流保護が間に合わなくなる可能性がある。但し、通常のオン時でも、ノイズの影響を除去するために、誤検出防止期間の設定は必要である。
また、特許文献１に記載されている従来例にあっては、センスＩＧＢＴのゲート閾値電圧Ｖ_{ＧＥ（ｔｈ）Ｓ}を主ＩＧＢＴのゲート閾値電圧Ｖ_{ＧＥ（ｔｈ）Ｍ}より高く設定する必要があり、このゲート閾値電圧の設定を容易に行うことができないとともに、時間差Δｔが固定されてしまい、時間差Δｔを変更したい場合でも調整がむずかしいという課題がある。さらに、通常のオン時には誤検出防止期間を設定できていない、という課題がある。

そこで、本発明は、上記従来例の課題に着目してなされたものであり、主ＩＧＢＴセルに対するセンスＩＧＢＴセルのゲート閾値電圧を変更することがないとともに、主回路ＩＧＢＴセルに対するセンスＩＧＢＴセルの電流の立ち上がりを調整することなく、通常のオン時でも短時間で応答するとともに、ターンオン時及びターンオフ時の過電流検出の誤検出を防止するようにした半導体素子の過電流保護装置を提供することも目的としている。

上記目的を達成するために、本発明の一態様による半導体素子の過電流保護装置は、電流センス端子を有する電圧制御形半導体素子の電流を電流センス端子で検出し、過電流保護を行なう半導体素子の過電流保護装置であって、電流センス端子を流れるセンス電流をセンス電圧として検出する電流検出部と、この電流検出部で検出したセンス電圧と過電圧閾値とを比較して過電流検出信号を出力する過電流検出部と、センス電圧に過渡センス電圧が重畳される重畳モードとセンス電圧のみの通常モードとを判別するモード判別部と、このモード判別部の判別結果に応じて過電流検出信号の検出開始タイミングを調整するタイミング調整部とを備えている。

本発明の一態様によれば、電圧制御形半導体素子のターンオン時及びターンオフ時における過電流の誤検出を防止しながら短時間で正確に過電流を検出することができる過電流保護装置を提供することができる。

本発明の第１の実施形態による半導体素子の過電流保護装置を備えた電力変換装置の概略構成を示す回路図である。 図１のゲート駆動装置の一例を示す回路図である。 本発明に適用し得るフィルタ回路の具体的構成を示す回路図である。 図３のフィルタ回路の動作の説明に供するタイミングチャートである。 第１実施形態の動作の説明に供するタイミングチャートである。 ゲート電圧の違いによるコレクタ・エミッタ間電圧とコレクタ電流との関係を示す特性線図である。 過電流保護動作の説明に供するタイミングチャートである。 フィルタ回路の変形例を示す回路図である。 図８のフィルタ回路の動作の説明に供するタイミングチャートである。 ゲート駆動回路のターンオン時のセンス電圧の変化を示すタイミングチャートである。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下、本発明の一の実施の形態に係る半導体素子の駆動装置について図面を参照して説明する。本実施形態では、半導体素子として電圧駆動型半導体素子を例にとり、その半導体素子のゲート駆動装置を例にとって説明する。
まず、本発明に係る半導体素子のゲート駆動装置を備えた電力変換装置１０について図１を用いて説明する。

図１に示すように、電力変換装置１０は、三相交流電源１１に接続されている。電力変換装置１０は、三相交流電源１１から入力する三相交流電力を全波整流する整流回路１２と、この整流回路１２で整流された電力を平滑化する平滑用コンデンサ１３とを有している。整流回路１２は、図示は省略するが、６つのダイオードをフルブリッジ接続して構成するかまたは６つのスイッチング素子をフルブリッジ接続している。

整流回路１２の正極出力端子に正極側ラインＬｐが接続され、負極出力端子に負極側ラインＬｎが接続されている。これら正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサ１３が接続されている。
また、電力変換装置１０は、正極側ラインＬｐ及び負極側ラインＬｎ間に印加された直流電圧を三相交流電圧に変換するインバータ回路２１を備えている。このインバータ回路２１は、正極側ラインＬｐに接続された上アーム部を構成する例えば電圧制御型半導体素子としての絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称す）２２ａ，２２ｃ，２２ｅと、負極側ラインＬｎに接続された下アーム部を構成するＩＧＢＴ２２ｂ，２２ｄ，２２ｆとを備えている。

ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＵ相出力アーム２３Ｕを構成している。ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＶ相出力アーム２３Ｖを構成している。ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＷ相出力アーム２３Ｗを構成している。

各ＩＧＢＴ２２ａ〜２２ｆには、それぞれ還流ダイオード２４ａ〜２４ｆが逆並列に接続されている。すなわち、各ＩＧＢＴ２２ａ〜２２ｆの高電位側電極となるコレクタに還流ダイオード２４ａ〜２４ｆのカソードがそれぞれ接続され、ＩＧＢＴ２２ａ〜２２ｆの低電位側電極となるエミッタに還流ダイオード２４ａ〜２４ｆのアノードがそれぞれ接続されている。

そして、ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂの接続部と、ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄの接続部と、ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆの接続部は、誘導性負荷となる三相交流電動機１５にそれぞれ接続されている。
また、電力変換装置１０は、ＩＧＢＴ２２ａ〜２２ｆのスイッチング動作を個別に制御するゲート駆動装置（ＧＤＵ）２５ａ〜２５ｆをそれぞれ有している。

各ゲート駆動装置２５ａ〜２５ｆの出力端子は、ＩＧＢＴ２２ａ〜２２ｆの制御電極となるゲート電極にそれぞれ接続されている。
したがって、インバータ回路２１は、Ｕ相出力アーム２３Ｕ、Ｖ相出力アーム２３Ｖ及びＷ相出力アーム２３Ｗが並列接続された三相フルブリッジ回路と、Ｕ相出力アーム２３Ｕのスイッチング動作を制御するゲート駆動装置２５ａ，２５ｂと、Ｖ相出力アーム２３Ｖのスイッチング動作を制御するゲート駆動装置２５ｃ，２５ｄと、Ｗ相出力アーム２３Ｗのスイッチング動作を制御するゲート駆動装置２５ｅ，２５ｆとを有している。

次に、本実施形態による駆動装置について、ゲート駆動装置２５ｂを例にとり、図１を参照しつつ図２を用いて説明する。なお、ゲート駆動装置２５ａ，２５ｃ，２５ｄ，２５ｅ，２５ｆは、ゲート駆動装置２５ｂと同様の構成を有している。なお、ＩＧＢＴ２２ａ〜２２ｆのそれぞれは、図示しないが半導体基板上に、主回路を構成する主ＩＧＢＴセルとセンシング回路を構成するセンスＩＧＢＴとが並列に形成された構成を有する。

ゲート駆動装置２５ｂは、図２に示すように、ＩＧＢＴ２２ｂのゲート電極を駆動するゲート駆動回路３１と、ＩＧＢＴ２２ｂの過電流状態を検出して保護する過電流保護装置３２とを備えている。
ゲート駆動回路３１は、電源端子及びグランド間に直列に接続されたｐチャネルＭＯＳＦＥＴ３３とｎチャネルＭＯＳＦＥＴ３４との直列回路と、これらＭＯＳＦＥＴ３３及び３４を一方がオン状態であるときに他方がオフ状態となるように駆動する駆動アンプ３５とを備えている。そして、ＭＯＳＦＥＴ３３及び３４の接続点がＩＧＢＴ２２ｂのゲート端子に接続されている。

また、過電流保護装置３２は、ＩＧＢＴ２２ｂのセンス電流Ｉｓをセンス電圧Ｖｓとして検出する電流検出部３６と、この電流検出部３６で検出したセンス電圧と過電流閾値電圧とを比較して過電流検出信号を出力する過電流検出部３７と、センス電圧Ｖｓに過渡センス電圧を重畳する重畳モードであるかセンス電圧Ｖｓのみの通常モードであるか判別するモード判別部３８とを備えている。

電流検出部３６は、ＩＧＢＴ２２ｂの電流センス端子（センスＩＧＢＴのエミッタ端子）とグランドとの間に接続された電流検出用抵抗３６ａを備えている。ＩＧＢＴ２２ｂの電流センス端子と電流検出用抵抗３６ａの接続点からセンス電流Ｉｓをセンス電圧Ｖｓとして出力する。
過電流検出部３７は、電流検出部３６から出力されるセンス電圧Ｖｓと、過電流閾値電圧Ｖｔｈ１とを比較するコンパレータ３７ａを有する。コンパレータ３７ａは非反転入力端子にセンス電圧Ｖｓが入力され、反転入力端子に過電流閾値電圧Ｖｔｈ１が入力されている。したがって、コンパレータ３７ａからセンス電圧Ｖｓが過電流閾値電圧Ｖｔｈ１以上となったときにローレベルからハイレベルとなる過電流検出信号Ｓｏｃを出力する。

モード判別部３８は、ＩＧＢＴ２２ｂのゲート端子に供給されるゲート電圧Ｖｇに基づいて重畳モードであるか通常モードであるかをモード判別する。このモード判別部３８は、ゲート電圧Ｖｇを検出する分圧回路で構成されるゲート電圧検出部３８ａと、このゲート電圧検出部３８ａから出力される分圧ゲート電圧Ｖｇ′とモード判別用閾値電圧Ｖｔｈ２とを比較してモード判別信号を出力する比較部としてのコンパレータ３８ｂとを備えている。

ゲート電圧検出部３８ａは、ＩＧＢＴ２２ｂのゲート端子とグランドとの間に直列に接続された抵抗Ｒ１及びＲ２を有する。これら抵抗Ｒ１及びＲ２の接続点から分圧ゲート電圧Ｖｇ′が出力される。
コンパレータ３８ｂは、非反転入力端子に分圧ゲート電圧Ｖｇ′が供給され、反転入力端子にモード判別用閾値電圧Ｖｔｈ２が入力されている。このコンパレータ３８ｂから分圧ゲート電圧Ｖｇ′がモード判別用閾値電圧Ｖｔｈ２以上となったときにローレベルからハイレベルに反転するモード判別信号Ｓｍｊが出力される。

また、過電流保護装置３２は、過電流検出信号Ｓｏｃ及びモード判別信号Ｓｍｊが入力されて過電流検出開始タイミングを調整するタイミング調整部３９を備えている。このタイミング調整部３９は、過電流検出部３７のコンパレータ３７ａから出力される過電流検出信号Ｓｏｃが供給される第１遅延回路としての第１フィルタ回路４０を有する。
この第１フィルタ回路４０は、ローパスフィルタで構成され、ＩＧＢＴ２２ｂのターンオン時及びターンオフ時のセンス電圧Ｖｓに過渡センス電圧Ｖｔｒが重畳されて過電流閾値電圧Ｖｔｈ１を超えている過電流誤検出防止期間Ｔ１（例えば３μｓ）だけ過電流検出信号Ｓｏｃの立ち上がりを遅延させるように時定数が設定されているとともに、過電流検出信号Ｓｏｃの立ち下がりは遅延させないようにしている。

この第１フィルタ回路４０の具体的構成は、例えば図３に示すように、過電流検出信号Ｓｏｃが入力される入力端子ｔｉとグランドとの間に抵抗Ｒ１１及びコンデンサＣ１１の直列回路が接続されている。そして、抵抗Ｒ１１及びコンデンサＣ１１の接続点がＮＯＴ回路（インバータ）４０ａに入力され、このＮＯＴ回路４０ａの出力が次段のＮＯＴ回路４０ｂに入力され、このＮＯＴ回路４０ｂの出力が出力端子ｔｏからフィルタ出力Ｓｆ１として出力される。

コンデンサＣ１１と並列にスイッチ素子としてのｎチャネルＭＯＳＦＥＴ４０ｃが接続され、このｎチャネルＭＯＳＦＥＴ４０ｃのゲートに入力端子ｔｉに入力される過電流検出信号ＳｏｃがＮＯＴ回路４０ｄを介して入力されている。
この第１フィルタ回路４０の動作について、図４により説明する。入力端子ｔｉに入力される過電流検出信号Ｓｏｃが、図４（ａ）に示すように、ローレベルであるときには、ＮＯＴ回路４０ｄで過電流検出信号Ｓｏｃが反転されてｎチャネルＭＯＳＦＥＴ４０ｃのゲートに供給される。このため、ｎチャネルＭＯＳＦＥＴ４０ｃがオン状態となり、コンデンサＣ１１に蓄積された電荷が放電されており、ＮＯＴ回路４０ａの出力がハイレベルとなり、ＮＯＴ回路４０ｂの出力がローレベルとなる。

この状態から、時点ｔ１１で入力端子ｔｉに入力される過電流検出信号Ｓｏｃがハイレベルとなると、ＮＯＴ回路４０ｄの出力がローレベルとなり、ｎチャネルＭＯＳＦＥＴ４０ｃがオフ状態となる。このため、入力端子ｔｉに入力されるハイレベルの過電流検出信号Ｓｏｃにより電流が抵抗Ｒ１１に流れてコンデンサＣ１１に蓄積されることにより、抵抗Ｒ１１及びコンデンサＣ１１の接続点の電圧Ｖｃが図４（ｂ）に示すように上昇する。

この電圧ＶｃがＮＯＴ回路４０ａの過電流閾値電圧Ｖｔｈ１に達するまでは、ＮＯＴ回路４０ａの出力はローレベルを維持し、時点ｔ１２で電圧Ｖｃが閾値電圧Ｖｔｈ１を超えると、ＮＯＴ回路４０ａの出力がハイレベルからローレベルに反転し、ＮＯＴ回路４０ｂの出力がローレベルからハイレベルに反転し、これがフィルタ出力Ｓｆ１として出力される。
ここで、第１フィルタ回路４０の時点ｔ１から時点ｔ２までの期間Ｔ１１が前述したＩＧＢＴ２２ｂのターンオン時のセンス電圧Ｖｓに過渡センス電圧Ｖｔｒが重畳されて重畳モードとなって過電流閾値電圧Ｖｔｈ１を超えている過電流誤検出防止期間Ｔ１（例えば３μｓ）に検出期間Ｔ２（例えば１μｓ）を加算した検出時間Ｔ０と等しくなるように設定されている。

したがって、第１フィルタ回路４０によれば、過電流検出信号Ｓｏｃがハイレベルとなった時点からターンオン時のセンス電圧Ｖｓに過渡センス電圧Ｖｔｒが重畳されて重畳モードとなったときに、この重畳モードの間過電流検出信号Ｓｏｃの立ち上がりを期間Ｔ１１（＝４μｓ）だけ遅延させたフィルタ出力Ｓｆ１を出力することができる。なお、過電流検出信号Ｓｏｃが立ち下がるときは、ＮＯＴ回路４０ａの出力がローレベルからハイレベルに反転し、ｎチャネルＭＯＳＦＥＴ４０ｃがオンして電圧Ｖｃが直ちに０Ｖになるため、遅延は生じない。

また、タイミング調整部３９は、過電流検出部３７のコンパレータ３７ａから出力される過電流検出信号Ｓｏｃ及びモード判別部３８のコンパレータ３８ｂから出力されるモード判別信号Ｓｍｊが入力されるアンドゲート４１と、このアンドゲート４１の出力が入力される第２フィルタ回路４２とを備えている。
第２フィルタ回路４２は、前述した第１フィルタ回路４０と同様の構成を有するが、抵抗Ｒ１１及びコンデンサＣ１１による時定数が第１フィルタ回路４０より小さく設定されて、アンドゲート４１を通じて入力される過電流検出信号Ｓｏｃの立ち上がり時間を図１０の検出期間Ｔ２に対応する検出期間Ｔ１２（＝１μｓ）だけ遅延させたフィルタ出力Ｓｆ２を出力することができる。

また、タイミング調整部３９は、第１フィルタ回路４０のフィルタ出力Ｓｆ１と第２フィルタ回路４２のフィルタ出力Ｓｆ２とが入力されるオアゲート４３を備えている。このオアゲート４３からＩＧＢＴ２２ｂのターンオン時及びターンオフ時の重畳モードで過電流誤検出を防止しながら、通常モードでの過電流検出遅れを抑制する過電流検出信号を出力することができる。

このタイミング調整部３９から出力される過電流検出信号はロジック回路５０に供給される。このロジック回路５０では、タイミング調整部３９から出力される過電流検出信号がハイレベルとなったときに過電流が発生したと判断して、ｐチャネルＭＯＳＦＥＴ３３をオフ状態とするとともに、ｎチャネルＭＯＳＦＥＴをオン状態としてＩＧＢＴ２２ｂのゲートに印加するゲート電圧を低下させて、ＩＧＢＴ２２ｂをオフ状態とする。これにより、ＩＧＢＴ２２ｂが過電流状態を継続することを防止する。

次に、上記実施形態の動作を説明する。
今、ＩＧＢＴ２２ｂがオフ状態を維持しているものとする。この状態で、ＩＧＢＴ２２ｂをターンオンさせるには、図５に示すように、時点ｔ２１で、駆動アンプ３５でｐチャネルＭＯＳＦＥＴ３３をオン状態とし、ｎチャネルＭＯＳＦＥＴ３４をオフ状態とする。これにより、電源電圧ＶｃｃがＩＧＢＴ２２ｂのゲートに印加されて、ゲート容量を充電するようにゲート電流がゲート・エミッタ間に流れ、ゲート電圧Ｖｇが、図５（ａ）に示すように、０Ｖから増加する。

このとき、センスＩＧＢＴのゲート電流が電流センス端子に流れることにより、ゲート電流の影響による過渡センス電圧Ｖｔｒ１が発生する。
これと同時に、ゲート容量を充電中は、ゲート電圧Ｖｇが低いため、図６に示すように、コレクタ電流Ｉｃが流れ始めるＩＧＢＴ２２ｂのオン電圧はゲート電圧Ｖｇが高い場合に比較して高くなる。すなわち、ＩＧＢＴ２２ｂのオン抵抗が高くなる。このため、センスＩＧＢＴのオン抵抗と電流検出部３６の電流検出用抵抗３６ａからなるセンス部の抵抗比率が相対的に低くなるため、センス電流Ｉｓが大きくなり、この分の過渡センス電圧Ｖｔｒ２が発生する。

ここで、ＩＧＢＴのオン抵抗、センスＩＧＢＴオン抵抗、電流検出部抵抗比率、センス電流Ｉｓ及びセンス電圧Ｖｓのそれぞれについてゲート電圧Ｖｇが低い場合と高い場合を比較すると、下記表１に示すようになる。

これら過渡センス電圧Ｖｔｒ１及びＶｔｒ２がセンス電圧Ｖｓに重畳されることにより、図５（ｂ）に示すように、センス電圧Ｖｓが高くなる。
その後、時点ｔ２２でゲート電圧Ｖｇがミラー電圧Ｖｍに達すると、ゲート・コレクタ間容量Ｃｇｃを充電するために、ゲート電圧Ｖｇがミラー電圧Ｖｍに維持されてフラットとなるミラー期間となる。
このミラー期間になると、コレクタ電流Ｉｃが図５（ｃ）に示すように、急激に流れ始め、このコレクタ電流Ｉｃに比例してセンス電圧Ｖｓも図５（ｂ）に示すように増加する。このコレクタ電流Ｉｃはオーバーシュートしてから一定電流状態に移行する。これに応じてセンス電圧Ｖｓもオーバーシュートした後に第１定電圧状態となる。

その後、時点ｔ２３でゲート・コレクタ間容量Ｃｇｃの充電が終了してミラー期間が終了すると、ゲート電圧Ｖｇが電源電圧Ｖｃｃまで増加し、センス電圧Ｖｓは第１定電圧状態より低い第２定電圧状態に移行する。
一方、ミラー期間の間にセンス電圧Ｖｓが過電流閾値電圧Ｖｔｈ１を超える状態となり、過電流検出部３７から出力される過電流検出信号Ｓｏｃがハイレベルとなる。しかしながら、ターンオン時には、ゲート電圧Ｖｇが電源電圧Ｖｃｃより低く、ゲート電圧検出部３８ａの抵抗Ｒ１及びＲ２によって分圧された分圧ゲート電圧Ｖｇ′がモード判別用閾値電圧Ｖｔｈ２より低いので、モード判別部３８のコンパレータ３８ｂから出力されるモード判別信号Ｓｍｊはセンス電圧Ｖｓの過渡センス電圧が重畳された重畳モードを表すローレベルを維持している。

このローレベルのモード判別信号Ｓｍｊがタイミング調整部３９のアンドゲート４１に供給されるので、アンドゲート４１の出力はローレベルを維持し、第２フィルタ回路４２への過電流検出信号Ｓｏｃの供給が遮断されている。このため、第２フィルタ回路４２の出力はローレベルを維持する。
この結果、過電流検出部３７から出力される過電流検出信号Ｓｏｃは、第１フィルタ回路４０のみに供給されることになり、この第１フィルタ回路４０で、図４を用いて前述したように、ターンオン時の過電流誤検出防止期間Ｔ１（例えば３μｓ）に対応する期間Ｔ１１の間、ハイレベルの過電流検出信号Ｓｏｃに対応するフィルタ出力Ｓｆ１はローレベルに維持され、期間Ｔ１１が経過してからフィルタ出力Ｓｆ１が過電流検出信号Ｓｏｃに従ってハイレベルとなる。

しかしながら、この期間Ｔ１１の終了時点では、センス電圧Ｖｓが過電流閾値電圧Ｖｔｈ１より低下しており、過電流検出信号Ｓｏｃがローレベルとなっているので、第１フィルタ回路４０のフィルタ出力Ｓｆ１がローレベルを維持する。このため、ロジック回路５０は、過電流保護動作を行うことがなく、ＩＧＢＴ２２ｂの過渡センス電圧Ｖｔｒ１及びＶｔｒ２がセンス電圧Ｖｓに重畳して、過電流閾値電圧Ｖｔｈ１を超えることによるターンオン時の誤動作を防止することができる。

その後、ＩＧＢＴ２２ｂをオン状態から時点ｔ２４でターンオフさせるには、駆動アンプ２５でｐチャネルＭＯＳＦＥＴ３３をオフ状態に制御し、ｎチャネルＭＯＳＦＥＴ３４をオン状態に制御する。これにより、ゲート電圧Ｖｇが、図５（ａ）に示すように、減少を開始し、時点ｔ２５でゲート・コレクタ間容量Ｃｇｃに充電された電荷が放電されることにより、ゲート電圧Ｖｇがフラットになるミラー期間となる。その後、ミラー期間時点ｔ２６でミラー期間が終了すると、ゲート電圧Ｖｇが減少する。

このＩＧＢＴ２２ｂのターンオフ時では、ゲート容量が放電される状態となって、ゲート電圧Ｖｇが減少するので、ターンオン時と同様にＩＧＢＴ２２ｂのオン電圧が高くなってＩＧＢＴ２２ｂのオン抵抗が高くなる。このとき、センスＩＧＢＴのオン抵抗と電流検出部３６の電流検出用抵抗３６ａからなるセンス部の抵抗比率が相対的に低くなるため、センス電流Ｉｓが大きくなり、過渡センス電圧Ｖｔｒ２がセンス電圧Ｖｓに重畳されてセンス電圧Ｖｓが図５（ｂ）に示すように高くなり、過電流閾値電圧Ｖｔｈ１を超える状態となる。

このターンオフ時には、ゲート電圧Ｖｇがモード判別用閾値電圧Ｖｔｈ２より低い状態となり、モード判別部３８のコンパレータ３８ｂから出力されるモード判別信号Ｓｍｊがローレベルとなる。このため、タイミング調整部３９のアンドゲート４１がターンオン時と同様に閉じられる（出力がローレベルに固定される）。したがって、過電流検出部３７のコンパレータ３７ａから出力される過電流検出信号Ｓｏｃが第２フィルタ回路４２には供給されず、第１フィルタ回路４０にのみ供給される。

この第１フィルタ回路４０によって、過電流検出信号Ｓｏｃがハイレベルとなっている期間に相当する期間Ｔ１１だけローレベルを維持するので、ハイレベルの過電流検出信号Ｓｏｃがそのままロジック回路５０に供給されることが防止される。
したがって、ＩＧＢＴ２２ｂのターンオフ時でもセンス電圧Ｖｓに過渡センス電圧Ｖｔｒが重畳されて過電流閾値電圧Ｖｔｈ１以上となっても、ロジック回路５０で過電流保護動作が行われる誤動作を防止することができる。

次に、過電流保護動作について図７を伴って説明する。
今、時点ｔ３１で、ＩＧＢＴ２２ｂのゲート電圧Ｖｇが図７（ｂ）に示すように、電源電圧Ｖｃｃに達しており、コレクタ電流Ｉｃが０Ａ（負荷に電流が流れていない状態）であり、これに応じてセンス電圧Ｖｓも図７（ｃ）に示すように０Ｖであり、ＩＧＢＴ２２ｂがオン状態にあるものとする。このオン状態では、ゲート電圧Ｖｇが電源電圧Ｖｃｃとなっており、分圧ゲート電圧Ｖｇ′がモード判別用閾値電圧Ｖｔｈ２以上となっている。このため、モード判別部３８では、コンパレータ３８ｂから出力されるモード判別信号Ｓｍｊが通常モードを表すハイレベルとなっている。したがって、タイミング調整部３９のアンドゲート４１が開かれて、過電流検出部３７から出力される過電流検出信号Ｓｏｃが第２フィルタ回路４２に供給されている。

このＩＧＢＴ２２ｂのオン状態で、時点ｔ３２で、コレクタ電流Ｉｃが図７（ａ）に示すように０Ａから上昇を開始すると（負荷に電流が流れだすと）、これに伴ってセンス電圧Ｖｓも図７（ｃ）に示すように増加を開始する。
その後、センス電圧Ｖｓが、図７（ｃ）に示すように、時点ｔ３３で過電流閾値電圧Ｖｔｈ１に達すると、過電流検出部３７のコンパレータ３７ａから出力される過電流検出信号Ｓｏｃが図７（ｄ）に示すように、ローレベルからハイレベルに反転する。

この過電流検出信号Ｓｏｃがアンドゲート４１を介して第２フィルタ回路４２に供給され、第２フィルタ回路４２のコンデンサＣ１１が抵抗Ｒ１１を介して充電されるので、第２フィルタ回路４２の端子間電圧Ｖｃが０Ｖから上昇する。この端子間電圧ＶｃがＮＯＴ回路４０ａの閾値電圧Ｖｔｈ３に達するまでは、ＮＯＴ回路４０ａの出力はハイレベルを維持し、後段のＮＯＴ回路４０ｂで反転されてローレベルとなり、これがフィルタ出力Ｓｆ２としてオアゲート４３に出力される。

同様に、第１フィルタ回路４０でもハイレベルの過電流検出信号Ｓｏｃが供給されるが、第１フィルタ回路４０の抵抗Ｒ１１及びコンデンサＣ１１による時定数が第２フィルタ回路４２よりも大きく設定されているので、このフィルタ出力Ｓｆ１もローレベルを維持する。
その後、時点ｔ３４で、第２フィルタ回路４２のコンデンサＣ１１の端子間電圧ＶｃがＮＯＴ回路４０ａの閾値電圧Ｖｔｈ３に達すると、このＮＯＴ回路４０ａの出力がローレベルに反転し、後続のＮＯＴ回路４０ｂの出力信号がハイレベルに反転する。このため、第２フィルタ回路４２のフィルタ出力Ｓｆ２が図７（ｆ）示すようにハイレベルに反転する。

このフィルタ出力Ｓｆ２がオアゲート４３を介してロジック回路５０に供給されるので、このロジック回路５０で過電流保護動作を実行する。この過電流保護動作は、ゲート駆動回路３１内にソフト遮断回路を設けるかゲート駆動回路３１とＩＧＢＴ２２ｂのゲートとの間にソフト遮断回路を設け、このソフト遮断回路を動作させてゲート電圧を緩やかに減少させる。

このように、ＩＧＢＴ２２ｂがオン状態で過電流状態となると、過電流検出部３７からハイレベルの過電流検出信号Ｓｏｃが出力され、これが第１フィルタ回路４０及び第２フィルタ回路４２に供給される。このとき、第２フィルタ回路４２の方が第１フィルタ回路４０より時定数が小さく遅延時間が短いので、この第２フィルタ回路４２から過電流検出信号Ｓｏｃがハイレベルとなってから検出期間Ｔ１２（例えば１μｓ）分遅れてハイレベルとなるフィルタ出力Ｓｆ２が出力される。このフィルタ出力Ｓｆ２がオアゲート４３を介してロジック回路５０に入力されることにより、ＩＧＢＴ２２ｂが過電流状態となってから短時間でＩＧＢＴ２２ｂをソフト遮断して過電流保護を確実に行なうことができる。

ちなみに、過電流保護装置３２に第２フィルタ回路４２が省略されて第１フィルタ回路４０のみが設けられている場合には、この第１フィルタ回路４０でターンオン時及びターンオフ時の過電流誤検出による過電流保護の誤動作防止するために、比較的長い誤動作検出防止期間Ｔ１１（例えば４μｓ）を設定する必要がある。
このため、第１フィルタ回路４０のみを設けた場合には、過電流検出信号Ｓｏｃがハイレベルとなってから第２フィルタ回路４２の４倍の遅延時間が経過してから第１フィルタ回路４０からハイレベルとなるフィルタ出力Ｓｆ１が出力される。このため、ＩＧＢＴ２２ｂのゲート電圧Ｖｇをソフト遮断するタイミングが図７（ｂ）で点線図示のように遅れてしまう。この結果、コレクタ電流Ｉｃが、図７（ａ）で点線図示のようにソフト遮断開始時の過電流レベルが非常に大きい値となり、ＩＧＢＴ２２ｂの動作に影響を与えることになる。同様に、センス電圧Ｖｓも図７（ｃ）で点線図示のように増加する。

しかしながら、本実施形態によると、センス電圧Ｖｓに過渡センス電圧Ｖｔｒ１及びＶｔｒ２が重畳されるターンオン時や、センス電圧Ｖｓに過渡センス電圧Ｖｔｒ２が重畳されるターンオフ時のゲート電圧Ｖｇを分圧した分圧ゲート電圧Ｖｇ′がモード判別用閾値電圧Ｖｔｈ２未満である重畳モードであるときには第１フィルタ回路４０によって、過電流検出信号Ｓｏｃの立ち上がりを長い遅延時間分遅らせることにより、過電流保護動作の誤動作を防止する。

一方、ＩＧＢＴ２２ｂがオン状態であって、ゲート電圧Ｖｇを分圧した分圧ゲート電圧Ｖｇ′がモード判別用閾値電圧Ｖｔｈ２以上であって、センス電圧Ｖｓに過渡センス電圧Ｖｔｒ１及びＶｔｒ２の重畳がない通常モード時には、第２フィルタ回路４２によって、過電流検出信号Ｓｏｃの立ち上がりを短い遅延時間分遅らせることにより、短い検出期間Ｔ１２（例えば１μｓ）を経過した後過電流保護動作を開始することができる。

しかも、過電流保護動作を開始するタイミングを第１フィルタ回路４０及び第２フィルタ回路４２を設け、モード判別部３８で重畳モードであるか通常モードであるかを判別し、通常モードであるときに第２フィルタ回路４２への過電流検出信号Ｓｏｃの入力を許容するだけの簡単な構成で正確な過電流保護動作を確保することができる。
さらに、タイミング調整部３９の遅延回路として第１フィルタ回路４０及び第２フィルタ回路４２を適用し、これら第１フィルタ回路４０及び第２フィルタ回路４２をローパスフィルタの構成とすることにより、過電流検出信号Ｓｏｃに重畳する高周波ノイズを除去することができる。

また、モード判別用閾値電圧Ｖｔｈ２については、ミラー電圧Ｖｍより大きく電源電圧Ｖｃｃより小さいゲート電圧Ｖｇに相当する電圧にするとよい。
なお、上記実施形態においては、第１フィルタ回路４０及び第２フィルタ回路４２を図３に示す構成とした場合について説明した。しかしながら、第１フィルタ回路４０及び第２フィルタ回路４２は、図８に示すように構成することもできる。すなわち、電源端子に定電流回路６０を介して第１スイッチ素子としてのｐチャネルＭＯＳＦＥＴ６１のソースを接続し、このｐチャネルＭＯＳＦＥＴ６１のドレインを、第２スイッチ素子としてのｎチャネルＭＯＳＦＥＴ６２を介して接地に接続し、ｐチャネルＭＯＳＦＥＴ６１及びｎチャネルＭＯＳＦＥＴ６２の接続点Ｐ１と接地との間にコンデンサ６３を接続し、接続点Ｐ１及びコンデンサ６３の接続点をコンパレータ６４の非反転入力端子を接続する構成とする。

そして、例えば過電流検出信号Ｓｏｃが入力される入力端子を、ＮＯＴ回路６５を介してｐチャネルＭＯＳＦＥＴ６１及びｎチャネルＭＯＳＦＥＴ６２のゲートに接続し、コンパレータ６４の反転入力側に閾値電圧Ｖｔｈ３を入力し、コンパレータ６４の出力端子を出力端子ｔｏに接続している。
この構成によると、図９（ａ）に示すように、過電流検出信号ＳｏｃがハイレベルとなったときにｐチャネルＭＯＳＦＥＴ６１がオン状態となって、定電流回路６０から出力される定電流がコンデンサ６３に充電される。このため、このコンデンサ６３の端子間電圧Ｖｃが図９（ｂ）に示すように直線的に増加する。

このコンデンサ６３の端子間電圧Ｖｃがコンパレータ６４に供給されて、閾値電圧Ｖｔｈ３と比較される。コンデンサの充電電圧Ｖｃが閾値電圧Ｖｔｈ３以上となったときに、図９（ｃ）に示すように、ハイレベルとなるフィルタ出力Ｓｆ１を出力することができる。すなわち、過電流検出信号Ｓｏｃがローレベルからハイレベルとなると、図９（ｃ）に示す期間Ｔ１１だけ遅延してフィルタ出力Ｓｆ１がハイレベルになる。なお、過電流検出信号Ｓｏｃがハイレベルからローレベルに変化するときは、ｎチャネルＭＯＳＦＥＴ６２がオンしてコンデンサの充電電圧Ｖｃが直ちに０Ｖとなるため、フィルタ出力Ｓｆ１に遅延は生じない。

したがって、第１フィルタ回路４０及び第２フィルタ回路４２を図８の構成とすることにより、図３と同様の作用効果を得ることができる。この場合、コンデンサ６３の充電が定電流回路６０から出力される定電流で行われるので、過電流検出信号Ｓｏｃの立ち上がりの遅延時間を正確に設定することができる。
また、第１フィルタ回路４０及び第２フィルタ回路４２の一方を図３の構成とし、他方を図８の構成とすることもできる。さらには、第１フィルタ回路４０及び第２フィルタ回路４２として、過電流検出信号Ｓｏｃの立ち上がりを遅延可能な任意の構成を有するさまざまな遅延回路を適用することができる。

また、ゲート駆動回路３１や第１フィルタ回路４０及び第２フィルタ回路４２を構成するスイッチ素子としては、ＭＯＳＦＥＴに限定されるものではなく、バイポーラトランジスタ等の他のスイッチ素子を適用することができる。
また、上記実施形態では、電力変換装置１０が三相交流電源１１からの三相交流電力を直流に変換する整流回路を備えている場合について説明したが、これに限定されるものではない。すなわち、三相交流電源１１に代えて単相交流電源を適用することもでき、さらには、バッテリー等の直流電源を使用することもできる。

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

１０…電力変換装置、１１…三相交流電源、１２…整流回路、１３…平滑用コンデンサ、１５…三相交流電動機、２１…インバータ回路、２２ａ〜２２ｆ…ＩＧＢＴ、２３Ｕ…Ｕ相出力アーム、２３Ｖ…Ｖ相出力アーム、２３Ｗ…Ｗ相出力アーム、２４ａ〜２４ｆ…還流ダイオード、２５ａ〜２５ｆ…ゲート駆動装置、３１…ゲート駆動回路、３２…過電流保護装置、３３…ｐチャネルＭＯＳＦＥＴ、３４…ｎチャネルＭＯＳＦＥＴ、３５…駆動アンプ、３６…電流検出部、３７…過電流検出部、３８…モード判別部、３８ａ…ゲート電圧検出部、３８ｂ…コンパレータ、３９…タイミング調整部、４０…第１フィルタ回路、４０ａ，４０ｂ…ＮＯＴ回路、４０ｃ…ｎチャネルＭＯＳＦＥＴ、４０ｄ…ＮＯＴ回路、４１…アンドゲート、４２…第２フィルタ回路、４３…オアゲート、５０…ロジック回路、Ｒ１１…抵抗、Ｃ１１…コンデンサ、６０…定電流回路、６１…ｐチャネルＭＯＳＦＥＴ、６２…ｎチャネルＭＯＳＦＥＴ、６３…コンデンサ、６４…コンパレータ、６５…ＮＯＴ回路

Claims (5)

1. 電流センス端子を有する電圧制御形半導体素子の電流を電流センス端子で検出し、過電流保護を行なう半導体素子の過電流保護装置であって、
   前記電流センス端子を流れるセンス電流をセンス電圧として検出する電流検出部と、
   前記電流検出部で検出したセンス電圧と過電圧閾値とを比較して過電流検出信号を出力する過電流検出部と、
   前記センス電圧に過渡センス電圧が重畳される重畳モードとセンス電圧のみの通常モードとを判別するモード判別部と、
   該モード判別部の判別結果に応じて前記過電流検出信号の検出開始タイミングを調整するタイミング調整部と
   を備えていることを特徴とする半導体素子の過電流保護装置。
2. 前記モード判別部は、前記電圧制御形半導体素子のゲート端子に供給されるゲート電圧を検出するゲート電圧検出部と、該ゲート電圧検出部で検出したゲート電圧が閾値電圧未満であるか否かに応じて前記重畳モードであるか前記通常モードであるかを判別する比較部とを備えていることを特徴とする請求項１に記載の半導体素子の過電流保護装置。
3. 前記タイミング調整部は、前記モード判別部の判別結果が前記重畳モードであるときに、前記過電流検出信号に第１誤検出防止期間を設定する第１遅延回路と、前記モード判別部の判別結果が前記通常モードであるときに、前記過電流検出信号に第１誤検出防止期間より短い第２誤検出防止期間を設定する第２遅延回路とを備えていることを特徴とする請求項１に記載の半導体素子の過電流保護装置。
4. 前記第１遅延回路及び前記第２遅延回路は、一端に前記過電流検出信号が入力される抵抗と、該抵抗の他端が入力端子に接続されるＮＯＴ回路と、前記抵抗及びＮＯＴ回路との接続点と接地との間に介挿されたコンデンサと、該コンデンサと並列に接続された前記過電流検出信号の誤検出防止期間の間導通されるスイッチ素子とを備えたフィルタ回路で構成されていることを特徴とする請求項３に記載の半導体素子の過電流保護装置。
5. 前記第１遅延回路及び前記第２遅延回路は、定電流回路と、該定電流回路及び接地間に相補接続された第１スイッチ素子及び第２スイッチ素子と、該第１スイッチ素子及び第２スイッチ素子との接続点と接地との間に介挿されたコンデンサと、該コンデンサと前記接続点との接続点の電圧と閾値電圧とを比較する比較部とを備えたフィルタ回路で構成されていることを特徴とする請求項３に記載の半導体素子の過電流保護装置。

Images