JP6939059B2 - 半導体素子の駆動装置 - Google Patents

Description

本発明は、インバータ等の電力変換器を構成するＩＧＢＴ等の電圧制御形の半導体素子をオン・オフ駆動すると共に、半導体素子の短絡時における過電流を低減することのできる半導体素子の駆動装置に関する。

インバータ等の電力変換器は、例えばパワーＭＯＳ−ＦＥＴやＩＧＢＴ等の電圧制御形の半導体素子を主体として構成される。この種の半導体素子をオン・オフ駆動する駆動装置は、専ら、例えばＩＧＢＴの駆動回路と共に、ＩＧＢＴを過電圧・過電流や短絡に起因する過熱からＩＧＢＴを保護するための保護回路を備えた制御ＩＣとして構成される。

図９は、保護回路として過電流検出機能を備えた駆動装置１の要部概略構成を示す図で、符合２は電圧制御形の半導体素子であるＩＧＢＴである。このＩＧＢＴ２は、コレクタ・エミッタ間に流れる電流Ｉcに比例するセンス電流ｉcを出力する電流検出端子を備えたものからなる。尚、図中符合３はＩＧＢＴ２のコレクタ・エミッタ間に逆並列に接続されたフリーホイーリング・ダイオードである。

ＩＧＢＴ２は、ドライブ回路４から与えられるパルス状の駆動信号をゲートに受けてオン・オフ駆動される。ドライブ回路４は、例えばカスケードに接続されてＰＷＭ変調されたパルス信号を受けて相補的にオン・オフ駆動されるＰ型ＭＯＳ-ＦＥＴ５とＮ型ＭＯＳ-ＦＥＴ６とを備える。このドライブ回路４は、Ｐ型ＭＯＳ-ＦＥＴ５とＮ型ＭＯＳ-ＦＥＴ６との直列接続点から、電源電圧Ｖccまたは接地電圧（０Ｖ）の２値をとる駆動信号を出力するように構成される。

このように構成された駆動装置１に組み込まれる保護回路の一つである過電流検出機能は、ＩＧＢＴ２の電流検出端子から出力されるセンス電流ｉcを電圧変換する抵抗ＲＳからなる電流検出回路７を備える。比較器からなる過電流検出回路８は、電流検出回路７により検出された電流検出電圧Ｖsを所定の過電流検出閾値電圧Ｖrefと比較することでＩＧＢＴ２に流れる過電流を検出する。具体的には過電流検出回路８は、電流検出電圧Ｖsが過電流検出閾値電圧Ｖrefを超えたとき、ＩＧＢＴ２に流れる電流が過電流であるとして検出する。

この過電流検出回路８から出力される過電流検出信号Ｓocは、ローパス・フィルタ回路９を介して所定時間遅延された後、例えばロジック回路からなる保護回路１０に与えられる。この保護回路１０により、例えばドライブ回路４が出力するパルス信号のデューティが変更され、或いはパルス信号の出力自体を停止することでＩＧＢＴ２のオン・オフ駆動が制御される。そしてこのＩＧＢＴ２のオン・オフ駆動の制御により過電流、ひいては短絡電流によるＩＧＢＴ２の素子破壊が防止される。ちなみにこのように構成された駆動装置１は、例えば特許文献１等に詳しく紹介される。

ところで図９に示す駆動装置１は、ＩＧＢＴ２のターン・オン時やターン・オフ時における過電流検出においてＩＧＢＴ２の素子構造に由来する課題を有する。即ち、図１０(ａ)〜(ｃ)にＩＧＢＴ２のターン・オン時における各部の電圧・電流の変化を示すように、タイミングｔ１においてＩＧＢＴ２のゲートに電源電圧Ｖccからなる駆動電圧を印加すると、この駆動電圧によってＩＧＢＴ２のゲート容量（ゲート・コレクタ間容量）の充電が開始される。このゲート容量の充電によりＩＧＢＴ２のコレクタ・エミッタ間電圧Ｖceが緩やかに減少し始める。その後、ゲート電圧Ｖgが次第に高くなり、ＩＧＢＴ２のオン電圧に達したタイミングｔ２からコレクタ電流Ｉcが流れ始める。

そしてタイミングｔ３においてゲート電圧Ｖgがミラー電圧Ｖmに達すると、ＩＧＢＴ２にはゲート電圧Ｖgに応じたコレクタ電流Ｉcが流れる（ミラー期間）。この際、コレクタ電流Ｉcは、対抗アームのダイオードの転流に起因して急激に増加してオーバーシュートした後、定電流状態に移行する。またこのミラー期間においては、ＩＧＢＴ２のコレクタ・エミッタ間電圧Ｖceの変動に伴うゲート容量の変化とゲート容量の充電によりゲート電圧Ｖgが一定に保持される。その後、コレクタ・エミッタ間電圧Ｖceが０Ｖに低下したタイミングｔ４から再度ゲート電圧Ｖgが増加し、ゲート電圧Ｖgが電源電圧Ｖccに達したタイミングｔ５においでゲート電圧Ｖgが一定となってＩＧＢＴ２のターン・オンが完了する。

このようなＩＧＢＴ２の素子構造に起因するターン・オン時の動作については、例えば特許文献２等に詳しく紹介される通りである。

特開２０１２―２３８９９号公報 特開平７―２４０５１６号公報

ところでＩＧＢＴ２がターン・オンする際、ＩＧＢＴ２のゲート・エミッタ間に流れるゲート電流が該ＩＧＢＴ２の電流検出端子から抵抗ＲＳに流れ込む。この電流検出端子から流れ込むゲート電流により、図１０(ｃ)に示すように抵抗ＲＳを介して検出される電流検出電圧Ｖsに過渡センス電圧Ｖtrが重畳することが否めない。特にＩＧＢＴ２のターン・オン時およびターン・オフ時には、ゲート電圧Ｖgが電源電圧Ｖccよりも低い状態にあるのでＩＧＢＴ２のオン抵抗が高く、これに伴って過渡センス電圧Ｖtrも高くなる。

従ってＩＧＢＴ２のターン・オン時およびターン・オフ時に発生する過渡センス電圧Ｖtrを過電流として誤検出しないようにすることが望まれる。この誤検出防止については、例えば特許文献１に開示されるようにＩＧＢＴ２を構成する主ＩＧＢＴセルのゲート閾値電圧よりもセンスＩＧＢＴセルのゲート閾値電圧を高くすれば良い。或いは過電流検出のための過電流検出閾値電圧Ｖrefを高めに設定したり、過電流の誤検出防止期間を長めに設定しておけば良い。

しかしながらＩＧＢＴ２のターン・オン時およびターン・オフ時における動作特性に合わせて過電流の誤検出防止期間を設定すると、過電流検出に大きな時間遅れが生じると言う不具合がある。しかもこのような過電流の検出時間遅れの問題を解消するべく、ＩＧＢＴ２の素子構造を工夫して前述したゲート閾値電圧を調整することも困難である。

本発明はこのような事情を考慮してなされたもので、その目的は、例えばＩＧＢＴからなる絶縁ゲート型の半導体素子に流れる過電流を、ターン・オン時およびターン・オフ時における過渡センス電圧の影響を受けることなく、短時間に確実に検出することのできる保護機能を備えた半導体素子の駆動装置を提供することにある。

本発明に係る半導体素子の駆動装置は、例えばＩＧＢＴ等の電圧制御形の半導体素子をオン・オフ駆動すると共に、ＩＧＢＴを過電流（短絡電流）に起因する熱破壊から保護する機能を備えたものであって、
前記半導体素子に流れる電流を電圧変換して検出する電流検出回路と、
この電流検出回路により検出された電流検出電圧を所定の過電流検出閾値電圧と比較して前記半導体素子に流れる過電流を検出する過電流検出回路と、
この過電流検出回路による過電流検出時に前記半導体素子のオン・オフ駆動を制御して前記半導体素子の熱破壊を防止する保護回路と、
前記半導体素子のゲート電圧に応じて前記過電流検出閾値電圧を第１の閾値電圧、または第１の閾値電圧よりも低い第２の閾値電圧に選択的に切換えるゲート電圧検出回路と、
前記半導体素子のゲート電圧に応じて前記保護回路の動作開始タイミングを調整するタイミング調整回路と
を備えたことを特徴としている。

ちなみに前記ゲート電圧検出回路は、前記ゲート電圧が所定の基準電圧よりも低い時には前記第１の閾値電圧を選択し、前記ゲート電圧が所定の基準電圧よりも高くなった時には、前記第２の閾値電圧を選択するように構成される。具体的には前記ゲート電圧検出回路は、前記半導体素子がオン状態であり、ゲート電圧が所定の基準電圧よりも低い時には前記過電流検出回路に前記第１の閾値電圧Ｖref１を設定する。また半導体素子のターン・オン時やターン・オフ時に生じる過渡センス電圧のゲート電圧への重畳によって前記ゲート電圧が所定の基準電圧よりも高くなった時には、前記過電流検出回路に前記第２の閾値電圧Ｖref２を設定する。

好ましくは、前記半導体素子は、例えばコレクタ・エミッタ間に流れる電流に比例した電流を出力する電流検出端子を備えたＩＧＢＴからなる。そして前記電流検出回路は、抵抗を介して前記半導体素子が備える電流検出端子から出力されるセンス電流を電圧変換して前記半導体素子に流れる過電流を検出するように構成される。

ちなみに前記タイミング調整回路は、前記半導体素子のターン・オン時およびターン・オフ時における前記保護回路の動作開始タイミングを所定時間遅らせて過電流の誤検出を防止するものである。具体的には前記タイミング調整回路は、前記過電流検出回路により検出された過電流検出信号Ｓocを遅延して前記保護回路に与える遅延回路からなり、前記半導体素子のゲート電圧に応じて該遅延回路による遅延時間を変更するように構成される。

本発明に係る半導体素子の駆動装置においては、半導体素子のゲート電圧に応じて過電流検出回路における過電流検出閾値電圧が変更される。特にゲート電圧が所定のゲート基準電圧よりも低い時には過電流検出閾値電圧として第１の閾値電圧が設定される。またゲート電圧が所定のゲート基準電圧よりも高い時には過電流検出閾値電圧として前記第１の閾値電圧よりも低い第２の閾値電圧が設定される。

従ってゲート電圧が所定のゲート基準電圧よりも低い状態においては、過電流検出閾値電圧が第１の閾値電圧として高く設定されているので、過渡センス電圧Ｖtrの増加の影響を受けることなしに過電流検出を確実に行うことが可能となる。これに対してゲート電圧が印加されている状態において、半導体素子の短絡等が伴うとコレクタ電流が増加する。するとゲート電圧が所定のゲート基準電圧よりも高くなり、過電流検出閾値電圧が第２の閾値電圧として低く設定される。この結果、半導体素子の短絡等に起因する過電流を．僅かな時間遅れの下で速やかに、且つ確実に検出することが可能となる。従って過電流保護機能を速やかに働かせることができ、その過電流を効果的に抑制することができる。そして過電流に起因する素子破壊等を効果的に防止することが可能となる。

また上述した構成に加えてゲート電圧に応じて過電流検出期間を制御する技術を併用することで、ターン・オン時およびターン・オフ時における過電流検出を、より確実に速やかに行うことを可能とする等の効果がある。

本発明の第１の実施形態に係る半導体素子の駆動装置の要部概略構成図。 図１に示す駆動装置におけるターン・オン時の過電流検出動作を示す図。 図１に示す駆動装置におけるフィルタ回路（タイミング調整回路）の構成例を示す図。 図３に示すフィルタ回路（タイミング調整回路）の動作を示す図。 図１に示す駆動装置におけるフィルタ回路（タイミング調整回路）の別の構成例を示す図。 図５に示すフィルタ回路（タイミング調整回路）の動作を示す図。 本発明の第２の実施形態に係る半導体素子の駆動装置の要部概略構成図。 図７に示す駆動装置における過電流検出動作を示す図。 過電流保護機能を備えた従来の半導体素子の駆動装置の腰部概略構成図。 ＩＧＢＴのターン・オン時における各部の電圧・電流の変化と、過渡センス電圧に起因する過電流検出の問題点を説明するための図。

以下、図面を参照して本発明に係る半導体素子の駆動装置の実施形態について説明する。

図１は本発明の第１の実施形態に係る半導体素子の駆動装置の要部概略構成図を示している。尚、図９に示した従来の半導体素子の駆動装置１と同一部分には同一符号を付して示しており、その説明については省略する。

この実施形態に係る半導体素子の駆動装置１が特徴とするところは、図９に示した駆動装置１が備える基本構成に加えて、ＩＧＢＴ２のゲート電圧を検出するゲート電圧検出回路１１を備える点にある。このゲート電圧検出回路１１は、直列接続された分圧抵抗Ｒａ,Ｒｂからなり、ＩＧＢＴ２のゲート電圧Ｖgを分圧して検出する分圧回路を備える。比較器１２は、分圧回路からなるゲート電圧検出回路１１によりゲート電圧Ｖgを分圧して検出されたゲート検出電圧Ｖg'を所定のゲート基準電圧Ｖthと比較する。そして比較器１２は、ゲート電圧Ｖg（ゲート検出電圧Ｖg'）が所定のゲート基準電圧ＶTH（ゲート基準電圧Ｖth）よりも高いか否かを判定する。具体的にはゲート検出電圧Ｖg'がゲート基準電圧Ｖthよりも高いか否かを判定する。

尚、以下の説明ではゲート検出電圧Ｖg'とゲート基準電圧Ｖthとの比較を、単にゲート電圧Ｖgとゲート基準電圧ＶTHとの比較として簡略的に説明する。またＩＧＢＴ２のゲートに加えられる駆動信号が電源電圧Ｖccまたは接地電圧（０Ｖ）の２値をとり、ゲート電圧Ｖgの最大レベルが電源電圧Ｖccである場合、ゲート基準電圧ＶTHは電源電圧Ｖccよりも所定の電圧レベルだけ低く設定される。

ゲート電圧検出回路１１は、ゲート電圧Ｖgが所定のゲート基準電圧ＶTHよりも低い時、第１のスイッチ回路１３をオンすると共に、反転回路１４を介して第２のスイッチ回路１５をオフにする。またゲート電圧検出回路１１は、ゲート電圧Ｖgがゲート基準電圧ＶTHよりも高い時、第１のスイッチ回路１３をオフにすると共に、反転回路１４を介して第２のスイッチ回路１５をオンにする。

ちなみに第１および第２のスイッチ回路１３,１５は、その択一的にオン動作に伴って第１の閾値電圧Ｖref１、または第１の閾値電圧Ｖref１よりも低い第２の閾値電圧Ｖref２（＜Ｖref１）を選択し、過電流検出閾値電圧として比較器からなる過電流検出回路８に与える役割を担う。

従ってＩＧＢＴ２がオン状態である場合、ゲート電圧Ｖgは電源電圧Ｖccに保たれるので、ゲート電圧Ｖgはゲート基準電圧ＶTHよりも高い状態にある。従って過電流検出回路８には第２の閾値電圧Ｖref２が過電流検出閾値電圧として設定され、この条件下において過電流検出（短絡検出）が実行される。

これに対してＩＧＢＴ２のターン・オン時には、ゲート電圧Ｖgが接地電圧（０Ｖ）から電源電圧Ｖccに立ち上がり、またターン・オフ時にはゲート電圧Ｖgが接地電圧（０Ｖ）から電源電圧Ｖccに立ち下がる。従ってその遷移過程において、ゲート電圧Ｖgはゲート基準電圧ＶTHよりも低くなる。そしてゲート電圧Ｖgがゲート基準電圧ＶTHよりも低い時、第１の閾値電圧Ｖref１が過電流検出閾値電圧として過電流検出回路８に設定される。

従って上述した如く構成された駆動装置１によれば、ＩＧＢＴ２がオン動作し、ゲート電圧Ｖgが電源電圧Ｖccに保たれている状態においては、比較器８は第２の閾値電圧Ｖref２が設定された状態で過電流検出を実行する。この状態において短絡等に起因する過電流がＩＧＢＴ２に流れた場合には、過電流２起因して電流検出電圧Ｖsが上昇する。このようにして検出される電流検出電圧Ｖsが第２の閾値電圧Ｖref２を上回った時、比較器８はこの状態を過電流の発生として検出する。

一方、ＩＧＢＴ２が、例えばターン・オンする過程においては、ゲート電圧Ｖgは接地電圧（０Ｖ）から電源電圧Ｖccに向けて徐々に立ち上がる。これ故、前述したようにターン・オン過程の初期時にはゲート電圧Ｖgはゲート基準電圧ＶTHよりも低い状態にある。この結果、過電流検出回路８には過電流検出閾値電圧として第１の閾値電圧Ｖref１が設定される。ちなみに第１の閾値電圧Ｖref１は、ゲート電圧Ｖgに重畳する電圧ノイズや過渡センス電圧の発生に伴う電流検出電圧Ｖsの一時的な上昇を見込んで設定される電圧値である。

従ってターン・オン時に発生する過渡センス電圧に伴って電流検出電圧Ｖsが一時的に上昇しても、過電流検出回路８には第１の閾値電圧Ｖref１が設定されているので、電流検出電圧Ｖsの一時的な上昇を過電流として誤検出することがない。そしてターン・オンが完了してＩＧＢＴ２がオンとなり、ゲート電圧Ｖｇが電源電圧Ｖccまで上昇してゲート基準電圧ＶTHよりも高くなった時、第２の閾値電圧Ｖref２が過電流検出回路（比較器）８に与えられる。

図２(ａ)〜(ｃ)は、図１に示した制御装置１における過電流検出動作を示す図で、ＩＧＢＴ２がオン状態にあるときに発生する過電流の様子を示している。例えばＩＧＢＴ２のゲート電圧Ｖgが図２(ｂ)に示すように電源電圧Ｖccに達しており、負荷に電流が出力されていない状態においては、ＩＧＢＴ２に流れるコレクタ電流Ｉcは図２(ａ)に示すように零（０）である。従ってこのときに検出される電流検出電圧Ｖsも図２(ｃ)に示すように零（０）である。そしてこのオン状態においては、ＩＧＢＴ２のゲート電圧Ｖgは、図２(ｂ)に示すように電源電圧Ｖccに保たれており、所定のゲート基準電圧ＶTHよりも高い状態にある。従って過電流検出回路（比較器）８には第２の閾値電圧Ｖref２が設定されている。

この状態において、例えば図２(ａ)に示すようにタイミングｔ１１から短絡に起因する短絡電流がＩＧＢＴ２に流れ始めると、これに伴ってコレクタ電流Ｉcが０Ａから上昇を開始する。そしてコレクタ電流Ｉcの上昇に伴って図２(ｃ)に示すように電流検出電圧Ｖsが上昇する。そしてタイミングｔ１２において電流検出電圧Ｖsが第２の閾値電圧Ｖref２を超えたとき、過電流検出回路（比較器）８は過電流検出信号Ｓocを出力する。

すると保護回路１０は、タイミング調整回路（ローパス・フィルタ回路）９を介して過電流検出信号Ｓocを入力する。そして保護回路１０は、タイミング調整された過電流検出信号Ｓoc（後述する信号Ｓf１）が入力されたとき、ドライブ回路４の出力を制御する等して、例えばＩＧＢＴ２のゲート電圧Ｖgを低下させる。このゲート電圧Ｖgの低下制御は、例えば型ＭＯＳ-ＦＥＴ５を強制的にオフにし、これに連動させてＮ型ＭＯＳ-ＦＥＴ６をオンにすることによって行われる。この結果、図２(ｂ)に示すようにゲート電圧Ｖgが所定の時間遅れを持ってターン・オフを開始し、ＩＧＢＴ２がオフ制御される。

そしてゲート電圧Ｖgの低下に伴って、該ゲート電圧Ｖgがゲート基準電圧ＶTHよりも低くなった時、図２(ｃ)に示すように過電流検出回路（比較器）８に設定される過電流検出閾値電圧が第２の閾値電圧Ｖref２から第１の閾値電圧Ｖref１へと切り替えられる。

従ってこのように構成された駆動装置１によれば、ＩＧＢＴ２がオン状態であるときに過電流が発生すると、図２(ｃ)に示すように電流検出電圧Ｖsと第２の閾値電圧Ｖref２との比較によって過電流が速やかに検出されて過電流保護動作が起動される。この結果、図２(ａ)に示すように短絡に起因する過電流（コレクタ電流Ｉc）が過大となる前に過電流保護動作を働かせてコレクタ電流Ｉcを、ひいては短絡に起因する過電流を遮断することが可能となる。

ちなみにゲート電圧Ｖgに拘わりなく過電流検出閾値電圧を、例えば第１の閾値電圧Ｖref１として設定している従来の駆動装置１においては、図２(ｃ)に破線で示すように電流検出電圧Ｖsが第１の閾値電圧Ｖref１を超えた時点で過電流が検出される。これ故、過電流の発生から過電流の検出までに時間が掛ることが否めない。しかもこの場合、過電流検出までに時間が掛る分、図２(ａ)に示すように時間と共に増加する過電流が多く流れる。

従って過電流検出閾値電圧を固定的に設定している従来の駆動装置１に比較して、本発明によれば過電流レベルを低く抑えることができ、その分、ＩＧＢＴ２における不本意な発熱を抑えてＩＧＢＴ２に与えるダメージを低減することが可能となる。

ここで過電流検出信号Ｓocを遅延して保護回路１０に与える遅延回路としてのローパス・フィルタ回路９について簡単に説明する。このローパス・フィルタ回路９は、例えば図３に示すように過電流検出信号Ｓocがハイ・レベルのとき、入力抵抗９ａを通して過電流検出信号Ｓocの電圧を受けて充電されるコンデンサ９ｂと、過電流検出信号Ｓocがロー・レベルのとき、反転回路９ｃを介してオン駆動されてコンデンサ９ｂの充電電荷を放電させるＭＯＳ-ＦＥＴ９ｄを備える。またローパス・フィルタ回路９の出力段に直列に設けられた２段構成の反転回路９ｅ,９ｆは、コンデンサ９ｂの充電電圧Ｖｃを所定の反転閾値電圧と比較して反転動作し、保護回路１０に出力する信号Ｓf１を生成する役割を担う。

このように構成された遅延回路としてのローパス・フィルタ回路９によれば、図４（ａ）,（ｂ）に示すように過電流検出信号Ｓocがハイ・レベルになった時点からコンデンサ９ｂの充電が開始される。そして充電に伴ってコンデンサ９ｂの充電電圧Ｖｃが所定の反転閾値電圧を超えたときに反転回路９ｅ,９ｆが順次反転することで、図４(ｃ)に示すように過電流検出信号Ｓocがハイ・レベルになった時点から所定時間Ｔ１だけ遅れて信号Ｓf１が出力される。そしてこのローパス・フィルタ回路９による過電流検出信号Ｓocの遅延制御により、過電流検出動作と過電流保護動作とのコンフリクトが回避されて、その動作安定化が図られる。

尚、ローパス・フィルタ回路９を、例えば図５に示すように構成することも可能である。このローパス・フィルタ回路９は、電源電圧Ｖccと接地電圧（０Ｖ）との間にカスケード接続されて設けられた一対のＰ型ＭＯＳ-ＦＥＴ９ｈとＮ型ＭＯＳ-ＦＥＴ９ｉを備える。過電流検出信号Ｓocを入力して反転動作する反転回路９ｇは、その出力によりＰ型ＭＯＳ-ＦＥＴ９ｈおよびＮ型ＭＯＳ-ＦＥＴ９ｉを相補的にオン・オフ駆動する。

Ｐ型ＭＯＳ-ＦＥＴ９ｈは、オン動作によってコンデンサ９ｂを定電流源９ｊにより一定電流で充電し、またＮ型ＭＯＳ-ＦＥＴ９ｉは、オンによってコンデンサ９ｂの充電電荷を放電させる。この充放電に伴うコンデンサ９ｂの充電電圧Ｖｃを比較器９ｋにより所定の閾値電圧と比較することで、保護回路１０に出力する信号Ｓf１が生成される。

このように構成されたローパス・フィルタ回路９によれば、コンデンサ９ｂが一定電流で充電されるので、図６に示すようにコンデンサ９ｂの充電電圧Ｖｃは一定の傾きで直線的に変化する。従ってこのようなコンデンサ９ｂの充電電圧Ｖｃを所定の閾値電圧と比較する比較器９ｋにおいては、過電流検出信号Ｓocがハイ・レベルとなったタイミングから信号Ｓf１を出力までの遅延時間を精度良く設定することができる。

次に本発明の第２の実施形態に係る半導体素子の駆動装置１について図７を参照して説明する。

この第２の実施形態に係る駆動装置１は、図１に示した駆動装置１の基本構成に加えて、ローパス・フィルタ回路９に対して並列に第２のローパス・フィルタ回路１６を備える。この第２のローパス・フィルタ回路１６は、ゲート電圧Ｖgがゲート基準電圧ＶTHよりも高い時、比較器１２の出力を受けてゲートが開かれるアンド・ゲート回路１７を介して比較器８が出力する過電流検出信号Ｓocを受けて起動される。またローパス・フィルタ回路１６は、ゲート電圧Ｖgがゲート基準電圧ＶTHよりも低い時、反転回路１４の出力を受けてゲートが開かれるアンド・ゲート回路１８を介して比較器８が出力する過電流検出信号Ｓocを受けて起動される。換言すればアンド・ゲート回路１７,１８は、ゲート電圧Ｖgに応じて択一的にゲート開成されて過電流検出信号Ｓoc第２のローパス・フィルタ回路１６またはローパス・フィルタ回路９に入力する。

そして第２のローパス・フィルタ回路１６は、過電流検出信号Ｓocを所定時間（例えば４μsec）に亘って遅延した信号Ｓf２を生成して出力する。またローパス・フィルタ回路９は、前述したように過電流検出信号Ｓocを所定時間（例えば１μsec）に亘って遅延した信号Ｓf１を生成して出力する。この第２のローパス・フィルタ回路１６が出力する信号Ｓf２、およびローパス・フィルタ回路９が出力する信号Ｓf１は、オア回路１９を介して保護回路１０に与えられる。

ちなみに第２のローパス・フィルタ回路１６は、基本的にはローパス・フィルタ回路９と同様に、例えば図３または図５に示すように構成される。しかしローパス・フィルタ回路９,１６は、過電流検出信号Ｓocを遅延して信号Ｓf１,Ｓf２を出力するまでの遅延時間Ｔd１,Ｔd２を異にしている。具体的にはローパス・フィルタ回路９, １６は、コンデンサ９ｂの充電時定数を変えることで、或いはコンデンサ９ｂの充電電流を変えることで、その遅延時間Ｔd１,Ｔd２を異ならせている。

このように構成された制御装置１によれば、ゲート電圧Ｖgに応じて比較器８による過電流検出時から保護回路１０を起動するまでの、いわゆる過電流動作保護期間を決定する遅延時間Ｔd１,Ｔd２を切換えることができる。

即ち、図８に過電流が発生した際の動作波形を示すように、ゲート電圧Ｖgがゲート基準電圧ＶTHよりも高い時には、比較器８には第１の閾値電圧Ｖref１が設定されている。そして比較器８は電流検出電圧Ｖsが第１の閾値電圧Ｖref１を超えたとき、図８(ｄ)に破線で示すように過電流検出信号Ｓocを出力する。この際、アンド・ゲート回路１７がゲート開成され、アンド・ゲート回路１８が遮断されているので、比較器８が出力する過電流検出信号Ｓocは第２のローパス・フィルタ回路１６にだけ入力される。

この結果、図８(ｆ)に破線で示すように過電流を検出したタイミングｔ１２から所定の遅延時間Ｔd１（例えば４μsec）を経たタイミングで第２のローパス・フィルタ回路１６が出力する信号Ｓf２によって保護回路１０がトリガされる。従って過電流の誤検出による過電流保護の誤動作を十分な時間的余裕をもって防止することが可能となる。

これに対してゲート電圧Ｖgがゲート基準電圧ＶTHよりも低い時には、前述した実施形態において説明したように比較器８には第２の閾値電圧Ｖref２が設定されている。そして比較器８は電流検出電圧Ｖsが第２の閾値電圧Ｖref２を超えたとき、図８(ｄ)に実線で示すように過電流検出信号Ｓocを出力する。この際、アンド・ゲート回路１７が遮断され、アンド・ゲート回路１８がゲート開成されているので、比較器８が出力する過電流検出信号Ｓocはローパス・フィルタ回路９だけ入力される。

この結果、図８(ｆ)に実線で示すように過電流を検出したタイミングｔ１２から所定の遅延時間Ｔd１（例えば１μsec）を経たタイミングでローパス・フィルタ回路９が出力する信号Ｓf１によって保護回路１０がトリガされる。従って過電流が生じたタイミングから僅かな時間遅れで保護回路１０によるか過電流保護動作を実行させることができ、図８(ａ)に示すように過電流レベルを低く抑えることが可能となる。

これに対してゲート電圧Ｖgがゲート基準電圧ＶTHよりも高い時には、前述したように比較器８には第１の閾値電圧Ｖref１が設定されている。そして比較器８は電流検出電圧Ｖsが第２の閾値電圧Ｖref２よりも高い第１の閾値電圧Ｖref１を超えたときにだけ過電流検出信号Ｓocを出力する。またこの状態にいては比較器１２の出力を受けてアンド・ゲート回路１７がゲート開成されている。この結果、比較器８が出力する過電流検出信号Ｓocは、ローパス・フィルタ回路９と共に、第２のローパス・フィルタ回路１６にそれぞれ入力される。

従って本発明によれば前述したゲート電圧Ｖgに応じた過電流検出閾値電圧に変更に加えて、上述したゲート電圧Ｖgに応じて過電流検出タイミングから過電流保護動作を開始させるまでの遅延時間（過電流動作の保護期間）を変更することで、電圧ノイズによる過電流の誤検出を確実に防ぐことができる。その上で過渡センス電圧や短絡等に起因する過電流の発生を速やかに検出して過電流保護動作を起動させることができる。

しかも短絡等に起因する過電流の発生を速やかに検出することができるので、過電流レベルが低い段階で過電流を検出することができる。そして過電流保護動作を速やかに起動することができる。これ故、ＩＧＢＴ２に流れる過電流の量（過電流エネルギ量）を大幅に低減することが可能となる等の効果がそうせられる。

尚、本発明は上述した実施形態に限定されるものではない。ここでは電圧制御型の半導体素子としてＩＧＢＴを例に説明したが、パワーＭＯＳ-ＦＥＴである場合にも同様に適用することができる。またゲート電圧Ｖg（Ｖg'）を判定するゲート基準電圧ＶTH（Ｖth）については、ＩＧＢＴやパワーＭＯＳ-ＦＥＴの素子特性に合わせて設定すれば良い。更に第１の閾値電圧Ｖref１または第２の閾値電圧Ｖref２として選択的に設定される過電流検出閾値電圧についても、半導体素子の素子特性に合わせて設定すれば良いことは言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ 駆動装置
２ ＩＧＢＴ（電圧制御形の半導体素子）
３ フリーホイーリング・ダイオード
４ ドライブ回路
５ Ｐ型ＭＯＳ-ＦＥＴ
６ Ｎ型ＭＯＳ-ＦＥＴ
７ 電流検出回路
８ 過電流検出回路（比較器）
９ タイミング調整回路（ローパス・フィルタ回路）
１０ 保護回路（ロジック回路）
１１ ゲート電圧検出回路（分圧回路）
１２ 比較器
１３ スイッチ回路
１４ 反転回路
１５ スイッチ回路
１６ タイミング調整回路（第２のローパス・フィルタ回路）
１７, １８ アンド・ゲート回路
１９ オア回路

Claims (6)

1. 電圧制御形の半導体素子をオン・オフ駆動する半導体素子の駆動装置であって、
   前記半導体素子に流れる電流を電圧変換して検出する電流検出回路と、
   この電流検出回路により検出された電流検出電圧を所定の過電流検出閾値電圧と比較して前記半導体素子に流れる過電流を検出する過電流検出回路と、
   この過電流検出回路による過電流検出時に前記半導体素子のオン・オフ駆動を制御して前記半導体素子の熱破壊を防止する保護回路と、
   前記半導体素子のゲート電圧に応じて前記過電流検出閾値電圧を第１の閾値電圧、または第１の閾値電圧よりも高い第２の閾値電圧に選択的に切換えるゲート電圧検出回路と、
   前記半導体素子のゲート電圧に応じて前記保護回路の動作開始タイミングを調整するタイミング調整回路と、を備え、
   前記タイミング調整回路は、前記半導体素子のターン・オン時およびターン・オフ時における前記保護回路の動作開始タイミングを所定時間遅らせて過電流の誤検出を防止するものであることを特徴とする半導体素子の保護装置。
2. 電圧制御形の半導体素子をオン・オフ駆動する半導体素子の駆動装置であって、
   前記半導体素子に流れる電流を電圧変換して検出する電流検出回路と、
   この電流検出回路により検出された電流検出電圧を所定の過電流検出閾値電圧と比較して前記半導体素子に流れる過電流を検出する過電流検出回路と、
   この過電流検出回路による過電流検出時に前記半導体素子のオン・オフ駆動を制御して前記半導体素子の熱破壊を防止する保護回路と、
   前記半導体素子のゲート電圧に応じて前記過電流検出閾値電圧を第１の閾値電圧、または第１の閾値電圧よりも高い第２の閾値電圧に選択的に切換えるゲート電圧検出回路と、
   前記半導体素子のゲート電圧に応じて前記保護回路の動作開始タイミングを調整するタイミング調整回路と、を備え、
   前記タイミング調整回路は、前記過電流検出回路により検出された過電流検出信号Ｓocを遅延して前記保護回路に与える遅延回路からなり、前記半導体素子のゲート電圧に応じて該遅延回路による遅延時間を変更するものであることを特徴とする半導体素子の保護装置。
3. 前記ゲート電圧検出回路は、前記ゲート電圧が所定のゲート基準電圧よりも高い時には前記第１の閾値電圧を選択し、前記ゲート電圧が所定のゲート基準電圧よりも低い時には前記第２の閾値電圧を選択するものである請求項１又は２に記載の半導体素子の保護装置。
4. 前記半導体素子は、コレクタ・エミッタ間に流れる電流に比例した電流を出力する電流検出端子を備えたＩＧＢＴである請求項１又は２に記載の半導体素子の保護装置。
5. 前記電流検出回路は、抵抗を介して前記半導体素子が備える電流検出端子から出力されるセンス電流を電圧変換して前記半導体素子に流れる過電流を検出するものである請求項１又は２に記載の半導体素子の保護装置。
6. 前記ゲート電圧検出回路は、前記半導体素子がオン状態でゲート電圧が高いときに前記過電流検出回路に前記第１の閾値電圧を設定し、前記半導体素子のターン・オンまたはターン・オフに伴ってゲート電圧が低下したときに前記過電流検出回路に前記第２の閾値電圧を設定するものである請求項１又は２に記載の半導体素子の保護装置。

Images