JPWO2007122890A1 - Photoelectric conversion device and radiation image capturing device - Google Patents
Photoelectric conversion device and radiation image capturing device Download PDFInfo
- Publication number
- JPWO2007122890A1 JPWO2007122890A1 JP2008512006A JP2008512006A JPWO2007122890A1 JP WO2007122890 A1 JPWO2007122890 A1 JP WO2007122890A1 JP 2008512006 A JP2008512006 A JP 2008512006A JP 2008512006 A JP2008512006 A JP 2008512006A JP WO2007122890 A1 JPWO2007122890 A1 JP WO2007122890A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- photoelectric conversion
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 117
- 230000005855 radiation Effects 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 93
- 238000010586 diagram Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 ITO Chemical compound 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
露光量が少ないときのS/Nを改善した光電変換装置及びこの光電変換装置を備えた放射線像撮像装置を提供する。この光電変換装置は、基板上に少なくとも第1の電極と光電変換層と第2の電極を有し、第1の電極に常時第1の電圧を印加し、第2の電極に第2の電圧を印加して初期化した後、第2の電極をフローティング状態にして、光電変換層に入射した光により発生した電子またはホールを第2の電極から読み出す光電変換素子において、第2の電極と同一面上に、第2の電極を囲むように第3の電極を設け、第1の電圧が第2の電圧より高いときは、第2の電圧より高い電圧を、第2の電圧が第1の電圧より高いときは、第1の電圧より高い電圧を、第3の電圧として常時第3の電極に印加することを特徴とする。Provided are a photoelectric conversion device having improved S / N when the exposure amount is small, and a radiation image capturing device including the photoelectric conversion device. This photoelectric conversion device has at least a first electrode, a photoelectric conversion layer, and a second electrode on a substrate, always applies a first voltage to the first electrode, and applies a second voltage to the second electrode. In the photoelectric conversion element that reads out the electrons or holes generated by the light incident on the photoelectric conversion layer from the second electrode by putting the second electrode in a floating state after applying and initializing the same as the second electrode A third electrode is provided on the surface so as to surround the second electrode, and when the first voltage is higher than the second voltage, the second voltage is higher than the second voltage. When the voltage is higher than the voltage, a voltage higher than the first voltage is always applied to the third electrode as the third voltage.
Description
本発明は、光電変換装置及び放射線像撮像装置に関する。 The present invention relates to a photoelectric conversion device and a radiation image capturing device.
従来から放射線像の撮像には、増感紙と放射線写真フィルムを組み合わせたフィルムスクリーンシステムがよく用いられている。この方法によれば、被写体を透過した被写体の内部情報を含む放射線が増感紙によって放射線の強度に比例した可視光に変換され、その可視光が放射線写真フィルムを感光させることにより、放射線像がフィルム上に形成される。しかしながらこのようなフィルム方式では、撮像した放射線画像を医師が得るまでには、途中にフィルムの現像過程があるため、手間と時間を要する等の問題がある。 Conventionally, a film screen system in which an intensifying screen and a radiographic film are combined is often used for capturing a radiographic image. According to this method, the radiation including the internal information of the subject that has passed through the subject is converted into visible light proportional to the intensity of the radiation by the intensifying screen, and the visible light is exposed to the radiographic film so that the radiation image is formed. Formed on a film. However, in such a film system, there is a problem that it takes time and effort because there is a film development process in the middle before the doctor obtains the captured radiation image.
また、最近の技術の進歩により、医療業界において、放射線画像情報を放射線写真フィルムを介さずに直接電気信号として得たいという要求が高まりつつある。すなわち、放射線を蛍光体によって放射線の強度に比例した可視光に変換し、さらにフォトダイオードなどの光電変換素子により変換された電気信号を、薄膜トランジスタ(以降「TFT」と呼ぶ)を用いた回路で読み出すフラットパネルディテクタ(以降「FPD」と呼ぶ)を用いた放射線像撮像装置が使用され始めている。 Further, due to recent technological advances, there is an increasing demand in the medical industry to obtain radiographic image information directly as an electrical signal without using a radiographic film. That is, radiation is converted into visible light proportional to the intensity of the radiation by a phosphor, and an electric signal converted by a photoelectric conversion element such as a photodiode is read by a circuit using a thin film transistor (hereinafter referred to as “TFT”). Radiation imaging devices using flat panel detectors (hereinafter referred to as “FPD”) are beginning to be used.
このような放射線像撮像装置においては、被写体へのX線の被爆をできるだけ抑えるため、放射線強度をできるだけ低くする必要がある。そのような条件でも鮮明な画像が得られるよう、フォトダイオードには低ノイズ性能が要求される。 In such a radiation image capturing apparatus, it is necessary to reduce the radiation intensity as much as possible in order to suppress the X-ray exposure to the subject as much as possible. The photodiode is required to have low noise performance so that a clear image can be obtained even under such conditions.
フォトダイオードのノイズの発生要因にはいろいろなものがあるが、そのうちのひとつに、リーク電流のため発生するショットノイズがある。リーク電流は、電子が光電変換膜に存在するトラップ準位を介して熱的に励起されることにより発生する。リーク電流は変動しショットノイズと呼ばれるノイズになる。トラップ準位に熱的に励起された電子の数の平均値をNとすると、√Nがショットノイズである。 There are various causes of photodiode noise, and one of them is shot noise generated due to leakage current. Leakage current is generated when electrons are thermally excited through trap levels present in the photoelectric conversion film. The leak current fluctuates and becomes noise called shot noise. When the average value of the number of electrons thermally excited to the trap level is N, √N is shot noise.
このように、リーク電流およびショットノイズが発生する原因は、光電変換膜にトラップ準位が存在するためである。トラップ準位は光電変換膜の膜中や側面に存在するが、特に、側面はエッチング等の処理により光電変換膜がダメージを受けやすいため、トラップ準位が発生しやすい。 As described above, the cause of the leakage current and the shot noise is that a trap level exists in the photoelectric conversion film. Although the trap level exists in the photoelectric conversion film and on the side surface, the trap level is likely to be generated particularly on the side surface because the photoelectric conversion film is easily damaged by processing such as etching.
このような課題を解決するため、メサ型フォトダイオードを形成し、別の半導体層で埋め込むことで、トラップ準位を低減し、リーク電流を低減する方法が提案されている(例えば特許文献1参照)。
図1を用いて、従来の光電変換素子を用いた光電変換装置で発生するリーク電流の課題について説明する。 A problem of leakage current generated in a photoelectric conversion device using a conventional photoelectric conversion element will be described with reference to FIG.
図1(a)は従来の光電変換素子の駆動方法を説明する説明図、図1(b)は露光量と発生する電子・ホール対との関係を示す説明図、図1(c)は露光量とカソード電極電位との関係を示す説明図、図1(d)は露光量とリーク電流との関係を示す説明図である。 FIG. 1A is an explanatory diagram for explaining a conventional driving method of a photoelectric conversion element, FIG. 1B is an explanatory diagram showing a relationship between an exposure amount and generated electron / hole pairs, and FIG. FIG. 1D is an explanatory view showing the relationship between the exposure amount and the leakage current.
従来の光電変換素子の一例として、図1(a)に示すPIN(P−INTRINSIC−N)型フォトダイオード10を例に説明する。PIN型フォトダイオード10は、基板1上のカソード電極2と、アノード電極6と、カソード電極2とアノード電極6の間に形成された光電変換層50であるN型半導体層3、i型半導体層4、P型半導体層5から構成されている。 As an example of a conventional photoelectric conversion element, a PIN (P-INTRINSIC-N) photodiode 10 shown in FIG. 1A will be described as an example. The PIN photodiode 10 includes a cathode electrode 2, an anode electrode 6 on the substrate 1, an N-type semiconductor layer 3 that is a photoelectric conversion layer 50 formed between the cathode electrode 2 and the anode electrode 6, and an i-type semiconductor layer. 4 and P-type semiconductor layer 5.
このようなPIN型フォトダイオード10に所定時間露光し、電荷を蓄積する手順について説明する。カソード電極2にはスイッチ21を介してリファレンス電源20のプラス側端子が接続されている。アノード電極6にはリファレンス電源20のマイナス側端子が接続されている。スイッチ21をオンにして、カソード電極2に電圧Vを印加すると、PINフォトダイオードには逆バイアス電圧が印加される。 A procedure for accumulating charges by exposing the PIN photodiode 10 to a predetermined time will be described. A positive side terminal of a reference power supply 20 is connected to the cathode electrode 2 via a switch 21. The negative electrode terminal of the reference power supply 20 is connected to the anode electrode 6. When the switch 21 is turned on and the voltage V is applied to the cathode electrode 2, a reverse bias voltage is applied to the PIN photodiode.
次にスイッチ21をオフにして、露光を開始する。アノード電極6側は受光面であり、図1(a)に矢印で示す光束Lは、透明なアノード電極6を透過してP型半導体層5に照射する。照射した光束LはP型半導体層5を通過してi型半導体層4に入り、そのエネルギーを吸収してi型半導体層4内に電子・ホール対を発生する。図1(b)に示すように露光量が増すと発生する電子・ホール対は増加する。すると、図1(c)に示すようにカソード電極2の電位は低下する。このように、カソード電極2は、初期化状態の電圧Vから露光量に比例して低下するので、露光後のカソード電極2の電圧から露光量を得ることができる。 Next, the switch 21 is turned off to start exposure. The anode electrode 6 side is a light receiving surface, and a light beam L indicated by an arrow in FIG. 1A passes through the transparent anode electrode 6 and irradiates the P-type semiconductor layer 5. The irradiated light beam L passes through the P-type semiconductor layer 5 and enters the i-type semiconductor layer 4, absorbs the energy, and generates electron-hole pairs in the i-type semiconductor layer 4. As shown in FIG. 1B, the electron / hole pairs generated increase as the exposure amount increases. Then, the potential of the cathode electrode 2 decreases as shown in FIG. As described above, the cathode electrode 2 decreases in proportion to the exposure amount from the voltage V in the initialized state, so that the exposure amount can be obtained from the voltage of the cathode electrode 2 after exposure.
一方、カソード電極2とアノード電極6の間の電位差が大きいほど、光電変換層50の側面を流れるリーク電流ioは大きいので、図1(d)に示すように露光前にスイッチ21をオンにしてリセットしたときが最も大きく、露光量が増しカソード電極2の電圧が低下するにつれてリーク電流ioは減少する。 On the other hand, as the potential difference between the cathode electrode 2 and the anode electrode 6 is larger, the leakage current io flowing through the side surface of the photoelectric conversion layer 50 is larger. Therefore, as shown in FIG. The reset current is the largest, and the leak current io decreases as the exposure dose increases and the voltage of the cathode electrode 2 decreases.
このように従来の光電変換素子は、露光量が少ないときほど信号電流に対するリーク電流ioの割合が大きくなる特性を持っているが、このような特性は、S/Nの点で問題である。すなわち、露光量が少ないときほど、露光により発生する電子・ホール対による信号電流に対して、ノイズであるリーク電流ioの割合が大きいため、S/Nが悪くなるからである。このため、特許文献1のようにトラップ準位を少なくしてリーク電流ioを低く抑えるようなプロセスを採用してリーク電流ioを低減したとしても、露光量が少ないときにS/Nが悪いという特性を変えることはできない。 As described above, the conventional photoelectric conversion element has a characteristic that the ratio of the leakage current io to the signal current increases as the exposure amount decreases. However, such a characteristic is problematic in terms of S / N. That is, the smaller the exposure amount, the greater the ratio of the leak current io which is noise to the signal current due to electron / hole pairs generated by exposure, and the S / N becomes worse. For this reason, even if the leak current io is reduced by adopting a process for reducing the trap current and reducing the leak current io as in Patent Document 1, the S / N is poor when the exposure amount is small. The characteristics cannot be changed.
本発明は、上記課題に鑑みてなされたものであって、露光量が少ないときのS/Nを改善した光電変換装置及び放射線像撮像装置を提供することを課題とする。 This invention is made | formed in view of the said subject, Comprising: It aims at providing the photoelectric conversion apparatus and radiographic imaging apparatus which improved S / N when there is little exposure amount.
1.基板上に第1の電極と複数の層から構成される光電変換層と第2の電極を備えた光電変換素子を具備し、
前記第1の電極に常時第1の電圧を印加するバイアス電源と、
前記第2の電極に第2の電圧を印加するリファレンス電源と、
前記第2の電極に前記光電変換素子が逆バイアスになる第2の電圧を印加して初期化する初期化モードと、前記第2の電極をフローティング状態にして、前記光電変換層に入射した光により発生した電子またはホールを前記第2の電極から電気信号に変換する光電変換モードを切り換える切り換え手段と、を有する光電変換装置において、
前記光電変換素子は、前記第2の電極と同一面上に前記第2の電極を囲む第3の電極を備え、前記光電変換装置は、更に前記第3の電極に常時第3の電圧を印加するガード電極電源を備えており、前記第3の電圧は、前記第2の電圧が前記第1の電圧より低いときは、
前記第1の電圧より低い電圧であり、前記第2の電圧が前記第1の電圧より高いときは、前記第1の電圧より高い電圧であることを特徴とする光電変換装置。1. A photoelectric conversion element including a photoelectric conversion layer composed of a first electrode and a plurality of layers and a second electrode on a substrate,
A bias power supply that constantly applies a first voltage to the first electrode;
A reference power supply for applying a second voltage to the second electrode;
An initialization mode in which the second electrode is initialized by applying a second voltage at which the photoelectric conversion element is reverse-biased, and light incident on the photoelectric conversion layer with the second electrode in a floating state A switching means for switching a photoelectric conversion mode for converting electrons or holes generated by the above-mentioned second electrode into an electric signal,
The photoelectric conversion element includes a third electrode surrounding the second electrode on the same plane as the second electrode, and the photoelectric conversion device further applies a third voltage to the third electrode. And the third voltage is when the second voltage is lower than the first voltage,
The photoelectric conversion device, wherein the photoelectric conversion device is a voltage lower than the first voltage and is higher than the first voltage when the second voltage is higher than the first voltage.
2.前記光電変換層は、P型半導体層とN型半導体層から構成されていることを特徴とする1に記載の光電変換装置。 2. 2. The photoelectric conversion device according to 1, wherein the photoelectric conversion layer includes a P-type semiconductor layer and an N-type semiconductor layer.
3.前記光電変換層は、P型半導体層とi型半導体層とN型半導体層から構成されていることを特徴とする1に記載の光電変換装置。 3. 2. The photoelectric conversion device according to 1, wherein the photoelectric conversion layer includes a P-type semiconductor layer, an i-type semiconductor layer, and an N-type semiconductor layer.
4.前記光電変換層は、P型半導体層とi型半導体層から構成されていることを特徴とする1に記載の光電変換装置。 4). 2. The photoelectric conversion device according to 1, wherein the photoelectric conversion layer includes a P-type semiconductor layer and an i-type semiconductor layer.
5.前記光電変換層は、絶縁層とi型半導体層とN型半導体層から構成されていることを特徴とする1に記載の光電変換装置。 5). 2. The photoelectric conversion device according to 1, wherein the photoelectric conversion layer includes an insulating layer, an i-type semiconductor layer, and an N-type semiconductor layer.
6.前記光電変換層の少なくとも前記第2の電極と前記第3の電極に接する層は、連続していないことを特徴とする1乃至5の何れか1項に記載の光電変換装置。 6). 6. The photoelectric conversion device according to any one of 1 to 5, wherein at least the second electrode and the layer in contact with the third electrode of the photoelectric conversion layer are not continuous.
7.前記第3の電圧は、前記第2の電圧と同じ電圧であることを特徴とする1乃至6の何れか1項に記載の光電変換装置。 7. The photoelectric conversion device according to any one of 1 to 6, wherein the third voltage is the same voltage as the second voltage.
8.1乃至7の何れか1項に記載の光電変換装置と、
前記光電変換装置に備えられた蛍光板と、を有することを特徴とする放射線像撮像装置。8.1 to the photoelectric conversion device according to any one of 7;
And a fluorescent plate provided in the photoelectric conversion device.
本発明によれば、露光量が少ないときのS/Nを改善した光電変換装置及び放射線像撮像装置を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the photoelectric conversion apparatus and radiographic image imaging device which improved S / N when there is little exposure amount can be provided.
1 基板
3 N型半導体層
4 i型半導体層
5 P型半導体層
20 リファレンス電源
21 スイッチ
50 光電変換層
87 ガード電極電源
101 第1の電極
102 第2の電極
103 第3の電極
is、iu リーク電流
V2 第2の電圧
V3 第3の電圧DESCRIPTION OF SYMBOLS 1 Board | substrate 3 N type semiconductor layer 4 i type semiconductor layer 5 P type semiconductor layer 20 Reference power supply 21 Switch 50 Photoelectric conversion layer 87 Guard electrode power supply 101 1st electrode 102 2nd electrode 103 3rd electrode is, iu Leakage current V2 second voltage V3 third voltage
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to embodiments, but the present invention is not limited thereto.
図2は本発明に係わる第1の実施形態の光電変換装置の構成を説明する説明図である。 FIG. 2 is an explanatory diagram illustrating the configuration of the photoelectric conversion apparatus according to the first embodiment of the present invention.
図2(a)、図2(c)は第1の実施形態の光電変換装置の駆動方法を説明する説明図、図2(b)は第2の電極102と第3の電極103の断面A−A’を説明する説明図、図2(d)はN型半導体層3の断面B−B’を説明する説明図である。 2A and 2C are explanatory diagrams for explaining a driving method of the photoelectric conversion device of the first embodiment, and FIG. 2B is a cross-sectional view A of the second electrode 102 and the third electrode 103. FIG. 2D is an explanatory diagram for explaining a cross section BB ′ of the N-type semiconductor layer 3.
図2(a)、(c)を用いて、最初に本実施形態の光電変換素子であるPIN型フォトダイオード11の構造について説明する。 First, the structure of the PIN photodiode 11 which is a photoelectric conversion element of this embodiment will be described with reference to FIGS.
図2(a)、(c)に示すように、基板1上には第2の電極102と第3の電極103が設けられ、第2の電極102と第3の電極103の間にはi型半導体層4が形成されている。図2(b)は、図2(a)の断面A−A’を基板1と反対の面から見た正面図である。図2(b)に示すように、i型半導体層4を間に挟んで第2の電極102を囲むように第3の電極103が形成されている。
第3の電極103の形状は、図2(b)に示す第2の電極102を囲む閉じた形状に限定する必要はなく、一部が開いている、例えばコの字状としてもよい。第3の電極103の形状を、一部を開いた形状とすることで、内側にある第2の電極102への配線を第3の電極103と第2の電極102がある同じ面内に形成することができる。従って、配線のための層を設ける必要がなくなり製造効率を向上させることができる。As shown in FIGS. 2A and 2C, the second electrode 102 and the third electrode 103 are provided on the substrate 1, and i is provided between the second electrode 102 and the third electrode 103. A type semiconductor layer 4 is formed. FIG. 2B is a front view of the cross section AA ′ of FIG. As shown in FIG. 2B, a third electrode 103 is formed so as to surround the second electrode 102 with the i-type semiconductor layer 4 interposed therebetween.
The shape of the third electrode 103 is not limited to the closed shape surrounding the second electrode 102 shown in FIG. 2B, and may be a partially open shape, for example, a U-shape. By making the shape of the third electrode 103 a partly open shape, the wiring to the second electrode 102 on the inner side is formed in the same plane where the third electrode 103 and the second electrode 102 exist. can do. Therefore, it is not necessary to provide a layer for wiring and manufacturing efficiency can be improved.
第2の電極102と第3の電極103の上層にはN型半導体層3が形成されている。図2(d)は図2(c)の断面B−B’を基板1と反対の面から見た正面図である。図2(d)に示すように、N型半導体層3は第2の電極102上と第3の電極103上に形成され、その間はi型半導体層4を間に挟んで分離している。すなわち、第2の電極102上と第3の電極103上に形成されているN型半導体層3は、連続していない。 An N-type semiconductor layer 3 is formed on the second electrode 102 and the third electrode 103. FIG. 2D is a front view of the cross section B-B ′ of FIG. As shown in FIG. 2D, the N-type semiconductor layer 3 is formed on the second electrode 102 and the third electrode 103, and is separated with the i-type semiconductor layer 4 interposed therebetween. That is, the N-type semiconductor layer 3 formed on the second electrode 102 and the third electrode 103 is not continuous.
N型半導体層3の上にはi型半導体層4が形成され、さらに上層にはP型半導体層5が形成されている。P型半導体層5の上には、第2の電極102と対向する位置に第1の電極101が形成されている。このように、PIN型フォトダイオード11の光電変換層50はN型半導体層3、i型半導体層4、P型半導体層5から構成されている。 An i-type semiconductor layer 4 is formed on the N-type semiconductor layer 3, and a P-type semiconductor layer 5 is further formed on the upper layer. On the P-type semiconductor layer 5, the first electrode 101 is formed at a position facing the second electrode 102. As described above, the photoelectric conversion layer 50 of the PIN photodiode 11 includes the N-type semiconductor layer 3, the i-type semiconductor layer 4, and the P-type semiconductor layer 5.
次に、PIN型フォトダイオード11の光電変換動作について説明する。 Next, the photoelectric conversion operation of the PIN photodiode 11 will be described.
図2(e)は露光量と発生する電子・ホール対の関係を示す説明図、図2(f)は露光量と第2の電極電位との関係を示す説明図、図2(g)は露光量とリーク電流との関係を示す説明図である。 2E is an explanatory diagram showing the relationship between the exposure dose and the generated electron / hole pairs, FIG. 2F is an explanatory diagram showing the relationship between the exposure dose and the second electrode potential, and FIG. It is explanatory drawing which shows the relationship between an exposure amount and leak current.
第1の実施形態のPIN型フォトダイオード11に所定時間露光し、電荷を蓄積する手順について説明する。図2(a)に示すように、第2の電極102にはスイッチ21を介してリファレンス電源20のプラス側端子が接続され、第2の電圧V2が印加される。第1の電極101にはリファレンス電源20のグランド側端子が接続され、常時第1の電圧V1として0Vが印加されている。ガード電極電源87は、第3の電極103に第3の電圧V3を印加する電源である。本実施形態では第1の電圧V1<第2の電圧V2、第3の電圧V3=第2の電圧V2、すなわち、第1の電圧V1<第3の電圧V3=第2の電圧V2の場合について図2を用いて説明する。 A procedure for exposing the PIN photodiode 11 of the first embodiment for a predetermined time and accumulating charges will be described. As shown in FIG. 2A, the positive terminal of the reference power supply 20 is connected to the second electrode 102 via the switch 21, and the second voltage V2 is applied. A ground side terminal of the reference power supply 20 is connected to the first electrode 101, and 0V is always applied as the first voltage V1. The guard electrode power supply 87 is a power supply that applies the third voltage V <b> 3 to the third electrode 103. In the present embodiment, the first voltage V1 <the second voltage V2, the third voltage V3 = the second voltage V2, that is, the case where the first voltage V1 <the third voltage V3 = the second voltage V2. This will be described with reference to FIG.
初期化モード時は、図2(a)に示すように、スイッチ21をオンにして、第2の電極102に第2の電圧V2を印加して、PINフォトダイオード11に逆バイアス電圧を印加する。スイッチ21は本発明の切り換え手段である。 In the initialization mode, as shown in FIG. 2A, the switch 21 is turned on, the second voltage V2 is applied to the second electrode 102, and the reverse bias voltage is applied to the PIN photodiode 11. . The switch 21 is a switching means of the present invention.
光電変換モードでは、図2(c)に示すように、スイッチ21をオフにして、露光を開始する。第1の電極101側は受光面であり、図2(c)に矢印で示す光束Lは、ITOのようなインジウム又はスズを含む化合物、酸化物などで形成される透明な第1の電極101を透過してP型半導体層5に照射する。照射した光束LはP型半導体層5を通過してi型半導体層4に入り、電子・ホール対を発生する。図2(e)に示すように露光量が増すと発生する電子・ホール対は増加する。すると、図2(f)に示すように第2の電極102の電位は低下する。したがって、図1で説明したPIN型フォトダイオード10と同様に、第2の電極102の電圧は、露光前にスイッチ21をオンにして初期化したときが最も高く、露光量が増すにつれて電圧は低下する。 In the photoelectric conversion mode, as shown in FIG. 2C, the switch 21 is turned off to start exposure. The first electrode 101 side is a light receiving surface, and a light beam L indicated by an arrow in FIG. 2C is a transparent first electrode 101 formed of a compound containing indium or tin such as ITO, an oxide, or the like. Then, the P-type semiconductor layer 5 is irradiated. The irradiated light beam L passes through the P-type semiconductor layer 5 and enters the i-type semiconductor layer 4 to generate electron / hole pairs. As shown in FIG. 2E, the electron / hole pairs generated increase as the exposure amount increases. Then, the potential of the second electrode 102 decreases as shown in FIG. Accordingly, like the PIN photodiode 10 described in FIG. 1, the voltage of the second electrode 102 is highest when the switch 21 is turned on and initialized before exposure, and the voltage decreases as the exposure amount increases. To do.
本実施形態のPIN型フォトダイオード11では、図2(c)に示すように第3の電極103から第1の電極101に流れるリーク電流isと、第3の電極103から第2の電極102に流れるリーク電流iuが発生する。本実施形態では、第3の電極103はガード電極電源87に接続され、常に第3の電圧V3に固定されているので、リーク電流isが流れても第2の電極102の電位には影響を与えない。 In the PIN type photodiode 11 of the present embodiment, as shown in FIG. 2C, the leakage current is flowing from the third electrode 103 to the first electrode 101 and the third electrode 103 to the second electrode 102. A flowing leak current iu is generated. In the present embodiment, since the third electrode 103 is connected to the guard electrode power supply 87 and is always fixed to the third voltage V3, the potential of the second electrode 102 is affected even if the leakage current is flows. Don't give.
一方、リーク電流iuは第3の電極103と第2の電極102の電位差により発生するので、スイッチ21をオンにして第3の電極103と第2の電極102が同じ電圧である第2の電圧V2と第3の電圧V3を印加されている初期化状態では、リーク電流iuは0である。スイッチ21をオフにして露光を与えると、第2の電極102の電圧は図2(f)のように低下するので、第3の電極103から第2の電極102に流れるリーク電流iuは図2(g)に実線で示すように露光量に比例して増加する。図2(g)に破線で示すように、従来のPIN型フォトダイオード10で発生するリーク電流ioは露光量が少ないときに最も多いので、露光量が少ないときのS/Nが悪かったが、本実施形態ではリーク電流iuが露光量に比例して増加するので、露光量が少ないときのS/Nが大幅に改善される。 On the other hand, since the leakage current iu is generated by the potential difference between the third electrode 103 and the second electrode 102, the switch 21 is turned on and the third voltage 103 and the second electrode 102 have the same voltage. In the initialization state where V2 and the third voltage V3 are applied, the leakage current iu is zero. When exposure is performed with the switch 21 turned off, the voltage of the second electrode 102 decreases as shown in FIG. 2 (f). Therefore, the leakage current iu flowing from the third electrode 103 to the second electrode 102 is as shown in FIG. As shown by a solid line in (g), it increases in proportion to the exposure amount. As indicated by a broken line in FIG. 2 (g), the leak current io generated in the conventional PIN photodiode 10 is the largest when the exposure amount is small, so the S / N when the exposure amount is small was poor. In the present embodiment, since the leakage current iu increases in proportion to the exposure amount, the S / N when the exposure amount is small is greatly improved.
また、従来のリーク電流ioは図1に図示するようにPIN型フォトダイオード10の側面を通って、第2の電極102から第1の電極101に流れるが、その間の距離は半導体層の厚みで決定され、例えば1μm程度である。 Further, the conventional leakage current io flows from the second electrode 102 to the first electrode 101 through the side surface of the PIN photodiode 10 as shown in FIG. 1, and the distance between them is the thickness of the semiconductor layer. For example, it is about 1 μm.
一方、本実施形態では、発生するリーク電流iuが流れる第3の電極103と第2の電極102の間の距離を、たとえば5〜10μm程度と大きく離しその間の抵抗値を高くすることができる。このようにすると、リーク電流iuの最大値を従来のリーク電流ioの最大値より小さくすることができるので、S/Nをさらに改善することができる。 On the other hand, in this embodiment, the distance between the third electrode 103 and the second electrode 102 through which the generated leakage current iu flows can be greatly separated, for example, about 5 to 10 μm, and the resistance value therebetween can be increased. In this way, the maximum value of the leakage current iu can be made smaller than the maximum value of the conventional leakage current io, so that the S / N can be further improved.
また、図2(d)に示すように、本実施形態では、N型半導体層3は第2の電極102と第3の電極103の間は分離され、その間はi型半導体層4だけなので、N型半導体層3やP型半導体層5を含む場合と比べて抵抗値が高くなっている。このことにより、リーク電流iuの最大値をより小さくすることができるので、S/Nをより改善することができる。 Further, as shown in FIG. 2D, in the present embodiment, the N-type semiconductor layer 3 is separated between the second electrode 102 and the third electrode 103, and only the i-type semiconductor layer 4 is interposed between them. The resistance value is higher than when the N-type semiconductor layer 3 and the P-type semiconductor layer 5 are included. As a result, the maximum value of the leakage current iu can be further reduced, and the S / N can be further improved.
これまで本実施形態では、第3の電極103に与える第3の電圧V3は、初期化状態で第2の電極102に与えられている電圧である第2の電圧V2と同じ電圧にする例を説明したが、第1の電圧V1<第2の電圧V2のとき、第3の電圧V3は第1の電圧V1を超える電圧であれば同様の効果が得られる。すなわち、第1の電圧V1<第3の電圧V3であれば良い。なお、第1の電圧V1≧第3の電圧V3の場合はPIN型フォトダイオード10を順方向にバイアスすることになり、光電変換素子として機能しない。 So far, in this embodiment, the third voltage V3 applied to the third electrode 103 is the same voltage as the second voltage V2 that is the voltage applied to the second electrode 102 in the initialized state. As described above, when the first voltage V1 <the second voltage V2, the same effect can be obtained as long as the third voltage V3 exceeds the first voltage V1. That is, the first voltage V1 <the third voltage V3 may be satisfied. Note that, when the first voltage V1 ≧ the third voltage V3, the PIN photodiode 10 is biased in the forward direction and does not function as a photoelectric conversion element.
図3は第3の電極103に与える第3の電圧V3を変化させたときのリーク電流を説明する説明図である。 FIG. 3 is an explanatory diagram for explaining the leakage current when the third voltage V3 applied to the third electrode 103 is changed.
最初に、図3(a)、(b)を用いて第3の電極103に与える第3の電圧V3が、第2の電極102に与えられる初期電圧である第2の電圧V2より低い場合を説明する。すなわち第1の電圧V1<第3の電圧V3<第2の電圧V2の場合である。この場合も、第3の電極103から第1の電極101に流れるリーク電流isは、図2で説明したように第2の電極102の電位には影響を与えない。 First, the case where the third voltage V3 applied to the third electrode 103 using FIGS. 3A and 3B is lower than the second voltage V2 that is the initial voltage applied to the second electrode 102 is shown. explain. That is, the first voltage V1 <the third voltage V3 <the second voltage V2. Also in this case, the leakage current is flowing from the third electrode 103 to the first electrode 101 does not affect the potential of the second electrode 102 as described with reference to FIG.
一方、リーク電流iuは第3の電極103と第2の電極102の電位差により発生するので、第2の電極102が第2の電圧V2を印加されている初期化状態では、第3の電極103の電位(第3の電圧V3)の方が低く、第2の電極102から第3の電極103にリーク電流iuが流れる。図2(c)に示すリーク電流iuの方向とは逆方向であり、図3(b)では負の電流値で表す。露光量が増すにつれて、リーク電流iuの絶対値は減少し、第2の電極102の電位が第3の電圧V3と等しくなると、リーク電流iuは0になる。さらに露光量が増すと、リーク電流iuの方向は第3の電極103から第2の電極102に流れる。 On the other hand, since the leakage current iu is generated by the potential difference between the third electrode 103 and the second electrode 102, the third electrode 103 is in an initialized state where the second electrode 102 is applied with the second voltage V2. (The third voltage V 3) is lower, and the leakage current iu flows from the second electrode 102 to the third electrode 103. The direction of the leakage current iu shown in FIG. 2C is the opposite direction, and in FIG. 3B, it is represented by a negative current value. As the exposure amount increases, the absolute value of the leakage current iu decreases, and when the potential of the second electrode 102 becomes equal to the third voltage V3, the leakage current iu becomes zero. When the exposure amount further increases, the direction of the leakage current iu flows from the third electrode 103 to the second electrode 102.
次に、図3(c)、(d)を用いて第3の電極103に与える第3の電圧V3が、第2の電極102に与えられる初期電圧が第2の電圧V2より高い場合を説明する。すなわち第1の電圧V1<第2の電圧V2<第3の電圧V3の場合である。この場合も、第3の電極103から第1の電極101に流れるリーク電流isは、同様に第2の電極102の電位には影響を与えない。 Next, the case where the initial voltage applied to the second electrode 102 is higher than the second voltage V2 when the third voltage V3 applied to the third electrode 103 is described with reference to FIGS. To do. That is, the first voltage V1 <the second voltage V2 <the third voltage V3. Also in this case, the leak current is flowing from the third electrode 103 to the first electrode 101 does not affect the potential of the second electrode 102 in the same manner.
一方、第2の電極102が第2の電圧V2を印加されている初期化状態でも、第3の電極103の第3の電圧V3の方が高く、第3の電極103から第2の電極102にリーク電流iuが流れる。さらに、露光量が増すにつれてリーク電流iuは増加する。 On the other hand, even in the initialization state where the second electrode 102 is applied with the second voltage V2, the third voltage V3 of the third electrode 103 is higher, and the third electrode 103 to the second electrode 102 are higher. A leakage current iu flows through. Furthermore, the leakage current iu increases as the exposure amount increases.
このように、露光量が0のときのリーク電流iuは0ではないが、絶対値は従来のリーク電流ioより小さくすることができるので、図1で説明した従来技術よりS/Nを改善することができる。また、第3の電極103に与える第3の電圧V3を設定することにのより、リーク電流iuが0になる露光量を設定することができる。一般には、第2の電極102に初期化状態で与える電圧である第2の電圧V2と同じ電圧を第3の電圧V3とし、露光量が0のときのリーク電流iuを0にすることが望ましい。また、第3の電圧V3と第2の電圧V2を同じ電圧にする場合は、ガード電極電源87とリファレンス電源20を共通にすることができる。具体的に第3の電圧V3を決める場合、リーク電流iuの振る舞いが第2の電極102と第3の電極103との距離やこの電極間に存在するi型半導体層4やi型半導体層4と基板1との界面の状態等により変化するため実験により決めるのが好ましい。 As described above, the leakage current iu when the exposure amount is 0 is not 0, but the absolute value can be made smaller than that of the conventional leakage current io, so that the S / N is improved as compared with the conventional technique described in FIG. be able to. Further, by setting the third voltage V3 applied to the third electrode 103, the exposure amount at which the leakage current iu becomes 0 can be set. In general, the same voltage as the second voltage V2, which is a voltage given to the second electrode 102 in the initialization state, is set as the third voltage V3, and the leakage current iu when the exposure amount is 0 is preferably set to 0. . Further, when the third voltage V3 and the second voltage V2 are the same voltage, the guard electrode power supply 87 and the reference power supply 20 can be shared. Specifically, when the third voltage V3 is determined, the behavior of the leakage current iu is the distance between the second electrode 102 and the third electrode 103, the i-type semiconductor layer 4 or the i-type semiconductor layer 4 existing between the electrodes. Since it varies depending on the state of the interface between the substrate and the substrate 1, it is preferable to determine by experiment.
次に、本実施形態のPIN型フォトダイオード11を有する光電変換装置の一例として、Flat Panel Detector(以下FPDと記す。)について、図4を用いて説明する。 Next, a flat panel detector (hereinafter referred to as FPD) will be described with reference to FIG. 4 as an example of a photoelectric conversion apparatus having the PIN photodiode 11 of the present embodiment.
図4は、第1の実施形態の光電変換装置を有するFPDの一例を示す回路図である。 FIG. 4 is a circuit diagram illustrating an example of an FPD having the photoelectric conversion apparatus according to the first embodiment.
図4のFPD80は光電変換素子として2行×3列のPIN型フォトダイオード11を有している。 The FPD 80 shown in FIG. 4 has PIN type photodiodes 11 of 2 rows × 3 columns as photoelectric conversion elements.
FPD80は間接型に分類されるタイプのものであり、放射線を可視光に変換する蛍光板200と、蛍光板200の可視光を光電変換するPIN型フォトダイオード11、およびスイッチ素子84を用いた読み出し回路を形成した回路基板95から構成される。 The FPD 80 is a type classified as an indirect type, and includes a fluorescent plate 200 that converts radiation into visible light, a PIN photodiode 11 that photoelectrically converts visible light on the fluorescent plate 200, and a readout circuit using a switch element 84. The circuit board 95 is formed.
図4には、この回路基板95の回路および周辺回路を示す。なお、図21で説明した機能要素と同一機能を有する機能要素には同番号を付し、説明を省略する。 FIG. 4 shows a circuit of the circuit board 95 and peripheral circuits. In addition, the same number is attached | subjected to the functional element which has the same function as the functional element demonstrated in FIG. 21, and description is abbreviate | omitted.
回路基板95は、PIN型フォトダイオード11およびスイッチ素子84のそれぞれ1個の組み合わせで1つの画素を形成し、合わせて2行×3列の画素を有している。 The circuit board 95 forms one pixel by one combination of the PIN photodiode 11 and the switch element 84, and has a total of 2 rows × 3 columns of pixels.
図4のスイッチ素子84は、例えばTFT(THIN FILM TRANSISTOR)であり、スイッチ素子84のソースはソース線93a、93b、93cへ接続され、ドレインは各PIN型フォトダイオード11の第2の電極102(カソード)に、それぞれ接続されている。なお、スイッチ素子84は、特に限定されるものではなく、a−Si TFTやpoly−Si TFT、有機トランジスタなどスイッチ機能を有する素子なら何でも利用できる。 4 is, for example, a TFT (THIN FILM TRANSISTOR), and the source of the switch element 84 is connected to the source lines 93a, 93b, and 93c, and the drain is the second electrode 102 of each PIN photodiode 11 ( To the cathode). The switch element 84 is not particularly limited, and any element having a switch function such as an a-Si TFT, a poly-Si TFT, or an organic transistor can be used.
スイッチ素子84のゲートはゲート線85a、85bへ接続されている。PIN型フォトダイオード11の第1の電極101(アノード)はバイアス線83に接続され、バイアス線83はバイアス電源82に接続され、第1の電圧が印加されている。本実施形態では第1の電圧V1は0Vに設定されているものとして説明する。 The gate of the switch element 84 is connected to the gate lines 85a and 85b. The first electrode 101 (anode) of the PIN photodiode 11 is connected to a bias line 83, the bias line 83 is connected to a bias power supply 82, and a first voltage is applied thereto. In the present embodiment, the first voltage V1 will be described as being set to 0V.
ゲート線85a,85bは、それぞれ走査駆動回路86の出力端子G1,G2に接続され、ソース線93a,93b,93cは、それぞれOPアンプ90の−入力端子に接続されている。また、OPアンプ90の+入力端子にはリファレンス電源20から第2の電圧V2が印加されている。OPアンプ90の−入力端子と出力との間にはコンデンサ91とス
イッチ92が並列に接続され、チャージセンシングアンプ99を構成している。The gate lines 85a and 85b are connected to the output terminals G 1 and G 2 of the scanning drive circuit 86, respectively, and the source lines 93a, 93b and 93c are connected to the − input terminal of the OP amplifier 90, respectively. The second voltage V <b> 2 is applied from the reference power supply 20 to the + input terminal of the OP amplifier 90. A capacitor 91 and a switch 92 are connected in parallel between the negative input terminal and the output of the OP amplifier 90 to constitute a charge sensing amplifier 99.
チャージセンシングアンプ99は公知の積分回路であり、−入力端子に流入した電流はコンデンサ91で積分され、入力電流の積分値が出力電圧となる。スイッチ92はコンデンサ91の両端を短絡し、OPアンプの出力電圧をリセットするために設けられている。図4の例では、読み出し部97は、OPアンプ90とコンデンサ91とスイッチ92から構成されるチャージセンシングアンプ99を3回路有している。 The charge sensing amplifier 99 is a known integration circuit. The current flowing into the negative input terminal is integrated by the capacitor 91, and the integrated value of the input current becomes the output voltage. The switch 92 is provided to short-circuit both ends of the capacitor 91 and reset the output voltage of the OP amplifier. In the example of FIG. 4, the reading unit 97 includes three circuits of charge sensing amplifiers 99 including an OP amplifier 90, a capacitor 91, and a switch 92.
第3の電極103は、ガード電極電源87に接続され、ガード電極電源87から第3の電圧V3が印加されている。第3の電圧V3は第1の電圧V1を超える電圧、すなわち第3の電圧V3>第1の電圧V1であれば良い。なお、本実施形態ではガード電極電源87とリファレンス電源20を別にしているが、例えば第3の電圧V3を第2の電圧V2と同じ電圧に設定し、ガード電極電源87から第2の電圧V2を印加するようにしても良い。また、本実施形態では、すべての第3の電極103に共通のラインで第3の電圧V3が印加されているが、第3の電極103をブロックごとに分けて、複数のガード電極電源87から第3の電圧V3を印加しても良い。 The third electrode 103 is connected to a guard electrode power supply 87, and a third voltage V3 is applied from the guard electrode power supply 87. The third voltage V3 may be a voltage exceeding the first voltage V1, that is, the third voltage V3> the first voltage V1. In this embodiment, the guard electrode power supply 87 and the reference power supply 20 are separately provided. For example, the third voltage V3 is set to the same voltage as the second voltage V2, and the second voltage V2 is supplied from the guard electrode power supply 87. May be applied. In the present embodiment, the third voltage V3 is applied to a line common to all the third electrodes 103. However, the third electrode 103 is divided into blocks, and a plurality of guard electrode power supplies 87 are used. The third voltage V3 may be applied.
走査駆動回路86はスイッチ素子84の駆動手段である。走査駆動回路86はその出力端子G1,G2にゲート線85a,85bが接続されており、正の電圧を順に出力しゲート線85a,85bを走査する。走査駆動回路86から正の電圧が出力されると、同一ゲート線に接続されているスイッチ素子84がオンになり、第2の電極102はソース線93a,93b,93cを介してOPアンプ90の−入力端子と接続される。すると、PIN型フォトダイオード11に蓄積された電荷は、チャージセンシングアンプ99で電圧に変換される。なお、本実施形態では、読み出し部97にチャージセンシングアンプ99を用いた例を説明するが、PIN型フォトダイオード11の電圧を直接読みとる回路を用いても良い。The scanning drive circuit 86 is a drive means for the switch element 84. The scanning drive circuit 86 has gate lines 85a and 85b connected to its output terminals G 1 and G 2 , and sequentially outputs positive voltages to scan the gate lines 85a and 85b. When a positive voltage is output from the scanning drive circuit 86, the switch element 84 connected to the same gate line is turned on, and the second electrode 102 is connected to the OP amplifier 90 via the source lines 93a, 93b, and 93c. -Connected to the input terminal. Then, the charge accumulated in the PIN photodiode 11 is converted into a voltage by the charge sensing amplifier 99. In the present embodiment, an example in which the charge sensing amplifier 99 is used in the reading unit 97 will be described. However, a circuit that directly reads the voltage of the PIN photodiode 11 may be used.
蛍光板200は、上述の回路基板を覆い、蛍光板200で発生した可視光がPIN型フォトダイオード11に入射するように構成されている。 The fluorescent plate 200 covers the above-described circuit board and is configured such that visible light generated by the fluorescent plate 200 is incident on the PIN photodiode 11.
上述のFPD80の動作を説明する。 The operation of the above FPD 80 will be described.
初期化モードでは、スイッチ92はオンであり、OPアンプ90の出力電圧は第2の電圧V2と同じ電圧である。走査駆動回路86がゲート線85a,85bをハイにすると、そのゲート線に接続されているスイッチ素子84がすべてオンになり、第2の電極102に第2の電圧V2が印加される。スイッチ素子84は本発明の切り換え手段である。 In the initialization mode, the switch 92 is on and the output voltage of the OP amplifier 90 is the same voltage as the second voltage V2. When the scanning drive circuit 86 sets the gate lines 85a and 85b to high, all the switch elements 84 connected to the gate lines are turned on, and the second voltage V2 is applied to the second electrode 102. The switch element 84 is a switching means of the present invention.
光電変換モードでは、走査駆動回路86がゲート線85a,85bをロウにして、スイッチ素子84をすべてオフにした後、図示せぬ放射線照射装置から放射線の曝射が開始される。放射線が曝射されると、放射線の曝射を受けた蛍光板200が蛍光を発し、それを受光したPIN型フォトダイオード11は、その中で電子・ホール対が発生し、充電されていた電荷を放電させる。そのため、PIN型フォトダイオード11に充電されていた電荷は、発生した電子・ホール対の分だけ減少する。この間、スイッチ92はすべてオンである。 In the photoelectric conversion mode, the scanning drive circuit 86 sets the gate lines 85a and 85b to low and all the switch elements 84 are turned off, and then radiation exposure is started from a radiation irradiation apparatus (not shown). When the radiation is exposed, the fluorescent plate 200 that has been exposed to the radiation emits fluorescence, and the PIN photodiode 11 that has received the fluorescence generates an electron-hole pair therein, and the charged charge is generated. Discharge. Therefore, the charge charged in the PIN photodiode 11 is reduced by the generated electron / hole pair. During this time, all switches 92 are on.
放射線の曝射に続いて、読み出し走査が行われる。読み出し走査の時、スイッチ92はオフである。走査駆動回路86は、順次ゲート線85a,85bに正の電圧を出力して、スイッチ素子84をオンにすると、OPアンプ90から電荷−電圧変換された電圧が出力される。電荷−電圧変換された電圧は、放射線曝射の時、PIN型フォトダイオード11から放電により消滅した電荷に相当する。このようにして、蛍光板200に入射した放射線の画像が、電圧として二次元的に読み出される。 Following the radiation exposure, a readout scan is performed. During the readout scan, the switch 92 is off. When the scanning drive circuit 86 sequentially outputs a positive voltage to the gate lines 85 a and 85 b and turns on the switch element 84, a charge-voltage converted voltage is output from the OP amplifier 90. The voltage subjected to the charge-voltage conversion corresponds to a charge that disappears from the PIN photodiode 11 by discharge during radiation exposure. In this way, an image of radiation incident on the fluorescent screen 200 is read out two-dimensionally as a voltage.
次に、第2の実施形態について説明する。 Next, a second embodiment will be described.
図5は本発明に係わる第2の実施形態の光電変換装置の構成を説明する説明図である。 FIG. 5 is an explanatory diagram for explaining the configuration of the photoelectric conversion apparatus according to the second embodiment of the present invention.
図5(a)、図5(c)は第2の実施形態の光電変換装置の駆動方法を説明する説明図、図5(b)は第2の電極102と第3の電極103の断面C−C’を説明する説明図である。 FIGS. 5A and 5C are explanatory views for explaining a driving method of the photoelectric conversion device of the second embodiment, and FIG. 5B is a cross-sectional view C of the second electrode 102 and the third electrode 103. It is explanatory drawing explaining -C '.
図5(a)、(c)を用いて、最初に本実施形態の光電変換素子であるPIN型フォトダイオード12の構造について説明する。 First, the structure of the PIN photodiode 12 which is a photoelectric conversion element of this embodiment will be described with reference to FIGS.
図2で説明したPIN型フォトダイオード11と異なるのは、本実施形態では第2の電極102と第3の電極103が最も上層に形成されている点である。図5(a)、(c)に示すように、基板1上には第1の電極101が設けられ、第1の電極101と第2の電極102、第3の電極103の間には、N型半導体層3、i型半導体層4、P型半導体層5から構成される光電変換層50が形成されている。 The difference from the PIN photodiode 11 described in FIG. 2 is that the second electrode 102 and the third electrode 103 are formed in the uppermost layer in this embodiment. As shown in FIGS. 5A and 5C, the first electrode 101 is provided on the substrate 1. Between the first electrode 101, the second electrode 102, and the third electrode 103, A photoelectric conversion layer 50 including the N-type semiconductor layer 3, the i-type semiconductor layer 4, and the P-type semiconductor layer 5 is formed.
図5(b)は、図5(a)の断面C−C’を基板1と反対の面から見た正面図である。図5(b)に示すように、P型半導体層5の上層に第2の電極102を囲むように第3の電極103が形成されている。このように、P型半導体層5は、第2の電極102に接する部分と第3の電極103に接する部分に分離している。すなわち、第2の電極102に接する部分と第3の電極103に接するP型半導体層5は、連続していない。
第3の電極103の形状は、図5(b)に示す第2の電極102を囲む閉じた形状に限定する必要はなく、一部が開いている、例えばコの字状としてもよい。第3の電極103の形状を、一部を開いた形状とすることで、内側にある第2の電極102への配線を第3の電極103と第2の電極102がある同じ面内に形成することができる。従って、配線のための層を設ける必要がなくなり製造効率を向上させることができる。FIG. 5B is a front view of the cross section CC ′ of FIG. As shown in FIG. 5B, the third electrode 103 is formed on the P-type semiconductor layer 5 so as to surround the second electrode 102. As described above, the P-type semiconductor layer 5 is separated into a portion in contact with the second electrode 102 and a portion in contact with the third electrode 103. That is, the portion in contact with the second electrode 102 and the P-type semiconductor layer 5 in contact with the third electrode 103 are not continuous.
The shape of the third electrode 103 is not limited to the closed shape surrounding the second electrode 102 shown in FIG. 5B, and may be a partially open shape, for example, a U-shape. By making the shape of the third electrode 103 a partly open shape, the wiring to the second electrode 102 on the inner side is formed in the same plane where the third electrode 103 and the second electrode 102 exist. can do. Therefore, it is not necessary to provide a layer for wiring and manufacturing efficiency can be improved.
次に、PIN型フォトダイオード12の光電変換動作について説明する。 Next, the photoelectric conversion operation of the PIN photodiode 12 will be described.
図5(d)は露光量と発生する電子・ホール対との関係を示す説明図、図5(e)は露光量と第2の電極電位との関係を示す説明図、図5(f)は露光量とリーク電流との関係を示す説明図である。 FIG. 5D is an explanatory diagram showing the relationship between the exposure dose and the generated electron / hole pairs, FIG. 5E is an explanatory diagram showing the relationship between the exposure dose and the second electrode potential, and FIG. These are explanatory drawings showing the relationship between the exposure amount and the leakage current.
第2の実施形態のPIN型フォトダイオード12に所定時間露光し、電荷を蓄積する手順について説明する。図5(a)に示すように、リファレンス電源20のプラス側端子はグランドに接地され、第2の電極102にはスイッチ21を介してリファレンス電源20のマイナス側端子が接続されている。そのため、第2の実施形態では第2の電極102に負の電圧である第2の電圧V2が印加される。一方、第1の電極101はグランドに接地されているので第1の電圧V1は0Vである。ガード電極電源87は、第3の電極103に第3の電圧V3を印加する。本実施形態では第2の電圧V2<第1の電圧V1、第3の電圧V3=第2の電圧V2、すなわち、第2の電圧V2=第3の電圧V3<第1の電圧V1の場合について図5を用いて説明する。 A procedure for exposing the PIN photodiode 12 of the second embodiment for a predetermined time and accumulating charges will be described. As shown in FIG. 5A, the positive terminal of the reference power supply 20 is grounded to the ground, and the negative terminal of the reference power supply 20 is connected to the second electrode 102 via the switch 21. Therefore, in the second embodiment, the second voltage V <b> 2 that is a negative voltage is applied to the second electrode 102. On the other hand, since the first electrode 101 is grounded, the first voltage V1 is 0V. The guard electrode power supply 87 applies the third voltage V <b> 3 to the third electrode 103. In the present embodiment, the second voltage V2 <the first voltage V1, the third voltage V3 = the second voltage V2, that is, the second voltage V2 = the third voltage V3 <the first voltage V1. This will be described with reference to FIG.
初期化モードにおいて、スイッチ21をオンにして、第2の電極102に第2の電圧V2を印加すると、PINフォトダイオード12には逆バイアス電圧が印加される。 In the initialization mode, when the switch 21 is turned on and the second voltage V2 is applied to the second electrode 102, a reverse bias voltage is applied to the PIN photodiode 12.
光電変換モードでは、図5(c)に示すように、スイッチ21をオフにして、露光を開始する。第2の電極102側は受光面であり、図5(c)に矢印で示す光束Lは、透明な第2の電極102を透過してP型半導体層5に照射する。照射した光束LはP型半導体層5を通過してi型半導体層4に入り、電子・ホール対を発生する。図5(d)に示すように露光量が増すと発生する電子・ホール対は増加する。すると、図5(e)に示すように第2の電極102の電位は上昇する。したがって、第2の実施形態では、第2の電極102の電位は、露光前にスイッチ21をオンにして初期化したときが最も低く、露光量が増すにつれて電圧は上昇する。 In the photoelectric conversion mode, as shown in FIG. 5C, the switch 21 is turned off and exposure is started. The second electrode 102 side is a light receiving surface, and a light beam L indicated by an arrow in FIG. 5C passes through the transparent second electrode 102 and irradiates the P-type semiconductor layer 5. The irradiated light beam L passes through the P-type semiconductor layer 5 and enters the i-type semiconductor layer 4 to generate electron / hole pairs. As shown in FIG. 5D, the electron / hole pairs generated increase as the exposure amount increases. Then, the potential of the second electrode 102 increases as shown in FIG. Accordingly, in the second embodiment, the potential of the second electrode 102 is lowest when the switch 21 is turned on and initialized before exposure, and the voltage increases as the exposure amount increases.
本実施形態のPIN型フォトダイオード12では、図5(c)に示すように第1の電極101から第3の電極103に流れるリーク電流ivと、第2の電極102から第3の電極103に流れるリーク電流iwが発生する。 In the PIN type photodiode 12 of the present embodiment, as shown in FIG. 5C, the leakage current iv flowing from the first electrode 101 to the third electrode 103 and the second electrode 102 to the third electrode 103. A flowing leak current iw is generated.
第1の実施形態と同様に、第3の電極103はリファレンス電源20に接続され、常に第3の電圧V3に固定されているので、リーク電流ivが流れても第2の電極102の電位には影響を与えない。 Similar to the first embodiment, the third electrode 103 is connected to the reference power supply 20 and is always fixed to the third voltage V3. Therefore, even if the leakage current iv flows, the third electrode 103 is kept at the potential of the second electrode 102. Has no effect.
一方、リーク電流iwは第3の電極103と第2の電極102の電位差により発生するので、スイッチ21をオンにして第3の電極103と第2の電極102が同じ電圧である第3の電圧V3と第2の電圧V2を印加されている初期化状態では、リーク電流iwは0である。スイッチ21をオフにして露光すると、第2の電極102の電圧は図5(e)のように上昇するので、第2の電極102から第3の電極103に流れるリーク電流iwは図5(f)に実線で示すように露光量に比例して増加する。図5(f)に破線で示すように、従来のPIN型フォトダイオード10で発生するリーク電流ioは露光量が少ないときに最も多いので、露光量が少ないときのS/Nが悪かったが、本実施形態ではリーク電流iwが露光量と比例関係にあるので、露光量が少ないときのS/Nが大幅に改善される。 On the other hand, since the leak current iw is generated by the potential difference between the third electrode 103 and the second electrode 102, the third voltage 103 and the second electrode 102 having the same voltage by turning on the switch 21. In the initialization state where V3 and the second voltage V2 are applied, the leakage current iw is zero. When exposure is performed with the switch 21 turned off, the voltage of the second electrode 102 rises as shown in FIG. 5E, so that the leakage current iw flowing from the second electrode 102 to the third electrode 103 is as shown in FIG. ) Increases in proportion to the exposure amount as indicated by the solid line. As indicated by a broken line in FIG. 5 (f), the leak current io generated in the conventional PIN photodiode 10 is the largest when the exposure amount is small, so that the S / N when the exposure amount is small is bad. In this embodiment, since the leak current iw is proportional to the exposure amount, the S / N when the exposure amount is small is greatly improved.
また、第1の実施形態と同様に、第3の電極103と第2の電極102の間の距離を、たとえば5〜10μm程度と大きく離し、その間の抵抗値を高くすることができる。さらに、図5(a)に示すように、本実施形態では、P型半導体層5は第2の電極102と第3の電極103の間は分離され、その間はP型半導体層5も含めて空隙であり、空隙部分にはリーク電流は流れない。このことにより、リーク電流iwの最大値をより小さくすることができるので、S/Nをより改善することができる。 Further, similarly to the first embodiment, the distance between the third electrode 103 and the second electrode 102 can be greatly separated, for example, about 5 to 10 μm, and the resistance value therebetween can be increased. Furthermore, as shown in FIG. 5A, in the present embodiment, the P-type semiconductor layer 5 is separated between the second electrode 102 and the third electrode 103, and the P-type semiconductor layer 5 is also included in the interval. It is a gap, and no leak current flows through the gap. As a result, the maximum value of the leakage current iw can be further reduced, and the S / N can be further improved.
なお、図5の説明では、第3の電極103に与える第3の電圧V3は、初期化状態で第2の電極102に与えられている電圧である第2の電圧V2と同じ電圧にする例を説明したが、図3の説明と同様の理由で、第2の電圧V2<第1の電圧V1のとき、第3の電圧V3は第1の電圧V1未満の電圧であれば同様の効果が得られる。すなわち、第3の電圧V3<第1の電圧V1であれば良い。具体的に第3の電圧V3を決める場合、リーク電流iwの振る舞いが第2の電極102と第3の電極103との距離やこの電極間に存在するP型半導体層5やi型半導体層4やその表面の状態等により変化するため実験により決めるのが好ましい。 In the description of FIG. 5, the third voltage V3 applied to the third electrode 103 is the same voltage as the second voltage V2 that is the voltage applied to the second electrode 102 in the initialized state. However, for the same reason as in FIG. 3, when the second voltage V2 <the first voltage V1, the same effect can be obtained if the third voltage V3 is a voltage lower than the first voltage V1. can get. That is, it is sufficient if the third voltage V3 <the first voltage V1. Specifically, when the third voltage V3 is determined, the behavior of the leakage current iw is the distance between the second electrode 102 and the third electrode 103, the P-type semiconductor layer 5 or the i-type semiconductor layer 4 existing between the electrodes. It is preferable to determine by experiment because it changes depending on the condition of the surface and the surface.
また、本実施形態では、全ての層を成膜後、エッチングにより第2の電極102と第3の電極103とその下層のP型半導体層5を分離するので、製造が容易である。 Further, in this embodiment, after all the layers are formed, the second electrode 102, the third electrode 103, and the underlying P-type semiconductor layer 5 are separated by etching, so that the manufacturing is easy.
今まで光電変換素子の光電変換層50が、PIN型のフォトダイオードの場合について説明したが、本発明はPN型やショットキ型のフォトダイオードなどにも適用できる。 Although the case where the photoelectric conversion layer 50 of the photoelectric conversion element is a PIN type photodiode has been described so far, the present invention can also be applied to a PN type or Schottky type photodiode.
図6は本発明に係わる第3の実施形態の光電変換素子の構成を説明する説明図である。図6を用いて、第3の実施形態のPN型フォトダイオード13について、説明する。なお、図5で説明した構成要素と同じ構成要素には同番号を付し、説明を省略する。 FIG. 6 is an explanatory diagram for explaining the configuration of the photoelectric conversion element according to the third embodiment of the present invention. A PN photodiode 13 according to the third embodiment will be described with reference to FIG. In addition, the same number is attached | subjected to the same component as the component demonstrated in FIG. 5, and description is abbreviate | omitted.
図5で説明したPIN型フォトダイオード12と異なるのは、本実施形態では光電変換層50がN型半導体層3とP型半導体層5から構成され、i型半導体層4が無い点である。照射した光束LはN型半導体層3とP型半導体層5の接合部で電子・ホール対を発生する。第2の電極102と第3の電極103の構成および動作は、図5で説明した構成と同様であり、リーク電流が露光量に比例して増加するので、露光量が少ないときのS/Nが大幅に改善される。 5 is different from the PIN photodiode 12 described in FIG. 5 in that the photoelectric conversion layer 50 is composed of the N-type semiconductor layer 3 and the P-type semiconductor layer 5 in this embodiment, and the i-type semiconductor layer 4 is not provided. The irradiated light beam L generates electron / hole pairs at the junction between the N-type semiconductor layer 3 and the P-type semiconductor layer 5. The configurations and operations of the second electrode 102 and the third electrode 103 are the same as those described with reference to FIG. 5, and the leakage current increases in proportion to the exposure amount. Therefore, the S / N when the exposure amount is small. Is greatly improved.
図7は本発明に係わる第4の実施形態の光電変換素子の構成を説明する説明図である。なお、図5で説明した構成要素と同じ構成要素には同番号を付し、説明を省略する。 FIG. 7 is an explanatory view illustrating the configuration of the photoelectric conversion element according to the fourth embodiment of the present invention. In addition, the same number is attached | subjected to the same component as the component demonstrated in FIG. 5, and description is abbreviate | omitted.
図7は、ショットキ型フォトダイオード14であり、光電変換層50がi型半導体層4とP型半導体層5から構成されていて、N型半導体層3は無い。そのかわり、第1の電極101がN型半導体層3の機能と同様の機能を持っている。第1の電極101は仕事関数の小さい金属、例えばAlで形成されているので、i型半導体層4で発生した電子・ホール対のうち、電子を通し、ホールをブロックする。ホールは内部電界により第2の電極102の方に向かい、図5(e)に示すように第2の電極102の電位は上昇する。 FIG. 7 shows a Schottky photodiode 14 in which the photoelectric conversion layer 50 is composed of the i-type semiconductor layer 4 and the P-type semiconductor layer 5, and there is no N-type semiconductor layer 3. Instead, the first electrode 101 has a function similar to that of the N-type semiconductor layer 3. Since the first electrode 101 is made of a metal having a small work function, for example, Al, it passes electrons out of the electron / hole pairs generated in the i-type semiconductor layer 4 and blocks the holes. The holes are directed toward the second electrode 102 by the internal electric field, and the potential of the second electrode 102 rises as shown in FIG.
第2の電極102と第3の電極103の構成および動作は、図5で説明した構成と同様であり、リーク電流が露光量に比例して増加するので、露光量が少ないときのS/Nが大幅に改善される。 The configurations and operations of the second electrode 102 and the third electrode 103 are the same as those described with reference to FIG. 5, and the leakage current increases in proportion to the exposure amount. Therefore, the S / N when the exposure amount is small. Is greatly improved.
なお、図6、図7では、第2の電極102と第3の電極103が最も上層にある場合について説明したが、図2のように第2の電極102と第3の電極103が基板1の上に形成されている場合もPN型またはショットキ型の光電変換層50を用いることができる。 6 and 7, the case where the second electrode 102 and the third electrode 103 are in the uppermost layer has been described. However, the second electrode 102 and the third electrode 103 are formed on the substrate 1 as shown in FIG. The PN-type or Schottky-type photoelectric conversion layer 50 can also be used when formed on the substrate.
図8は本発明に係わる第5の実施形態の光電変換素子の構成を説明する説明図である。図8を用いて、第5の実施形態の光電変換素子について説明する。第5の実施形態の光電変換素子の基本構成は、MIS(METAL INSULATOR SEMICONDUCTOR)型光電変換素子15である。MIS型の光電変換素子は、例えば、特許第3416351号に開示されている、基板1上に第1の電極101、絶縁層30と、i型半導体層4と、N型半導体層3と、第2の電極102から構成された光電変換素子であり、本実施形態では図5(b)のように第2の電極102の周囲に第3の電極103を設けている。本発明の光電変換層50は絶縁層30と、i型半導体層4と、N型半導体層3から構成されている。 FIG. 8 is an explanatory view illustrating the configuration of the photoelectric conversion element of the fifth embodiment according to the present invention. The photoelectric conversion element of 5th Embodiment is demonstrated using FIG. The basic configuration of the photoelectric conversion element of the fifth embodiment is a MIS (METAL INSULATOR SEMICONDUCTOR) type photoelectric conversion element 15. The MIS type photoelectric conversion element includes, for example, a first electrode 101, an insulating layer 30, an i-type semiconductor layer 4, an N-type semiconductor layer 3, and a first electrode disclosed on Japanese Patent No. 3416351. In this embodiment, a third electrode 103 is provided around the second electrode 102 as shown in FIG. 5B. The photoelectric conversion layer 50 of the present invention includes an insulating layer 30, an i-type semiconductor layer 4, and an N-type semiconductor layer 3.
絶縁層30は電子、ホール共に通過を阻止する窒化シリコン(SiN)などで形成される絶縁層であり、その厚さはトンネル効果により電子、ホールが通過できないほどの厚さである500オングストローム以上に設定される。また、N型半導体層3は、i型半導体層4に第2の電極102側からのホールの注入を阻止するためa−Siのn+層で形成されている。 The insulating layer 30 is an insulating layer formed of silicon nitride (SiN) or the like that blocks passage of both electrons and holes, and has a thickness of 500 angstroms or more, which is a thickness that prevents electrons and holes from passing through the tunnel effect. Is set. The N-type semiconductor layer 3 is formed of an a-Si n + layer in order to prevent injection of holes from the second electrode 102 side into the i-type semiconductor layer 4.
次に、MIS型光電変換素子15の光電変換動作について説明する。 Next, the photoelectric conversion operation of the MIS photoelectric conversion element 15 will be described.
各電極に印加される電圧関係は図5の説明と同じであり、第3の電圧V3=第2の電圧V2として以下説明する。 The relationship between the voltages applied to the respective electrodes is the same as in the description of FIG. 5, and will be described below assuming that the third voltage V3 = the second voltage V2.
MIS型光電変換素子15に所定時間露光し、電荷を蓄積する手順について説明する。リファレンス電源20のプラス側端子はグランドに接地され、第2の電極102にはスイッチ21を介してリファレンス電源20のマイナス側端子が接続されている。一方、第1の電極101はグランドに接地されている。 A procedure for accumulating charges by exposing the MIS photoelectric conversion element 15 for a predetermined time will be described. The positive terminal of the reference power supply 20 is grounded to the ground, and the negative terminal of the reference power supply 20 is connected to the second electrode 102 via the switch 21. On the other hand, the first electrode 101 is grounded.
初期化モードでは、スイッチ21をオンにして、第2の電極102に第2の電圧V2として負の電圧を印加する。するとi型半導体層4中のホールは電界により第2の電極102に導かれ、電子はi型半導体層4に注入される。i型半導体層4中のホールがi型半導体層4からはき出されるまでスイッチ21をオンにして、初期化する。 In the initialization mode, the switch 21 is turned on and a negative voltage is applied to the second electrode 102 as the second voltage V2. Then, holes in the i-type semiconductor layer 4 are guided to the second electrode 102 by an electric field, and electrons are injected into the i-type semiconductor layer 4. The switch 21 is turned on to initialize until holes in the i-type semiconductor layer 4 are ejected from the i-type semiconductor layer 4.
光電変換モードでは、スイッチ21をオフにして、露光を開始する。第2の電極102側は受光面であり、図8に矢印で示す光束Lは、透明な第2の電極102を透過してN型半導体層3に照射する。照射した光束LはN型半導体層3を通過してi型半導体層4に入り、電子・ホール対を発生する。図5(d)で説明したように露光量が増すと発生する電子・ホール対は増加する。発生したホールは電界により第2の電極102に導かれ、電子はi型半導体層4内を移動し、絶縁層30界面に移動する。しかし、絶縁層30内には移動できないため、i型半導体層4内に留まる。そのため、第2の電極102の電位は図5(e)のように露光前にスイッチ21をオンにしてリセットしたときが最も低く、露光量が増すにつれて電位は上昇する。 In the photoelectric conversion mode, the switch 21 is turned off to start exposure. The second electrode 102 side is a light receiving surface, and a light beam L indicated by an arrow in FIG. 8 passes through the transparent second electrode 102 and irradiates the N-type semiconductor layer 3. The irradiated light beam L passes through the N-type semiconductor layer 3 and enters the i-type semiconductor layer 4 to generate electron / hole pairs. As described with reference to FIG. 5D, the electron / hole pairs generated increase as the exposure amount increases. The generated holes are guided to the second electrode 102 by the electric field, and the electrons move in the i-type semiconductor layer 4 and move to the interface of the insulating layer 30. However, since it cannot move into the insulating layer 30, it remains in the i-type semiconductor layer 4. Therefore, the potential of the second electrode 102 is lowest when the switch 21 is turned on and reset before exposure as shown in FIG. 5E, and the potential increases as the exposure amount increases.
本実施形態のMIS型光電変換素子15においても、PIN型フォトダイオード12などと同様に、図8に示す第1の電極101から第3の電極103に流れるリーク電流ivと、第2の電極102から第3の電極103に流れるリーク電流iwが発生する。 Also in the MIS photoelectric conversion element 15 of the present embodiment, the leak current iv flowing from the first electrode 101 to the third electrode 103 shown in FIG. 8 and the second electrode 102 as in the PIN photodiode 12 and the like. A leakage current iw flowing from the first to the third electrode 103 is generated.
第2の実施形態と同様に、第3の電極103はガード電極電源87に接続され、常に第3の電圧V3に固定されているので、リーク電流ivが流れても第2の電極102の電位には影響を与えない。 Similar to the second embodiment, since the third electrode 103 is connected to the guard electrode power supply 87 and is always fixed to the third voltage V3, the potential of the second electrode 102 even if the leakage current iv flows. Has no effect.
また、第2の実施形態と同様に、リーク電流iwは第3の電極103と第2の電極102の電位差により発生するので、スイッチ21をオンにして第3の電極103と第2の電極102が同じ電圧である第3の電圧V3と第2の電圧V2を印加されている初期化状態では、リーク電流iwは0である。スイッチ21をオフにして露光を与えると、第2の電極102の電圧は図5(e)のように上昇するので、第2の電極102から第3の電極103に流れるリーク電流iwは図5(f)に実線で示すように露光量に比例して増加する。図5(f)に破線で示すように、従来のPIN型フォトダイオード10で発生するリーク電流ioは露光量が少ないときに最も多いので、露光量が少ないときのS/Nが悪かったが、本実施形態ではリーク電流iwが露光量に比例して増加するので、露光量が少ないときのS/Nが大幅に改善される。 Similarly to the second embodiment, since the leakage current iw is generated by the potential difference between the third electrode 103 and the second electrode 102, the switch 21 is turned on and the third electrode 103 and the second electrode 102 are turned on. In the initialization state where the third voltage V3 and the second voltage V2 are applied, the leakage current iw is zero. When exposure is performed with the switch 21 turned off, the voltage of the second electrode 102 rises as shown in FIG. 5E, so that the leakage current iw flowing from the second electrode 102 to the third electrode 103 is as shown in FIG. As shown by the solid line in (f), it increases in proportion to the exposure amount. As indicated by a broken line in FIG. 5 (f), the leak current io generated in the conventional PIN photodiode 10 is the largest when the exposure amount is small, so that the S / N when the exposure amount is small is bad. In the present embodiment, since the leakage current iw increases in proportion to the exposure amount, the S / N when the exposure amount is small is greatly improved.
次に、第2の実施形態の光電変換装置を有する、FPDの構成例について図9を用いて説明する。 Next, a configuration example of an FPD having the photoelectric conversion device of the second embodiment will be described with reference to FIG.
図9は、第2の実施形態の光電変換装置を有するFPD80’の回路図である。 FIG. 9 is a circuit diagram of an FPD 80 'having the photoelectric conversion device of the second embodiment.
図9で説明する回路は、光電変換素子であるPIN型フォトダイオード12の順方向の向きが図4とは逆に接続されている。それに伴い、第1の電極に与える第1の電圧V1と、第2の電極に初期化時に与える第2の電圧V2の電圧関係が逆になっている。すなわちV2<V1である点が異なっている。 In the circuit described in FIG. 9, the forward direction of the PIN photodiode 12 which is a photoelectric conversion element is connected in the opposite direction to that in FIG. Accordingly, the voltage relationship between the first voltage V1 applied to the first electrode and the second voltage V2 applied to the second electrode at the time of initialization is reversed. That is, the difference is that V2 <V1.
なお、図4で説明した機能要素と同一機能を有する機能要素には同番号を付し、説明を省略する。 In addition, the same number is attached | subjected to the functional element which has the same function as the functional element demonstrated in FIG. 4, and description is abbreviate | omitted.
回路基板95は、PIN型フォトダイオード12およびスイッチ素子84のそれぞれ1個の組み合わせで1つの画素を形成し、合わせて2行×3列の画素を有している。 The circuit board 95 forms one pixel by one combination of the PIN photodiode 12 and the switch element 84, and has a total of 2 rows × 3 columns of pixels.
PIN型フォトダイオード12の第1の電極101(カソード)はバイアス線83に接続され、バイアス線83はバイアス電源82に接続され、第1の電圧が印加されている。本実施形態では第1の電圧V1は0Vに設定されているものとして説明する。 The first electrode 101 (cathode) of the PIN photodiode 12 is connected to a bias line 83, the bias line 83 is connected to a bias power source 82, and a first voltage is applied thereto. In the present embodiment, the first voltage V1 will be described as being set to 0V.
第3の電極103は、ガード電極電源87に接続され、ガード電極電源87から第3の電圧V3が印加されている。第3の電圧V3は第1の電圧V1未満の電圧、すなわち第3の電圧V3<第1の電圧V1であれば良い。 The third electrode 103 is connected to a guard electrode power supply 87, and a third voltage V3 is applied from the guard electrode power supply 87. The third voltage V3 may be a voltage lower than the first voltage V1, that is, the third voltage V3 <the first voltage V1.
なお、本実施形態ではガード電極電源87とリファレンス電源20を別にしているが、例えば第3の電圧V3を第2の電圧V2と同じ電圧に設定し、ガード電極電源87から第2の電圧V2を印加するようにしても良い。また、本実施形態では、すべての第3の電極103に共通のラインで第3の電圧V3が印加されているが、第3の電極103をブロックごとに分けて、複数のガード電極電源87から第3の電圧V3を印加しても良い。 In this embodiment, the guard electrode power supply 87 and the reference power supply 20 are separately provided. For example, the third voltage V3 is set to the same voltage as the second voltage V2, and the second voltage V2 is supplied from the guard electrode power supply 87. May be applied. In the present embodiment, the third voltage V3 is applied to a line common to all the third electrodes 103. However, the third electrode 103 is divided into blocks, and a plurality of guard electrode power supplies 87 are used. The third voltage V3 may be applied.
上述のFPD80’は図4で説明したFPD80と同様に動作する。 The FPD 80 'described above operates in the same manner as the FPD 80 described with reference to FIG.
初期化状態では、スイッチ92はオンであり、OPアンプ90の出力電圧は第2の電圧V2と同じ電圧である。走査駆動回路86がゲート線85a,85bをハイにすると、そのゲート線に接続されているスイッチ素子84がすべてオンになり、第2の電極102に第2の電圧V2が印加される。 In the initialized state, the switch 92 is on and the output voltage of the OP amplifier 90 is the same voltage as the second voltage V2. When the scanning drive circuit 86 sets the gate lines 85a and 85b to high, all the switch elements 84 connected to the gate lines are turned on, and the second voltage V2 is applied to the second electrode 102.
次に、走査駆動回路86がゲート線85a,85bをオフにすると、蛍光板200に放射線の曝射が開始される。放射線が曝射されると、放射線の曝射を受けた蛍光板200が蛍光を発し、それを受光したPIN型フォトダイオード12は、その中で電子・ホール対が発生し、充電されていた電荷を放電させる。そのため、PIN型フォトダイオード12に充電されていた電荷は、発生した電子・ホール対の分だけ減少する。この間、スイッチ92はすべてオンである。 Next, when the scanning drive circuit 86 turns off the gate lines 85a and 85b, exposure of radiation to the fluorescent screen 200 is started. When the radiation is exposed, the fluorescent plate 200 that has been exposed to the radiation emits fluorescence, and the PIN photodiode 12 that has received the fluorescence generates an electron-hole pair therein, and the charged charge is generated. Discharge. Therefore, the charge charged in the PIN photodiode 12 is reduced by the amount of generated electron / hole pairs. During this time, all switches 92 are on.
放射線の曝射に続いて、読み出し走査が行われる。読み出し走査の時、スイッチ92はオフである。走査駆動回路86は、ゲート線85a,85bに正の電圧を順次出力して、スイッチ素子84をオンにすると、OPアンプ90から電荷−電圧変換された電圧が出力される。電荷−電圧変換された電圧は、放射線曝射の時、PIN型フォトダイオード12から放電により消滅した電荷に相当する。このようにして、蛍光板200に入射した放射線の画像が、電圧として二次元的に読み出される。 Following the radiation exposure, a readout scan is performed. During the readout scan, the switch 92 is off. When the scanning drive circuit 86 sequentially outputs positive voltages to the gate lines 85 a and 85 b and turns on the switch element 84, a charge-voltage converted voltage is output from the OP amplifier 90. The voltage subjected to the charge-voltage conversion corresponds to a charge that disappears from the PIN photodiode 12 due to discharge during radiation exposure. In this way, an image of radiation incident on the fluorescent screen 200 is read out two-dimensionally as a voltage.
なお、図9の回路に用いる光電変換素子は、PIN型フォトダイオード12に限定されるものではなく、第3の実施形態のPN型フォトダイオード13、第4の実施形態のショットキ型フォトダイオード14、第5の実施形態のMIS型光電変換素子15も適用できる。 The photoelectric conversion element used in the circuit of FIG. 9 is not limited to the PIN photodiode 12, but the PN photodiode 13 of the third embodiment, the Schottky photodiode 14 of the fourth embodiment, The MIS photoelectric conversion element 15 of the fifth embodiment can also be applied.
以上このように、本発明によれば、露光量が少ないときのS/Nを改善した光電変換装置及び放射線像撮像装置を提供できる。 As described above, according to the present invention, it is possible to provide a photoelectric conversion device and a radiation image capturing device that have improved S / N when the exposure amount is small.
Claims (8)
前記第1の電極に常時第1の電圧を印加するバイアス電源と、
前記第2の電極に第2の電圧を印加するリファレンス電源と、
前記第2の電極に前記光電変換素子が逆バイアスになる第2の電圧を印加して初期化する初期化モードと、前記第2の電極をフローティング状態にして、前記光電変換層に入射した光により発生した電子またはホールを前記第2の電極から電気信号に変換する光電変換モードを切り換える切り換え手段と、を有する光電変換装置において、
前記光電変換素子は、前記第2の電極と同一面上に前記第2の電極を囲む第3の電極を備え、前記光電変換装置は、更に前記第3の電極に常時第3の電圧を印加するガード電極電源を備えており、前記第3の電圧は、前記第2の電圧が前記第1の電圧より低いときは、前記第1の電圧より低い電圧であり、前記第2の電圧が前記第1の電圧より高いときは、前記第1の電圧より高い電圧であることを特徴とする光電変換装置。A photoelectric conversion element including a photoelectric conversion layer composed of a first electrode and a plurality of layers and a second electrode on a substrate,
A bias power supply that constantly applies a first voltage to the first electrode;
A reference power supply for applying a second voltage to the second electrode;
An initialization mode in which the second electrode is initialized by applying a second voltage at which the photoelectric conversion element is reverse-biased, and light incident on the photoelectric conversion layer with the second electrode in a floating state A switching means for switching a photoelectric conversion mode for converting electrons or holes generated by the above-mentioned second electrode into an electric signal,
The photoelectric conversion element includes a third electrode surrounding the second electrode on the same plane as the second electrode, and the photoelectric conversion device further applies a third voltage to the third electrode at all times. And the third voltage is lower than the first voltage when the second voltage is lower than the first voltage, and the second voltage is higher than the first voltage. When higher than the first voltage, the photoelectric conversion device is higher than the first voltage.
前記光電変換装置に備えられた蛍光板と、を有することを特徴とする放射線像撮像装置。The photoelectric conversion device according to any one of claims 1 to 7,
And a fluorescent plate provided in the photoelectric conversion device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008512006A JP4858540B2 (en) | 2006-03-24 | 2007-03-09 | Photoelectric conversion device and radiation image capturing device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082444 | 2006-03-24 | ||
JP2006082444 | 2006-03-24 | ||
JP2008512006A JP4858540B2 (en) | 2006-03-24 | 2007-03-09 | Photoelectric conversion device and radiation image capturing device |
PCT/JP2007/054664 WO2007122890A1 (en) | 2006-03-24 | 2007-03-09 | Photoelectric conversion device and radiographic imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007122890A1 true JPWO2007122890A1 (en) | 2009-09-03 |
JP4858540B2 JP4858540B2 (en) | 2012-01-18 |
Family
ID=38624803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008512006A Expired - Fee Related JP4858540B2 (en) | 2006-03-24 | 2007-03-09 | Photoelectric conversion device and radiation image capturing device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4858540B2 (en) |
WO (1) | WO2007122890A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102116321B1 (en) | 2013-12-04 | 2020-05-28 | 주식회사 레이언스 | X-ray detector, and X-ray imaging apparatus and driving method thereof |
KR20160038387A (en) * | 2014-09-30 | 2016-04-07 | 주식회사 레이언스 | X-ray detector and driving method thereof |
US10141354B2 (en) | 2014-10-23 | 2018-11-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and image acquisition device |
JP6555512B2 (en) * | 2014-10-23 | 2019-08-07 | パナソニックIpマネジメント株式会社 | Imaging device and image acquisition device |
JP6562250B2 (en) | 2015-06-08 | 2019-08-21 | パナソニックIpマネジメント株式会社 | Imaging device and imaging module |
CN109841701B (en) * | 2017-11-24 | 2021-09-10 | 比亚迪半导体股份有限公司 | Photodiode and manufacturing process thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3066944B2 (en) * | 1993-12-27 | 2000-07-17 | キヤノン株式会社 | Photoelectric conversion device, driving method thereof, and system having the same |
JP2003130959A (en) * | 2001-10-24 | 2003-05-08 | Konica Corp | Radiation image detector |
JP2003344545A (en) * | 2002-05-23 | 2003-12-03 | Konica Minolta Holdings Inc | Radiation image detector |
JP2004247647A (en) * | 2003-02-17 | 2004-09-02 | Trecenti Technologies Inc | Photo-diode and image sensor |
-
2007
- 2007-03-09 JP JP2008512006A patent/JP4858540B2/en not_active Expired - Fee Related
- 2007-03-09 WO PCT/JP2007/054664 patent/WO2007122890A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2007122890A1 (en) | 2007-11-01 |
JP4858540B2 (en) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192920B2 (en) | Solid-state imaging device | |
JP5016941B2 (en) | Solid-state imaging device | |
US8670056B2 (en) | Solid-state imaging apparatus | |
KR101631326B1 (en) | Photoelectric conversion apparatus and radiographic imaging apparatus | |
US7863661B2 (en) | Solid-state imaging device and camera having the same | |
US10468450B2 (en) | Apparatus for radiation detection in a radiography imaging system | |
JP4858540B2 (en) | Photoelectric conversion device and radiation image capturing device | |
JP7271091B2 (en) | Back-thinned semiconductor photodetector | |
US20100237455A1 (en) | Phototransistor having a buried collector | |
US11860033B2 (en) | Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type | |
KR100790586B1 (en) | CMOS image sensor active pixel and method for sensing signal thereof | |
US20130063631A1 (en) | Solid-state imaging apparatus and camera | |
JP2018092990A (en) | Photoelectric conversion device and imaging system | |
JP5108369B2 (en) | Image sensor manufacturing method and image sensor drive method | |
EP2981069B1 (en) | Photoelectric conversion apparatus and photoelectric conversion system | |
JP2018093297A (en) | Photoelectric conversion device and imaging system | |
KR100790585B1 (en) | CMOS image sensor pixel and method for sensing signal thereof | |
WO2023008026A1 (en) | Backside illuminated single photon avalanche diode | |
JP2010141045A (en) | Solid state imaging apparatus | |
KR100790587B1 (en) | Image sensor pixel having pinned photodiode with coupling capacitor and method for sensing a signal thereof | |
US8258559B2 (en) | Image sensor photodiode arrangement | |
WO2021225036A1 (en) | Light detection device and method for driving light sensor | |
JP7402635B2 (en) | Solid-state imaging device, imaging device, and method for suppressing white scratches | |
JP7342002B2 (en) | How the imaging device works | |
JP2004014673A (en) | Solid state imaging apparatus and camera using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |