JPS6384144A - 半導体装置の外部リ−ド成型方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置のプリント基板への実装効率を高め
るための半導体装置の外部リード成型方法に関するもの
である。

従来の技術 半導体装置を完成品としてプリント基板に装着する前に
は、各種の特性検査を行うのが通例である。

第３図はそのような検査工程を示しており、パッケージ
１から突出した外部リード２に、湾曲部３ａでばね性を
もたせた検査ピン３や、スプリング４ａでばね性をもた
せた検査ピン４を弾性的に押しつけ、これらの検査ピン
３または４を介してテスト用の信号を加え、各種の特性
検査を行う。

発明が解決しようとする問題点 ところが、このような検査を行うと、検査ピン３または
４を押しつけることによって外部リード２の一部が第４
図あるいは第５図に２゛で示すように変形することがあ
る。このため、この半導体装置をプリント基板５上に装
着し、外部リード２を銅箔６に半田付けする場合に半田
付は不良が起りやすい。特に外部リード２の一部が第５
図に２゜で示すように変形すると、変形していない正常
なリード２が銅箔６の表面がら浮き上ってしまい、電気
的な導通がとれな（なるという問題が発生する。

−このような問題は、パッケージの全周にゎたって４４
〜１００本もの外部リードが突出した、いわゆる面実装
型のフラットパッケージタイプの半導体装置において特
に発生しやす（、プリント基板への実装効率が低下する
という問題がある。

本発明はこのような従来の問題を解決する半導体装置の
外部リード成型方法を提供するものである。

問題点を解決するための手段 本発明は半導体装置の外部リードを検査工程の終了後に
再成型するようにしたものである。

作用 このようにすれば、仮に検査工程で外部リードの一部が
変形したとしても、すべての外部リードを本来の形状に
復元することができ、その結果プリント基板への実装効
率を高めることができる。

特に本発明は半田リフロー工法において有効である。

実施例 第１図は本発明の一実施例における外部リードの再成型
時の状態を示すものである。

すなわち、パッケージ１および外部リード２を各種検査
工程終了後に下金型７上に載置し、その後外部リード２
の上面を上金型８で押えつければ、すべての外部リード
２を本来の形状に復元することができる。このとき、パ
ッケージ１と外部リード２の接点に不要な負荷が加わっ
てパッケージ１と外部リード２の間に隙間が生じること
のないように、外部リード２のパッケージ１の付近を補
助金型９で押えつけておくことが望ましい。もちろん、
補助金型９は上金型８と一体であってもよい。

このようにすれば、第２図に示すようにすべての外部リ
ード２が本来の形状に復元されるから、プリント基板に
装着したときにもすべての外部リード２がプリント基板
上の銅箔に確実に接触し、良好な電気的導通を得ること
ができる。

なお、第１図、第２図ではフラットパッケージタイプの
半導体装置について説明したが、この他のタイプの半導
体装置にも応用できる。

発明の効果 本発明によれば、各種検査工程終了後に外部リードを再
成型するから、検査工程での外部リードの変形を矯正し
、プリント基板上の鋼箔に対する外部リードの接触を確
実にして、半導体装置の実装効率を高めることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例の外部リード再成型時の状態
を示す断面図、第２図は外部リード再成型後の半導体装
置を示す断面図、第３図は従来の半導体装置の検査工程
を説明するための断面図、第４図、第５図は従来の半導
体装置の実装状態を示す断面図である。 １・・・・・・パッケージ１，２・・・・・・外部リー
ド、７・・・・・・下金型、８・・・・・・上金型、９
・・・・・・補助金型。 代理人の氏名　弁理士　中尾敏男　ほか１名／−−−パ
ッγ−シ゛ ？−−−グト部リード ７−下金型 ８−　二食受 ｑ　−−一補Ｑ全呈 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）所定の形状に成型された半導体装置の外部リード
   を、検査工程終了後に再成型することを特徴とする半導
   体装置の外部リード成型方法。
2. （２）半導体装置としてフラットパッケージタイプの半
   導体装置を用いたことを特徴とする特許請求の範囲第（
   １）項記載の半導体装置の外部リード成型方法。