[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6338248A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS6338248A
JPS6338248A JP61181916A JP18191686A JPS6338248A JP S6338248 A JPS6338248 A JP S6338248A JP 61181916 A JP61181916 A JP 61181916A JP 18191686 A JP18191686 A JP 18191686A JP S6338248 A JPS6338248 A JP S6338248A
Authority
JP
Japan
Prior art keywords
film
capacitor
dielectric constant
high dielectric
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61181916A
Other languages
English (en)
Inventor
Taijo Nishioka
西岡　泰城
Hiroshi Jinriki
博 神力
Noriyuki Sakuma
憲之 佐久間
Kiichiro Mukai
向　喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61181916A priority Critical patent/JPS6338248A/ja
Priority to KR1019870007495A priority patent/KR940008370B1/ko
Priority to US07/081,231 priority patent/US4891684A/en
Publication of JPS6338248A publication Critical patent/JPS6338248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方ｄ；に係り。
特に、高誘電率絶縁膜をキャパシタ用絶縁膜として用い
る高容址かつ高信頼性のキャパシタを有する半導体装置
およびその製造方法に関する。
〔従来の技術〕
Ｔ、ＳＴの高集積化に伴って、その構成要素であるキャ
パシタにおいても微細化が要求されてきた。
そのため、比誘電率が２２と従来のキャパシタ用絶縁膜
として用いられる二酸化シリコン（ＳｉＯ２）の６倍以
−１〕大きい酸化タンタル（Ｔａ２０５）を川いてキャ
パシタとしての高誘電率を得、半導体装置を縮小しよう
という試みが、例えば特開昭５８−６１６３４、特開昭
５９−４１５２号公報などに記載されている。
しかし、この高誘電率を有するＴａ２０５は、該キャパ
シタ形成後のＭＯ８ＬＳＴの製造工程中の熱処理により
、−り部電極中に含まれる元素、例えばシリコン（Ｓｌ
）と化学的に反応して、キャパシタの絶縁耐圧の劣化を
起こす。この化学式は、２Ｔａ２０５＋５Ｓｉ　　→　
４Ｔａ＋５Ｓｉｎ２で示される。
上記従来の技術では、この耐圧劣化を防止するキャパシ
タの構造については、考慮されていなかった・ 〔発明が解決しようとする問題点〕 従来の半導体装置のキャパシタの」〕部電極としては、
半導体装置の製造１−程において最も化学的に安定な多
結晶Ｓｉ膜が望ましい。しかし、キャパシタ用絶縁膜と
して、半導体装置の高集積化に好適な一ヒ記Ｔａ、ＯＳ
等の高誘電率絶縁膜を用いると、上述のように、半導体
装置の製造工程中の熱処理によって、多結晶Ｓｉ膜のＳ
ｉがＴａ２０５膜中に拡散して該Ｔａ２０５膜と反応し
てしまう問題が生じる。
従って、上記従来技術では、上部電極のＳｉとＴａ２０
５膜との反応を防止するため、化学量論的組成比より低
い濃度のＳｉを含む高融点金属もしくはそれらのシリサ
イド等の合金を用いなければならなかった。しかし、こ
のＳｊ濃度の低い高融点金属もしくはそれらの合金は、
化学的に不安定で、製造工程中の熱処理によって容易に
酸化したり、エツチング液等の薬品によって腐食されや
すいという問題があった。
このように、従来技術においては、高誘電率絶縁膜をＭ
Ｏ８Ｔ、ＳＴに適用することが困難であった。本発明の
目的は、Ｔａ２Ｏ，等の高誘電率絶縁膜と、Ｓｉを含有
する上部電極との反応を防止し、キャパシタ用絶縁膜と
しての高誘電率絶縁膜の採用を可能とし、従って半導体
装置の高集積化を達成できる半導体装置およびその製造
方法を提供することにある。
ｒ問題点を解決するための手段〕 上記目的を達成するため、本発明は、基板上に形成され
た高誘電率絶縁膜と、最も化学的に安定な多結晶Ｓｉや
、高融点金属あるいはそれらのシリサイド等の、例えば
Ｓｉを含む上部電極との間に、反応防止膜として５ｊＯ
２膜や、窒化シリコン（Ｓｉ３Ｎ４）膜などを薄く介在
させることによって、当該キャパシタ形成後の該半導体
装置の製造工程中における熱処理によって上部電極に含
まれるＳｊ等の元素と高誘電率絶縁膜とが反応するのを
防止することを特徴とする。
なお、−ヒ記反応防＋Ｉ＝膜の膜厚は、一般のＬＳＴに
適用するには、約２０人〜１００人が望ましい。この範
囲以下であると、Ｓｊ等が該膜を通り抜けやすくなり１
反応防止膜として働かなくなる。一方、あまり膜厚が厚
いと、キャパシタの容量が減少してしまう。
また、基板と、−上記高誘電率絶縁膜との間にも上記反
応防止膜を設け、該基板に含まれるＳｉ等＝４− の元素と高誘電率絶縁膜との反応を防１１−するのが望
ましい。
本発明の半導体装置の製造方法は、まず、基板」二に高
誘電率絶縁膜を形成し、次に、上記高誘電率絶縁膜上に
反応防ＩＦ、膜を形成し、次に、上記反応防ＩＩ：膜上
に上部電極を形成することを特徴とする。
なお、上記反応防止膜の形成後、当該キャパシタの絶縁
耐圧の落ちこぼれ（初期絶縁破壊）を減少させるために
、該反応防止膜が５ｊ３Ｎ４膜の場合は、該Ｓｉ、Ｎ、
膜を酸化し、該反応防ＩＦ、膜が５ｉｎ２膜の場合は、
該Ｓｉｏ２膜を窒化するのが望ましい。
〔作用〕
上記Ｓ、　ｉ　０２膜やＳｉ□Ｎ４膜等の反応防止膜を
、高誘電率絶縁膜と上部電極との間にバリア層として設
けたことにより、該キャパシタ形成後の該半導体装置の
製造工程中の熱処理によって、上部電極から高誘電率絶
縁膜中へ上部電極に含まれるＳｉ等の元素が拡散するの
を防止し、該元素と高誘電率絶縁膜との反応を防１１−
できる。従って、キャパシタの絶縁耐圧が低下すること
なく、Ｔａ２０５膜等の高誘電率絶縁膜をキャパシタ用
絶縁膜として用いることができ、高容量かつ高信頼性の
キャパシタが実現でき、ＬＳＴの高集積化に貢献する。
〔実施例〕
第１図は、本発明の一実施例のキャパシタを有する半導
体装置の概略断面図である。
図において、１はＳｉ基板、２はＳｊ基板１上に自然酸
化膜として形成された膜厚約２０人のＳｉＯ２膜、３は
Ｓ　ｉｏ、膜２−１−にキャパシタ用絶縁膜として形成
された高誘電率を有する膜厚約２００人のＴａ２Ｏ、膜
、４はＴａ、Ｏ５膜３上に反応防止膜として形成された
膜厚約３０人のＳｊ、Ｎ、ｌｌｉ、５はＳｉ、Ｎ４膜４
上に上部電極として形成された多結晶Ｓｉ膜である。
次に、本実施例の半導体装置の製造方法について同じく
第１図を用いて説明する。
まず、Ｓｉ基板１−１−にｃｖｎ法（化学気相成長＠）
を用いてキャパシタ用絶縁膜としてのＴａ２０５膜３を
形成した。なお、このＴａ、Ｏｓ膜３の形成時に、８１
基板１の表面が水蒸気中で加熱されて該Ｓｊ基板１上に
Ｓ　］、　０２　ｉｉ　２が膜厚約２０人形成された。
なお、その他の上記Ｔａ２０５膜の形成方法としては、
Ｔａの金属ターゲットをアルゴンと酸素の混合ガス中で
スパッタする反応性スパッタ法などがある。このＴａ２
０５膜のスパッタ中の放電におけるアルゴン酸素プラズ
マによって上記ＳｊＯ□膜が２０人程度形成される。
次に、Ｔａ２０ｆ膜３上にＣＶＤ法により反応防＋１−
ｔｌ！Ｊとして５ｉ３Ｎ４１［ｉ４を膜厚約３０人形成
した。
この後、キャパシタ用絶縁膜であるＴａ２Ｏ，、膜３の
絶縁耐圧の落ちこぼれを減少させるために、乾燥酸素雰
囲気中で、１０００℃、３０分の熱処理を行ない、反応
防１（−膜のＳｉ３Ｎ４膜４を酸化した。
次に、３３３Ｎ、ｌＩ実４上に上部電極として多結晶Ｓ
　ｉ膜５を形成して、キャパシタを形成した。
すなオ）ち、本実施例では、キャパシタ用高誘電率絶縁
膜のＴａ２０５膜３と、」二部電極の多結晶Ｓｉ膜５と
の間に、反応防止膜として膜厚約３０人のＳ　ｉ、　Ｎ
４膜４を設けたことにより、該キャパシタ形成後の該半
導体装置の製造工程中の熱処理によって多結晶８１膜５
のＳｉがＴａ２Ｏ，膜３中に拡散して該Ｔａ２０５膜３
と反応するのを防止でき、従って、該キャパシタの絶縁
耐圧の劣化を防止できる。さらに、本実施例では、Ｓｉ
基板１とＴａ、Ｏ，膜３との間にも膜厚約３０人のＳｉ
Ｏ□膜を有するので、上記製造工程中の熱処理によって
Ｓｉ基板１のＳｉがＴａ２Ｏ，膜３中に拡散して該Ｔａ
、Ｏ，膜３と反応するのを防止でき、該キャパシタの絶
縁耐圧の劣化を防止できる。
第２図は、本実施例で示したキャパシタにおいて、該キ
ャパシタの製造工程における熱処理（アニール）温度と
、リーク電流との関係を、本発明による反応防止膜を設
けた場合と、設けない場合とを比較して示す図である。
図において、ａは本発明による反応防止膜４を有する場
合、ｂは反応防１ヒ膜４を有さない場合を示す。なお、
熱処理の条件は、５００〜１０００℃の温度範囲で、３
０分であった。
この図から明らかなように、反応防１ヒ膜を有するキャ
パシタａでは、通常のＬＳＩの製造工程における、例え
ば不純物のドープ等の熱処理温度である１０００℃まで
のアニールによってもリーク電流の増大が起こらない。
これに比較して、反応防止膜のないキャパシタｂでは、
図示のごとくリーク電流は熱処理温度と共に急激に増大
してしまう。
このように、本実施例によれば、反応防１ヒ膜を設ける
ことによって、Ｓｊ等を含む」二部電極もしくは基板と
、キャパシタ用絶縁膜の間の反応を防止できるので、耐
熱性の高い高容量キャパシタを実現できる。
さらに、第２図の実験結果から、本実施例のキャパシタ
は、別の大きな効果を有することがわかった。すなオ）
ち、アニール温度が５００℃以下の領域においても、リ
ーク電流値が反応防止膜の有無によって異なる結果が得
られた。すなわち、第２図から明らかなように、本実施
例のキャパシタａは、反応防止膜が存在することにより
、キャパシタｂよりもリーク電流値が大幅に小さい。す
なオ）ち、本実施例では、絶縁膜が、Ｓ　、ｊ、−Ｎ　
４／　Ｔ　ａ２０　ｓ／５ｊＯ２型の多層構造になって
いることにより。
リーク電流を著しく減少することができた。また、Ｔａ
２０ｇ膜上の５ｊ３Ｎ４膜４の膜厚は３０人程度、およ
び８３基板】１−に形成した５ｉｎ２膜２の膜厚は２０
人程度と極めて薄く形成したので容量の減少は問題にな
らない。
なお、」二記実施例において、反応防止膜として、８１
３Ｎ４膜４の代りにＳｉｏ２膜を形成した場合も、同様
なリーク電流の減少が観測された。このＳ　ｉｏ２膜は
、例えばＣＶＤ法によって形成した後、アンモニア雰囲
気中で、約９５０℃、３０分の熱処理を行なって窒化し
た。
なお、特開昭５８−６１６３４号公報の中に、８１基板
表面上にＴａ２０ｇ膜を形成した後、水蒸気を含む酸素
中で加熱することによって、該Ｔａ２Ｏ，，膜の表面に
８１が析出して、５ｊ０２膜が形成されているという報
告があるが、特開昭５９−４１５２号公報の中に、上記
Ｓ　ｉ、　０２膜は、Ｓｉを化学址論的組成比以」−含
む金属シリサイド膜や多結晶Ｓｉ膜に含まれるＳ」に対
してバリア性がないことが示されている。この原因は、
このＳ　ｉｏ２膜は、Ｔａ２０５膜の中を拡散するＳｉ
によって形成されるので、Ｔａ２Ｏ，膜の上に不均一に
形成されるため、ピンホールが多いなどの理由によって
反応防止膜として働かないためと推測される。
これに対して、上記実施例においては、ＣＶＩ’）法に
よって形成したＳｊＯ□膜、５ｊ３Ｎ４膜を用いたが、
これらは良い特性を示した。
また、上記実施例で述べたように、反応防止膜である５
１３Ｎ４膜を酸化、あるいは５ｊＯ２膜を窒化すること
によって、キャパシタの絶縁耐圧の落ちこぼれを減少さ
せる効果があった。
なお、上記実施例では、代表的な高誘電率絶縁膜として
Ｔａ２Ｏ，、（酸化タンタル）を選んだが、酸化ニオビ
ウム（Ｎｂ、Ｏ，）、酸化チタン（Ｔｉｅ、）、酸化ジ
ルコニウム（Ｚｒ２０５）　、酸化アルミニウム（ＡＩ
ＬＺＯ３）　、酸化ハフニウム（ＨｆＯ）　、酸化イツ
トリウム（Ｙｚ０３）などの金属酸化物を用いても同様
の効果が得られた。
また、−上記実施例では、上部電極として代表的な多結
晶Ｓｉを用いたが、タングステン（Ｗ）、モリブデン・
（Ｍｏ）、タンタル（Ｔａ）、これらのシリサイド（Ｗ
Ｓｉ２、ＭｏＳｉ２、Ｔａ５ｉｚ）、あるいはチタン（
Ｔｉ）　、チタンナイトライド（ＴｉＮ）、クロム（Ｃ
ｒ）などを用いる場合には、高誘電率絶縁膜とＳ　ｉ以
外のＷ、Ｍｏ、Ｔａ、Ｔｉ、、　Ｃｒなどの高融点金属
との反応も高温の熱処理（１０００℃程度）によって起
こる。この反応も高誘電率絶縁膜と上部電極の間にＳｉ
Ｏ２膜や８１３　Ｎ　４股等を介在させることによって
防止できる。従って、本発明の詳細な説明の一例として
、　−１−電極極および下部電極の材料に多結晶Ｓｉを
選んだが、本発明の概念はこれに限定されるものではな
い。
〔発明の効果〕
以」二説明したように、本発明は、高誘電率絶縁膜と上
部電極あるいは基板との間にバリア層として反応防止膜
を設けたことにより、多結晶Ｓｉ等−１２＝ の従来のＬ　Ｓ　ｌで多用されている電極材料を用いて
も、通常のＬＳＩの製造工程で必要とされる約１０００
℃までの熱処理に耐え得る高誘電率絶縁膜を用いたキャ
パシタの耐熱性を確保できるので、ＭＯＳダイナミック
メモリ等の小面積のキャパシタを必要とするデバイスに
適用できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のキャパシタの断面図、第２
図は本発明と従来のキャパシタのアニール温度とリーク
電流の関係を比較して示す図である。 １・・・Ｓｉ基板 ２・・・５ｊＯ２膜

Claims (1)

  1. 【特許請求の範囲】 １、基板上に形成された高誘電率絶縁膜と、上部電極と
    の間に反応防止膜を有することを特徴とする半導体装置
    。 ２、上記基板と上記高誘電率絶縁膜との間に上記反応防
    止膜が形成されていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。 ３、上記反応防止膜が、酸化シリコン膜または窒化シリ
    コン膜であることを特徴とする特許請求の範囲第１項ま
    たは第２項記載の半導体装置。 ４、上記基板もしくは上記上部電極がシリコンを含有す
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。 ５、基板上に高誘電率絶縁膜を形成する工程と、上記高
    誘電率絶縁膜上に反応防止膜を形成する工程と、上記反
    応防止膜上に上部電極を形成する工程とを含むことを特
    徴とする半導体装置の製造方法。 ６、上記基板もしくは上記上部電極としてシリコンを含
    有する材料を用いることを特徴とする特許請求の範囲第
    ５項記載の半導体装置の製造方法。 ７、上記反応防止膜を形成した後、該反応防止膜を窒化
    もしくは酸化することを特徴とする特許請求の範囲第５
    項記載の半導体装置の製造方法。
JP61181916A 1986-08-04 1986-08-04 半導体装置およびその製造方法 Pending JPS6338248A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61181916A JPS6338248A (ja) 1986-08-04 1986-08-04 半導体装置およびその製造方法
KR1019870007495A KR940008370B1 (ko) 1986-08-04 1987-07-13 반도체 장치
US07/081,231 US4891684A (en) 1986-08-04 1987-08-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61181916A JPS6338248A (ja) 1986-08-04 1986-08-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS6338248A true JPS6338248A (ja) 1988-02-18

Family

ID=16109146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61181916A Pending JPS6338248A (ja) 1986-08-04 1986-08-04 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US4891684A (ja)
JP (1) JPS6338248A (ja)
KR (1) KR940008370B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341060A (ja) * 1986-08-07 1988-02-22 Matsushita Electronics Corp Ｍｉｓ型コンデンサおよびその製造方法
US6316307B1 (en) 1999-01-07 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method of forming a capacitor for a semiconductor memory device
US6337291B1 (en) 1999-07-01 2002-01-08 Hyundai Electronics Industries Co., Ltd. Method of forming capacitor for semiconductor memory device
US6372667B1 (en) 1999-06-25 2002-04-16 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor for semiconductor memory devices
US6376299B1 (en) 1999-07-02 2002-04-23 Hyundai Electronics Industries, Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6448128B1 (en) 1999-07-01 2002-09-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6525364B1 (en) 1999-06-25 2003-02-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6541330B1 (en) 1999-07-01 2003-04-01 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6576528B1 (en) 1999-06-29 2003-06-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100414156B1 (ko) * 2001-05-29 2004-01-07 삼성전자주식회사 집적회로소자의 캐패시터 제조방법
US6740553B1 (en) 1999-06-25 2004-05-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
JP2005159316A (ja) * 2003-10-30 2005-06-16 Tokyo Electron Ltd 半導体装置の製造方法及び成膜装置並びに記憶媒体
JP2006511934A (ja) * 2002-12-09 2006-04-06 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 誘電体スタックの形成方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0326615B1 (en) * 1986-09-19 1993-11-10 Kabushiki Kaisha Komatsu Seisakusho Thin-film el device
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
JPH03283459A (ja) * 1990-03-30 1991-12-13 Hitachi Ltd 半導体集積回路装置
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
JPH05109982A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
KR950012555B1 (ko) * 1992-06-24 1995-10-18 금성일렉트론주식회사 메모리셀 캐패시터의 유전막 누설전류 개선방법
US5569619A (en) * 1992-06-24 1996-10-29 Lg Semicon Co., Ltd. Method for forming a capacitor of a semiconductor memory cell
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
US5362632A (en) * 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
US5615078A (en) * 1994-12-16 1997-03-25 Aerovox Incorporated Metallized film for electrical capacitors having a semiconductive layer extending entirely across the unmetallized margin
JP2907322B2 (ja) * 1995-05-18 1999-06-21 日本電気株式会社 不揮発性半導体記憶装置
US6320238B1 (en) * 1996-12-23 2001-11-20 Agere Systems Guardian Corp. Gate structure for integrated circuit fabrication
US6548854B1 (en) * 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
TW386289B (en) * 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
US6063713A (en) * 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
KR100275727B1 (ko) 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US6156606A (en) * 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
JP2003500831A (ja) * 1999-05-12 2003-01-07 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 半導体構造のためのコンデンサおよびそのための誘電体層を生成するための方法
US6287897B1 (en) * 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6562684B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Methods of forming dielectric materials
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US20030141560A1 (en) * 2002-01-25 2003-07-31 Shi-Chung Sun Incorporating TCS-SiN barrier layer in dual gate CMOS devices
KR100464649B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US7268383B2 (en) * 2003-02-20 2007-09-11 Infineon Technologies Ag Capacitor and method of manufacturing a capacitor
TW200526804A (en) * 2003-10-30 2005-08-16 Tokyo Electron Ltd Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
KR100552704B1 (ko) * 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
US8513634B2 (en) * 2003-12-17 2013-08-20 Samsung Electronics Co., Ltd. Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
CN102097299B (zh) * 2010-11-16 2012-11-07 无锡中微晶园电子有限公司 厚多晶电阻的饱和掺杂工艺
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038167A (en) * 1976-02-09 1977-07-26 Corning Glass Works Method of forming a thin film capacitor
EP0006706B2 (en) * 1978-06-14 1993-03-17 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
JPS5911663A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置用キヤパシタの製造方法
JPS60153158A (ja) * 1984-01-23 1985-08-12 Oki Electric Ind Co Ltd キャパシタ誘電体膜の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341060A (ja) * 1986-08-07 1988-02-22 Matsushita Electronics Corp Ｍｉｓ型コンデンサおよびその製造方法
US6316307B1 (en) 1999-01-07 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method of forming a capacitor for a semiconductor memory device
US6787414B2 (en) * 1999-06-25 2004-09-07 Hyundai Electronics Industries Capacitor for semiconductor memory device and method of manufacturing the same
US6372667B1 (en) 1999-06-25 2002-04-16 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor for semiconductor memory devices
US6525364B1 (en) 1999-06-25 2003-02-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6740553B1 (en) 1999-06-25 2004-05-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6576528B1 (en) 1999-06-29 2003-06-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6746931B2 (en) 1999-06-29 2004-06-08 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6777740B2 (en) 1999-07-01 2004-08-17 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6541330B1 (en) 1999-07-01 2003-04-01 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6448128B1 (en) 1999-07-01 2002-09-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6337291B1 (en) 1999-07-01 2002-01-08 Hyundai Electronics Industries Co., Ltd. Method of forming capacitor for semiconductor memory device
US6376299B1 (en) 1999-07-02 2002-04-23 Hyundai Electronics Industries, Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100414156B1 (ko) * 2001-05-29 2004-01-07 삼성전자주식회사 집적회로소자의 캐패시터 제조방법
JP2006511934A (ja) * 2002-12-09 2006-04-06 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 誘電体スタックの形成方法
JP4647311B2 (ja) * 2002-12-09 2011-03-09 アイメック 誘電体スタックの形成方法
JP2005159316A (ja) * 2003-10-30 2005-06-16 Tokyo Electron Ltd 半導体装置の製造方法及び成膜装置並びに記憶媒体

Also Published As

Publication number Publication date
US4891684A (en) 1990-01-02
KR940008370B1 (ko) 1994-09-12
KR880003417A (ko) 1988-05-17

Similar Documents

Publication Publication Date Title
JPS6338248A (ja) 半導体装置およびその製造方法
US6020024A (en) Method for forming high dielectric constant metal oxides
US7470583B2 (en) Method of improved high K dielectric-polysilicon interface for CMOS devices
EP1020901B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
JP4104834B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
Yamamoto et al. Effect of Hf metal predeposition on the properties of sputtered HfO 2/Hf stacked gate dielectrics
US4505028A (en) Method of producing semiconductor device
JP3703373B2 (ja) Ｍｏｓｆｅｔおよびゲート誘電体の製造方法
JPH0677402A (ja) 半導体デバイス用誘電体構造及びその製造方法
JP2003008005A (ja) 高誘電率絶縁膜を有する半導体装置
US6602753B2 (en) Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
JP2002319583A (ja) 半導体素子の誘電体膜及びその製造方法
JPH11135774A (ja) 高誘電率シリケート・ゲート誘電体
JP2000058832A (ja) オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
JPH03136361A (ja) 半導体装置
US6221712B1 (en) Method for fabricating gate oxide layer
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7115461B2 (en) High permittivity silicate gate dielectric
US7303970B2 (en) Method of fabricating dielectric mixed layers and capacitive element and use thereof
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
JPS6346574B2 (ja)
JPH0294476A (ja) 半導体装置のゲート電極の製造方法
JPWO2004073072A1 (ja) Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法
KR19980037961A (ko) 반도체 소자의 커패시터 제조방법