JPS6334932A - パワ−ic装置の製造方法 - Google Patents
パワ−ic装置の製造方法Info
- Publication number
- JPS6334932A JPS6334932A JP61178458A JP17845886A JPS6334932A JP S6334932 A JPS6334932 A JP S6334932A JP 61178458 A JP61178458 A JP 61178458A JP 17845886 A JP17845886 A JP 17845886A JP S6334932 A JPS6334932 A JP S6334932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- plating
- power
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 40
- 238000007747 plating Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005253 cladding Methods 0.000 claims description 26
- 239000000919 ceramic Substances 0.000 abstract description 17
- 239000010949 copper Substances 0.000 description 40
- 238000002845 discoloration Methods 0.000 description 4
- 238000005097 cold rolling Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Laminated Bodies (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はアルミナ基板上に支持電極板を介して半導体素
子を装着するパワーIC装置の製造方法に関し、特にア
ルミナ−支持電極板の接合の信頼性が高く、接合プロセ
スの簡素化効率化がはかれるパワーIC装置の製造方法
およびその方法に使用するクラッド材に関する。
子を装着するパワーIC装置の製造方法に関し、特にア
ルミナ−支持電極板の接合の信頼性が高く、接合プロセ
スの簡素化効率化がはかれるパワーIC装置の製造方法
およびその方法に使用するクラッド材に関する。
〈従来の技術〉
パワーIC、ハイブリッドICでは、素子組込み川の基
板として耐熱性、熱放散性および機械的強度に優れてい
るセラミック基板が多用されている。
板として耐熱性、熱放散性および機械的強度に優れてい
るセラミック基板が多用されている。
アルミナ基板りに支持電極を介して半導体素子を装着し
パワーICとする場合、従来は第3図に示すように、ア
ルミナ等のセラミック基板5上に罫11+材4を介して
支持′1゛に極板としてMo層3あるいはW層を設け、
さらに:l’−III材4を介してSiチップ1等の半
導体素子を接合していた。これらの支持電極板上のSi
チップ1は半田材4によりCu放熱板9上に設けられ、
Cu放熱板9トに同じように設けられたCu外部導体1
3等にAu線12で電気的に接続される。これはMo、
Wが電気的導電材であり、しかもSiチップ1および
セラミック基板5との熱膨張係数の整合性に著しく優れ
ているからである。
パワーICとする場合、従来は第3図に示すように、ア
ルミナ等のセラミック基板5上に罫11+材4を介して
支持′1゛に極板としてMo層3あるいはW層を設け、
さらに:l’−III材4を介してSiチップ1等の半
導体素子を接合していた。これらの支持電極板上のSi
チップ1は半田材4によりCu放熱板9上に設けられ、
Cu放熱板9トに同じように設けられたCu外部導体1
3等にAu線12で電気的に接続される。これはMo、
Wが電気的導電材であり、しかもSiチップ1および
セラミック基板5との熱膨張係数の整合性に著しく優れ
ているからである。
しかし、MoやWは高価であり、Siチップ1が小さい
場合、必ずしも高価なMo等を使う必要がなく、安価な
材料で代替できれば価格低減がはかれる。
場合、必ずしも高価なMo等を使う必要がなく、安価な
材料で代替できれば価格低減がはかれる。
また、Moは抵抗が大きいので、配線回路上の電気抵抗
を減らしたい場合には適切ではない。
を減らしたい場合には適切ではない。
さらに、Siチップ1とNo層3をセラミック基板5上
に接合するためには、シート状あるいはバット状の半田
材4を用いSiチップ1とMo層3との間、Mo層3と
セラミック基板5との間に挟み、重ね合せて接合しなけ
ればならないため、工程が複雑となり、コスト高となっ
ている。
に接合するためには、シート状あるいはバット状の半田
材4を用いSiチップ1とMo層3との間、Mo層3と
セラミック基板5との間に挟み、重ね合せて接合しなけ
ればならないため、工程が複雑となり、コスト高となっ
ている。
この゛白田材4との接合は熱融着によるため、接合面の
ぬれ性等が重要てあり、Siチップ1.Mo層3、セラ
ミック基板5等の表面の清浄状態の維持か必要となり、
表面処理工程が必要となったり取扱いに注意を要するた
め、接合の信頼性維持のファクターが多くなり工程管理
上問題がある。
ぬれ性等が重要てあり、Siチップ1.Mo層3、セラ
ミック基板5等の表面の清浄状態の維持か必要となり、
表面処理工程が必要となったり取扱いに注意を要するた
め、接合の信頼性維持のファクターが多くなり工程管理
上問題がある。
〈発明の目的〉
本発明の目的は、従来技術における問題点を解決し、パ
ワーIC装置の製造プロセスを簡素化し、接合部の信頼
性の高いパワーIC装置の製造方法およびその方法に使
用するクラッド材を提供せんとするものである。
ワーIC装置の製造プロセスを簡素化し、接合部の信頼
性の高いパワーIC装置の製造方法およびその方法に使
用するクラッド材を提供せんとするものである。
〈問題点を解決するための手段〉
本発明者等は、Siとセラミックとの間に介挿する支持
電極板としてCuを用いても熱膨張係数の整合性につい
ては、実験により十分もちこたえ得ることを確認し、ざ
らにCuとセラミックとの加熱接合時に、Cu而の変色
や半田付は性の低下を防止するには、工程的にめんどう
な表面洗浄等の処理を行わなくても、Cu而にNiメッ
キ層あるいはSnメッキ層を有するクラッド材を用いれ
ば有利なことを知見し、本発明に至った。
電極板としてCuを用いても熱膨張係数の整合性につい
ては、実験により十分もちこたえ得ることを確認し、ざ
らにCuとセラミックとの加熱接合時に、Cu而の変色
や半田付は性の低下を防止するには、工程的にめんどう
な表面洗浄等の処理を行わなくても、Cu而にNiメッ
キ層あるいはSnメッキ層を有するクラッド材を用いれ
ば有利なことを知見し、本発明に至った。
本発明の第1の態様は、アルミナ基板上に支持電極板を
介して半導体素子を装着するパワーIC装置の製造方法
において、予め、半田/Cu/Niメッキ、または半田
/Cu/Snメッキのクラッド材を用意し、該クラッド
材のNiメッキ面あるいはSnメッキ而面アルミナ基板
側に加熱接合した後、半田面上に半導体素子を装着する
ことを特徴とするパワーIC装置の製造方法を提供する
。
介して半導体素子を装着するパワーIC装置の製造方法
において、予め、半田/Cu/Niメッキ、または半田
/Cu/Snメッキのクラッド材を用意し、該クラッド
材のNiメッキ面あるいはSnメッキ而面アルミナ基板
側に加熱接合した後、半田面上に半導体素子を装着する
ことを特徴とするパワーIC装置の製造方法を提供する
。
本発明の第2の態様は、アルミナ基板上に半導体素子の
支持電極層を形成するために用いられるクラッド材であ
って、半ff1層上にCu層さらにその上にNiメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
支持電極層を形成するために用いられるクラッド材であ
って、半ff1層上にCu層さらにその上にNiメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
本発明の第3の態様は、アルミナ基板上に゛ト導体素子
の支持電極層を形成するために用いられるクラッド材で
あって、半In層上にCu層さらにその上にSnメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
の支持電極層を形成するために用いられるクラッド材で
あって、半In層上にCu層さらにその上にSnメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
〈発明の構成〉
以Fに図面に示す好適実施例を用いて、本発明を詳述す
る。
る。
第1図は本発明の第2の態様の半田/Cu/N iメッ
キ クラッド材を組み込んだパワーIC装置の断面図で
ある。
キ クラッド材を組み込んだパワーIC装置の断面図で
ある。
Cu層6はいかなるCuを用いてもよいが、パワーIC
装置の支持電極板として無酸素銅を用いることが好まし
い。従来この支持電極板としては、Mo、 W等が用い
られているが、Siチップの支持電極板に接する面積が
約10mm2以下の小さなSiチップの場合は、MO,
W等のかわりにCuを用いると、安価であり、熱膨張係
数の整合性についても1分もちこたえ得る。またCuを
使用すれば電気抵抗がすくなく、高周波パワーIC回路
にとって有利であり、発熱による問題も小さくなるなど
の利点かある。
装置の支持電極板として無酸素銅を用いることが好まし
い。従来この支持電極板としては、Mo、 W等が用い
られているが、Siチップの支持電極板に接する面積が
約10mm2以下の小さなSiチップの場合は、MO,
W等のかわりにCuを用いると、安価であり、熱膨張係
数の整合性についても1分もちこたえ得る。またCuを
使用すれば電気抵抗がすくなく、高周波パワーIC回路
にとって有利であり、発熱による問題も小さくなるなど
の利点かある。
【;0層6の一方の面には半田層2を設ける。半I1層
2はこの上にSiチップlを接合するものでいがなるも
のでもよいか、1lb−5%Sn高融点半田か好ましい
。半田層2の厚さはCu面6の1/10〜1/20とす
る。
2はこの上にSiチップlを接合するものでいがなるも
のでもよいか、1lb−5%Sn高融点半田か好ましい
。半田層2の厚さはCu面6の1/10〜1/20とす
る。
C11層6の他方の面にはNiメッキ層7を設ける。
Niメッキ層7は半田材4を介してセラミック基板5上
に加熱接合するもので、本発明のクラッド材はNiメッ
キ層7を有することにより、接合時の熱によるCu層6
表面の変色や半田付は性の低下を生じない。
に加熱接合するもので、本発明のクラッド材はNiメッ
キ層7を有することにより、接合時の熱によるCu層6
表面の変色や半田付は性の低下を生じない。
上記のクラッド材の製造方法はいかなるものでもよい力
釈半田条とCu条を冷間圧延圧接によりクラッド条とし
、次に半田面はNiメッキされないようにマスキングし
、Cu面上にNiメッキを行ってもよいし、Cu面条に
NiメッキしたNiメッキCu条のCu面と半田層を重
ね合わせ、冷間圧延圧接によりクラッド材としてもよい
。このような方法により本発明のクラッド材を連続的に
得ることができる。
釈半田条とCu条を冷間圧延圧接によりクラッド条とし
、次に半田面はNiメッキされないようにマスキングし
、Cu面上にNiメッキを行ってもよいし、Cu面条に
NiメッキしたNiメッキCu条のCu面と半田層を重
ね合わせ、冷間圧延圧接によりクラッド材としてもよい
。このような方法により本発明のクラッド材を連続的に
得ることができる。
また半田層2が冷間圧延圧接によりCu層6上に設けら
れるため、従来の溶融半田めっき加工によるクラッド材
に比して、半田層2の厚さが非常にノソいものか作成で
き、Siチップlを一工程で炉中゛ト田付けすることが
てきる。
れるため、従来の溶融半田めっき加工によるクラッド材
に比して、半田層2の厚さが非常にノソいものか作成で
き、Siチップlを一工程で炉中゛ト田付けすることが
てきる。
第2図は本発明の第3の態様の半田/Cu/Snメッキ
クラッド材とセラミック基板5およびSiチップlと
の接合状態を示す断面図である。
クラッド材とセラミック基板5およびSiチップlと
の接合状態を示す断面図である。
Cu面6、半田層2は萌述の本発明の第2の態様と同様
である。
である。
Cu面6の他方の面にはSnメッキ層8を設ける。
Snメッキ層8は半田材4を介してセラミック基板5ト
に接合するもので、本発明のクラッド材はSnメッキ層
8を有することにより、接合時の熱によるCu層6表面
の変色や半田付は性の低下を生しない。
に接合するもので、本発明のクラッド材はSnメッキ層
8を有することにより、接合時の熱によるCu層6表面
の変色や半田付は性の低下を生しない。
」二記のクラッド材の製造方法はいかなるものでもよい
か、面述の本発明の第2の態様のクラッド材のNiメッ
キをSnメッキとすればよい。
か、面述の本発明の第2の態様のクラッド材のNiメッ
キをSnメッキとすればよい。
本発明の製造方法は、以上の本発明の第2、第3の態様
のいずれかのクラッド材をあらかしめ用意し、このクラ
ッド材のNiメッキ面あるいはSnメッキ面をセラミッ
ク基板5等のアルミナ基板側に半田材を介して接着した
後、半田層2上にSiチップ1等の半導体素子を装着す
る。
のいずれかのクラッド材をあらかしめ用意し、このクラ
ッド材のNiメッキ面あるいはSnメッキ面をセラミッ
ク基板5等のアルミナ基板側に半田材を介して接着した
後、半田層2上にSiチップ1等の半導体素子を装着す
る。
Siチップ1が半田層2を挾みCu面6と融着、更には
Snメッキ面が半田材4を挾みセラミック基板5と融着
するには、半田の融着接合温度300〜350℃に加熱
するのか好ましい。
Snメッキ面が半田材4を挾みセラミック基板5と融着
するには、半田の融着接合温度300〜350℃に加熱
するのか好ましい。
上記のセラミック基板5一本発明のクラッド材(支持電
極)2,6.7−5iチツプ1の接合体は、第1図に示
すように、Cu放熱板9上に接合され、同様にしてCu
放熱板9上の他の箇所に設けられたl/42アロイ11
等の電極等に、 へ2線10等で電気的に接続されパワ
ーIC装置とする。
極)2,6.7−5iチツプ1の接合体は、第1図に示
すように、Cu放熱板9上に接合され、同様にしてCu
放熱板9上の他の箇所に設けられたl/42アロイ11
等の電極等に、 へ2線10等で電気的に接続されパワ
ーIC装置とする。
〈発明の効果〉
従来Siチップとセラミックの接合において、接合に要
する金属 、すなわち半田材、MO材等は個々の−[程
において、パッド状に加工され、更に実装工程では、各
々、重ねあわせるという工程トの面倒、および管理上の
問題(保管時の取扱い、変色等)かあり、コスト高につ
ながっていたが本発明は以下の効果がある。
する金属 、すなわち半田材、MO材等は個々の−[程
において、パッド状に加工され、更に実装工程では、各
々、重ねあわせるという工程トの面倒、および管理上の
問題(保管時の取扱い、変色等)かあり、コスト高につ
ながっていたが本発明は以下の効果がある。
1)本発明はMOの代替としてCuを使うので大幅なコ
ストダウンがはかれる。
ストダウンがはかれる。
2)半田/Cu/Niメッキあるいは半田/Cu/Sn
メッキのクラッド材を−rめ用意するので、−F述のパ
ッド加工等の部品加工において半田材、Cu)rA等が
個々に加工される必要かなく、一体物として加工される
ので、工程省略、部品件数の減少かはかれ、パワーIC
装置の原価が下がる。
メッキのクラッド材を−rめ用意するので、−F述のパ
ッド加工等の部品加工において半田材、Cu)rA等が
個々に加工される必要かなく、一体物として加工される
ので、工程省略、部品件数の減少かはかれ、パワーIC
装置の原価が下がる。
3 ) Cu面上にあらかじめSnメッキ層あるいはN
iメッキ層を有するクラッド材としておくので、加熱接
合時にCu面が変色したり、半田付は性か低下したすせ
ず、゛ト■1材との密着性、接合性が高まり、セラミッ
クへの接合強度か向−」二する。
iメッキ層を有するクラッド材としておくので、加熱接
合時にCu面が変色したり、半田付は性か低下したすせ
ず、゛ト■1材との密着性、接合性が高まり、セラミッ
クへの接合強度か向−」二する。
第1図は、本発明の第2の態様の半[口/Cu/Niメ
ッキ クラッド材を組込んだパワーIC装置の断面図で
ある。 第2図は、本発明の第3の態様の毛田/ [’: u
/ S nメッキ クラッド材の接合状態を示す断面[
:Aである。 第3図は、従来のパワーIC装置におけるSiチップ装
着法を説明する断面図である。 符号の説明 l・・・・Siチップ、 2・・・・半田層、3
・・・・Mo層、 4・・・・半田材、5・
・・・セラミック基板、6・・・・Cu層、7・・・・
Niメッキ層、 8・・・・Snメッキ層、9・・
・・Gu放熱板、 10・・・・l線、11・・
・・l/42アロイ、
ッキ クラッド材を組込んだパワーIC装置の断面図で
ある。 第2図は、本発明の第3の態様の毛田/ [’: u
/ S nメッキ クラッド材の接合状態を示す断面[
:Aである。 第3図は、従来のパワーIC装置におけるSiチップ装
着法を説明する断面図である。 符号の説明 l・・・・Siチップ、 2・・・・半田層、3
・・・・Mo層、 4・・・・半田材、5・
・・・セラミック基板、6・・・・Cu層、7・・・・
Niメッキ層、 8・・・・Snメッキ層、9・・
・・Gu放熱板、 10・・・・l線、11・・
・・l/42アロイ、
Claims (3)
- (1)アルミナ基板上に支持電極板を介して半導体素子
を装着するパワーIC装置の製造方法において、 予め、半田/Cu/Niメッキ、または半田/Cu/S
nメッキのクラッド材を用意し、 該クラッド材のNiメッキ面あるいはSnメッキ面をア
ルミナ基板側に加熱接合した後、半田面上に半導体素子
を装着することを特徴とするパワーIC装置の製造方法
。 - (2)アルミナ基板上に半導体素子の支持電極層を形成
するために用いられるクラッド材であって、半田層上に
Cu層さらにその上にNiメッキ層が設けられているこ
とを特徴とするクラッド材。 - (3)アルミナ基板上に半導体素子の支持電極層を形成
するために用いられるクラッド材であって、半田層上に
Cu層さらにその上にSnメッキ層が設けられているこ
とを特徴とするクラッド材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ic装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ic装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6334932A true JPS6334932A (ja) | 1988-02-15 |
JPH0744190B2 JPH0744190B2 (ja) | 1995-05-15 |
Family
ID=16048868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61178458A Expired - Lifetime JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ic装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0744190B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2782124A1 (en) * | 2013-03-19 | 2014-09-24 | ABB Technology AG | Power semiconductor mounting |
WO2020184371A1 (ja) * | 2019-03-08 | 2020-09-17 | 京セラ株式会社 | 接合体および光源装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57120358A (en) * | 1981-01-19 | 1982-07-27 | Hitachi Ltd | Semiconductor device |
JPS57130438U (ja) * | 1981-02-06 | 1982-08-14 | ||
JPS57211763A (en) * | 1981-06-24 | 1982-12-25 | Hitachi Cable Ltd | Surface treatment for lead frame for semiconductor |
-
1986
- 1986-07-29 JP JP61178458A patent/JPH0744190B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57120358A (en) * | 1981-01-19 | 1982-07-27 | Hitachi Ltd | Semiconductor device |
JPS57130438U (ja) * | 1981-02-06 | 1982-08-14 | ||
JPS57211763A (en) * | 1981-06-24 | 1982-12-25 | Hitachi Cable Ltd | Surface treatment for lead frame for semiconductor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2782124A1 (en) * | 2013-03-19 | 2014-09-24 | ABB Technology AG | Power semiconductor mounting |
WO2020184371A1 (ja) * | 2019-03-08 | 2020-09-17 | 京セラ株式会社 | 接合体および光源装置 |
JPWO2020184371A1 (ja) * | 2019-03-08 | 2021-12-23 | 京セラ株式会社 | 接合体および光源装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0744190B2 (ja) | 1995-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
US5001546A (en) | Clad metal lead frame substrates | |
JP2010109132A (ja) | 熱電モジュールを備えたパッケージおよびその製造方法 | |
JPH04162756A (ja) | 半導体モジュール | |
JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
JP2004014599A (ja) | 半導体装置およびその製造方法 | |
JP5069485B2 (ja) | 金属ベース回路基板 | |
JPS62209843A (ja) | 電子回路のハウジング | |
JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
JPS6334932A (ja) | パワ−ic装置の製造方法 | |
JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2503778B2 (ja) | 半導体装置用基板 | |
JP6819385B2 (ja) | 半導体装置の製造方法 | |
JPS63173348A (ja) | 半導体装置 | |
JP2503779B2 (ja) | 半導体装置用基板 | |
JPH04230063A (ja) | 多層ヒートシンク | |
JP2001135902A (ja) | セラミックス回路基板 | |
JP2521624Y2 (ja) | 半導体装置 | |
JPH04137552A (ja) | リードフレーム | |
JPS61103672A (ja) | 接着構造 | |
CN118588658A (zh) | 封装体布置结构以及形成封装体布置结构的方法 | |
JPS6117355A (ja) | 異種部材のはんだ接合方法 | |
JP2503776B2 (ja) | 半導体装置用基板 | |
JPH01143227A (ja) | 混成集積回路装置 | |
JP2503777B2 (ja) | 半導体装置用基板 |