[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS63281418A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63281418A
JPS63281418A JP11462487A JP11462487A JPS63281418A JP S63281418 A JPS63281418 A JP S63281418A JP 11462487 A JP11462487 A JP 11462487A JP 11462487 A JP11462487 A JP 11462487A JP S63281418 A JPS63281418 A JP S63281418A
Authority
JP
Japan
Prior art keywords
crystal
insulating film
seed crystal
growth
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11462487A
Other languages
Japanese (ja)
Inventor
Hidekazu Murakami
英一 村上
Masahiro Shigeniwa
昌弘 茂庭
Yasuo Wada
恭雄 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11462487A priority Critical patent/JPS63281418A/en
Publication of JPS63281418A publication Critical patent/JPS63281418A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To make it possible to use a wafer having an orientation flat of the direction <110> by patterning an insulating film in a specific direction, and working a seed crystal into a recessed L-like shape or a combination thereof. CONSTITUTION:On an insulating film 2 patterned in parallel with the direction <110> 3, amorphous Si is deposited, which is heated to about 600 deg.C, forming a seed crystal into a recessed L-like shape. With this, the amorphous Si layer shows a fast crystal growth in the direction <100> 4 with a seed crystal part 1 of the substrate as the starting point. At this time, different from the previous case that the growth was made on a SiO2 pattern parallel with the direction <100>, there is no introduction of twir or transition onto the single crystal, whereby a good crystal can grow.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特にS OI
 (Silicon on In5ulator)構造
の固相エピタキシャル成長による製造方法に関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device.
The present invention relates to a manufacturing method using solid phase epitaxial growth of a (Silicon on In5ulator) structure.

〔従来の技術〕[Conventional technology]

近年、LSIの高速・高集積化を主な目的として、S 
OI (Silicon on In5ulator)
構造が注目されている。すなわち、5iOzなどの絶縁
層をMOSFETのソース・ドレイン下部に設けて、接
合容量を低減し、高速化をはかったり、絶縁膜の上に活
性層を積層して3次元集積化をめざす試みが報告されて
いる。
In recent years, S
OI (Silicon on In5ulator)
The structure is attracting attention. In other words, there have been reports of attempts to reduce junction capacitance and increase speed by providing an insulating layer such as 5iOz below the source/drain of the MOSFET, and to stack an active layer on top of the insulating film to achieve three-dimensional integration. has been done.

SOI構造の形成法としては、種々のものがあるが、中
でも、非晶質Siの固相エピタキシャル成長法によるも
のが、プロセスの低温化、量産性の観点から有望と考え
られている。これは、第2図に示す如く、絶縁膜2で覆
われたSi基板21に種結晶1が露出するように開孔部
を設けた後、非晶質5i22を堆積し、熱処理すること
により、縦方向及び横方向に固相エピタキシャル成長さ
せ、SOI構造を得る方法である。
There are various methods for forming an SOI structure, but among them, a solid phase epitaxial growth method of amorphous Si is considered to be promising from the viewpoint of lowering the process temperature and mass productivity. As shown in FIG. 2, this is done by providing an opening in the Si substrate 21 covered with the insulating film 2 so that the seed crystal 1 is exposed, and then depositing the amorphous 5i22 and heat-treating it. This is a method to obtain an SOI structure by performing solid phase epitaxial growth in the vertical and horizontal directions.

固相エピタキシャル成長では、結晶成長の方向によって
、成長速度及び得られる結晶の品質が大きく異なり、(
100)方向への成長が最も望ましいと考えられている
。このため、面方位(ioo)のSi基板を用い、さら
に第3図(a)に示した如く、絶縁膜2を〈、100 
>方向にパターニングする方法が多く用いられている。
In solid-phase epitaxial growth, the growth rate and quality of the obtained crystal vary greatly depending on the direction of crystal growth.
100) direction is considered the most desirable. For this reason, a Si substrate with a plane orientation (IOO) is used, and as shown in FIG. 3(a), the insulating film 2 is
A method of patterning in the > direction is often used.

さらに、SOI層上へのデバイス試作にあたつてば第3
図(b)に示したような、<100>方向にパターニン
グした絶縁膜の島状領域を用いた例が報告されている。
Furthermore, when prototyping devices on the SOI layer, the third
An example using an island-like region of an insulating film patterned in the <100> direction as shown in FIG. 2(b) has been reported.

(電子通信学会技術研究報告Vo1.86Na 156
.P 103)〔発明が解決しようとする問題点〕 然るに、<100>方向にパターニングした絶縁膜を用
いる方法は、下記に述べるようないくつかの問題点を有
している。
(IEICE Technical Research Report Vol. 1.86Na 156
.. P103) [Problems to be Solved by the Invention] However, the method using an insulating film patterned in the <100> direction has several problems as described below.

特に、第3図(b)に示した島状構造を用いる場合には
、正方形の島の場合を除いて、成長先端部の不一致によ
る面状の欠陥が残る(第3図(C))ため、この部分に
素子を形成することはリーク電流などの原因となる恐れ
がある。
In particular, when using the island-like structure shown in Figure 3(b), planar defects due to mismatching of the growth tips remain (Figure 3(C)), except in the case of square islands. However, forming an element in this portion may cause leakage current or the like.

また、<100>方向にパターニングする場合には、パ
ターン形成を容易にするため、ウェハーのオリエンテー
ションフラットを<100>方向に変えておくことが望
ましい。しかし、その場合、チップは<100>方向に
スクライブされることになり、へき開の容易なく110
>方向に比ベコストの高い方法を用いる必要が生ずる。
Further, when patterning is performed in the <100> direction, it is desirable to change the orientation flat of the wafer to the <100> direction in order to facilitate pattern formation. However, in that case, the chip will be scribed in the <100> direction, and the 110
In the > direction, it becomes necessary to use a method with a relatively high cost.

本発明の目的は、島状絶縁膜の上に欠陥の少ない単結晶
層を形成すると共に、<110>方向のオリエンテーシ
ョンフラットを有するウェハーを用いることのできるS
OI構造形成法を提供することにある。
An object of the present invention is to form a single crystal layer with few defects on an island-like insulating film, and to use a wafer having an orientation flat in the <110> direction.
An object of the present invention is to provide a method for forming an OI structure.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、絶縁膜を<110>方向にパターニングし
て、種結晶を凹のL字型(第1図(a))、あるいはそ
の組み合わせ(第1図(b)、(c))に加工すること
により達成される。第1図(c)は島状絶縁膜の場合に
対応している。
The above purpose is to pattern the insulating film in the <110> direction and process the seed crystal into a concave L-shape (Fig. 1 (a)) or a combination thereof (Fig. 1 (b), (c)). This is achieved by FIG. 1(c) corresponds to the case of an island-shaped insulating film.

この点をより詳細に説明すると、第1図(a)に示した
如く、<110>方向3に平行にパターニングされた絶
縁膜2上に非晶質Siを堆積し、600℃程度に加熱す
る事により該非晶質Si層は基板の種結晶部分1を起点
として<100>方向4に早い結晶成長を示す。この時
、従来の<100>方向に平行なS i 02パターン
(信学。
To explain this point in more detail, as shown in FIG. 1(a), amorphous Si is deposited on the insulating film 2 patterned in parallel to the <110> direction 3 and heated to about 600°C. As a result, the amorphous Si layer exhibits rapid crystal growth in the <100> direction 4 starting from the seed crystal portion 1 of the substrate. At this time, the conventional S i 02 pattern parallel to the <100> direction (IEICE).

会ED−86−78)上に成長された場合と異なり、単
結晶上にtwirあるいは転位等が導入される事は無く
、良好な結晶が成長できる。
Unlike when grown on a single crystal (ED-86-78), no twists or dislocations are introduced onto the single crystal, and a good crystal can be grown.

〔作用〕[Effect]

本発明は、Siの結晶成長における基本的なメカニズム
の発見に基づいている。すなわち、我々は種結晶よりの
結晶成長過程において、凸型種結晶の場合は、結晶成長
のおそい面が拡大するのに対し、凹型の場合には反対に
結晶成長の速い面が拡大するという事実を見出した。
The present invention is based on the discovery of the fundamental mechanism in Si crystal growth. In other words, in the process of crystal growth from a seed crystal, in the case of a convex seed crystal, the slow-growing surface expands, whereas in the case of a concave seed crystal, the fast-growing surface expands. I found out.

第4図(a)は、(100)及び(110)面より構成
される凸型種結晶において、(110)面あるいは、さ
らに結晶成長速度の遅い面が拡大するようすを示してい
る。(b)は、凹型種結晶において、成長速度の速い面
が拡大するようすを示している。Siの固相エピタキシ
ャル成長に対して、非晶質Si中のSi原子が結晶中の
Siと2つの正規のボンドをつくる場合に結晶化が進む
とするDrosd −Vashbarnのモデル(J、
APPl、Phys。
FIG. 4(a) shows that in a convex seed crystal composed of (100) and (110) planes, the (110) plane or a plane with a slower crystal growth rate expands. (b) shows how the surface with a fast growth rate expands in a concave seed crystal. For solid-phase epitaxial growth of Si, the Drosd-Vashbarn model (J,
APPl, Phys.

53 (1)、Jan、、(1982)、397)  
が妥当と考えられているが、このモデルによって上記事
実を裏づけることか可能である。第5図(a)。
53 (1), Jan, (1982), 397)
is considered to be reasonable, and it is possible to support the above fact using this model. Figure 5(a).

(b)は、それぞれ第4図(a)、(b)に対応した原
子モデルを表わしている。図中、黒丸は結晶中にある原
子を表わし、白丸は非晶質Si中にある原子を表わす。
(b) represents the atomic model corresponding to FIGS. 4(a) and (b), respectively. In the figure, black circles represent atoms in the crystal, and white circles represent atoms in amorphous Si.

初期界面より非晶質Si側にある黒丸は、Drosd 
−Washbarnの条件を満たし、結晶化した原子を
意味している。この図から、凸型種結晶の場合((、)
 )では、成長の遅い(110)面が拡大し、凹型種結
晶の場合((b))では、成長の速い(100)面が拡
大することが説明される。
The black circles on the amorphous Si side from the initial interface are Drosd
-Means an atom that satisfies Washbarn's condition and is crystallized. From this figure, we can see that for the convex seed crystal ((,)
) explains that the slow-growing (110) plane expands, and in the case of a concave seed crystal ((b)), the fast-growing (100) plane expands.

上記、機構により、第1図(a)に示す如く、絶縁膜2
を<110>方向3にパターニングして種結晶を凹のL
字型とすれば、<110>方向のパターニングにも係わ
らず成長は最も速い<100>方向に生じ、結晶性にも
優れている。第2図(b)(c)はL字型を組み合せた
場合であり、特に(c)では島状絶縁膜上に面状欠陥の
ない良質のSOX層を形成することが可能である。
By the above mechanism, as shown in FIG. 1(a), the insulating film 2
by patterning the seed crystal in the <110> direction 3 to form a concave L.
If it is shaped like a letter, the growth occurs fastest in the <100> direction despite patterning in the <110> direction, and the crystallinity is excellent. FIGS. 2(b) and 2(c) show a combination of L-shaped structures, and in particular, in FIG. 2(c), it is possible to form a high-quality SOX layer without planar defects on the island-shaped insulating film.

〔実施例〕〔Example〕

[実施例1] まず、第6図に示した構造のMOSトランジスタを形成
した例について述べる。
[Example 1] First, an example in which a MOS transistor having the structure shown in FIG. 6 is formed will be described.

抵抗10Ωcmのczp型、(100)面オリエンテー
ションフラット<110>方向のSi基板61を熱酸化
し、表面に200nmの5iOz膜61を形成した後、
これを、<110>方向にパターニングし、長さ10μ
m1幅4μmの島状に加工した。硝酸中煮沸、フッ酸洗
浄の後、超高真空装置にそう入し、Arビームスバッタ
、680℃熱処理により表面清浄化を行った。5iOz
膜はこれにより150nmに減少した。その後、非晶質
Si膜を、蒸着速度6人/Sで約1μm堆積し、450
℃、1時間の真空中熱処理の後、電気炉内で、600℃
、7時間の熱処理を行って、結晶成長させた。ひき続い
て、125KeV 、LXl 018cm−”のBイオ
ン打込みを行いSOI層62にドーピングした後、通常
のMO3FET形成プロセスによってトランジスタを形
成した。
After thermally oxidizing a czp type Si substrate 61 with a resistance of 10 Ωcm and a (100) plane orientation flat <110> direction to form a 200 nm thick 5iOz film 61 on the surface,
This was patterned in the <110> direction to a length of 10 μm.
It was processed into an island shape with m1 width of 4 μm. After boiling in nitric acid and cleaning with hydrofluoric acid, it was placed in an ultra-high vacuum apparatus, and the surface was cleaned by Ar beam scattering and heat treatment at 680°C. 5iOz
The film was thereby reduced to 150 nm. Thereafter, an amorphous Si film was deposited to a thickness of about 1 μm at a deposition rate of 6 people/s, and
℃, after heat treatment in vacuum for 1 hour, in an electric furnace at 600℃
, heat treatment was performed for 7 hours to grow crystals. Subsequently, B ions were implanted at 125 KeV and LXl 018 cm-'' to dope the SOI layer 62, and then a transistor was formed by a normal MO3FET formation process.

第7図(a)は、形成したMoSトランジスタのドレイ
ン電圧−ドレイン電流特性をゲート電圧をふって調べた
ものである。飽和領域より算出した、電界効果移動度は
約360cm”/ V−8と良好であった。第7図(b
)に示したサブスレッシュホルド特性より求まるソース
・ドレイン間のリーク電流は、10−工OA以下であり
、従来の報告例より改善されている。これは、ソース・
ドレイン間に面状の欠陥が存在しないことによる効果と
考えられる。
FIG. 7(a) shows the drain voltage-drain current characteristics of the formed MoS transistor, which were investigated by varying the gate voltage. The field effect mobility calculated from the saturation region was approximately 360 cm"/V-8, which was good. Figure 7 (b)
The leakage current between the source and drain determined from the subthreshold characteristics shown in ) is less than 10-unit OA, which is improved from the conventional reported example. This is the source
This effect is thought to be due to the absence of planar defects between the drains.

[実施例2] 次に、第8図(a)に示した構造のMOSトランジスタ
を形成した例について述べる。
[Example 2] Next, an example in which a MOS transistor having the structure shown in FIG. 8(a) is formed will be described.

実施例1と同様にSi基板を熱酸化して形成したSiO
x膜61を、2μm角のパターンに加工した。この基板
に対し、実施例1と同様の処理を行って結晶成長、およ
びAsドーピングを行った。
SiO was formed by thermally oxidizing a Si substrate in the same manner as in Example 1.
The x film 61 was processed into a 2 μm square pattern. This substrate was subjected to the same treatment as in Example 1 to perform crystal growth and As doping.

続いて5i02膜61の間の結晶をエツチングして、ゲ
ート電極用の六81を設けた。熱酸化によりゲート酸化
膜を形成した後、AQゲート電極82を堆積し、エッチ
バック法によって表面を平坦化した。他のプロセスは実
施例1と同様である。
Subsequently, the crystal between the 5i02 films 61 was etched to provide a gate electrode 681. After forming a gate oxide film by thermal oxidation, an AQ gate electrode 82 was deposited, and the surface was planarized by an etch-back method. Other processes are the same as in Example 1.

この構造では、ソース・ドレインの下部に設けた5iO
z膜によって接合容量の低減をはかるとともに、ゲート
電極材料としてAQを用いることができるため、トラン
ジスタの高速動作が可能である。
In this structure, 5iO
Since the junction capacitance can be reduced by the z film and AQ can be used as the gate electrode material, high-speed operation of the transistor is possible.

[実施例3コ 次に、第9図に示したダイナミックメモリセルを作成し
た例について述べる。
[Embodiment 3] Next, an example in which the dynamic memory cell shown in FIG. 9 was created will be described.

Asインプラによりn十埋込層91を形成した後、表面
酸化、SiO2膜パターニング後、実施例1と同様に固
相エピタキシャル成長を行った。
After forming an n-type buried layer 91 by As implantation, surface oxidation and SiO2 film patterning, solid phase epitaxial growth was performed in the same manner as in Example 1.

その後、n十埋込層上に開孔部93を設け、熱酸化法に
よってゲート及びキャパシタ絶縁膜92を形成し、υ・
き続いて、Po1y Siゲート63を堆積した。後は
通常のプロセスに従って、メモリセルを形成した。
Thereafter, an opening 93 is formed on the n buried layer, and a gate and capacitor insulating film 92 is formed by thermal oxidation.
Subsequently, a PolySi gate 63 was deposited. Thereafter, memory cells were formed according to normal processes.

本方法によれば、MOSトランジスタをSOI構造にし
高速化すると共に、2つ折りにして重ねた構造のキャパ
シタ絶縁膜を用いることによってキャパシタ面積が拡大
でき蓄積容量の増大を実現することができる。
According to this method, the MOS transistor is formed into an SOI structure to increase the speed, and by using a capacitor insulating film having a folded-over structure, the capacitor area can be expanded and the storage capacitance can be increased.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、島状絶縁膜の上に欠陥の少ない単結晶
層が形成でき、かつ、<110>方向のオリエンテーシ
ョンフラットを有するウェーハーを用いてもSOI構造
の形成を容易に行うことが可能である。
According to the present invention, a single crystal layer with few defects can be formed on an island-shaped insulating film, and an SOI structure can be easily formed even using a wafer having an orientation flat in the <110> direction. It is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の基本構造を示す平面図、第2図は固
相エピタキシャル成長の原理を説明するための図、第3
図は従来の技術を説明するための明の実施例を説明する
ための図である。 1・・・種結晶、2・・・絶縁膜、3・・・<110>
方向、4・・・<100>方向。
Fig. 1 is a plan view showing the basic structure of the present invention, Fig. 2 is a diagram for explaining the principle of solid phase epitaxial growth, and Fig. 3 is a plan view showing the basic structure of the present invention.
The figure is a diagram for explaining a clear example for explaining a conventional technique. DESCRIPTION OF SYMBOLS 1... Seed crystal, 2... Insulating film, 3... <110>
direction, 4...<100> direction.

Claims (1)

【特許請求の範囲】[Claims] 1、固相エピタキシャル成長を用いたSOI(Sili
cononInsulator)構造の形成方法におい
て、絶縁膜を{110}方向にパターニングし、種結晶
を凹のL字型、あるいは、その組合せの形状とすること
を特徴とする半導体装置の製造方法。
1. SOI (Sili) using solid phase epitaxial growth
1. A method for manufacturing a semiconductor device, characterized in that the insulating film is patterned in the {110} direction, and the seed crystal is shaped into a concave L-shape or a combination thereof.
JP11462487A 1987-05-13 1987-05-13 Manufacture of semiconductor device Pending JPS63281418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11462487A JPS63281418A (en) 1987-05-13 1987-05-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11462487A JPS63281418A (en) 1987-05-13 1987-05-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63281418A true JPS63281418A (en) 1988-11-17

Family

ID=14642514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11462487A Pending JPS63281418A (en) 1987-05-13 1987-05-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63281418A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772088A1 (en) 1991-03-05 1997-05-07 Fuji Photo Film Co., Ltd. Heat-developable diffusion transfer color photographic material
EP2626906A2 (en) 2012-02-09 2013-08-14 Renesas Electronics Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772088A1 (en) 1991-03-05 1997-05-07 Fuji Photo Film Co., Ltd. Heat-developable diffusion transfer color photographic material
EP2626906A2 (en) 2012-02-09 2013-08-14 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JPH02140915A (en) Manufacture of semiconductor device
JP2560716B2 (en) Semiconductor device and manufacturing method thereof
JP2982792B2 (en) Method for manufacturing thin film transistor
JP2505736B2 (en) Method for manufacturing semiconductor device
JPH03215391A (en) Method for growth of crystal
JP2003188098A (en) Semiconductor device and its manufacturing method
JPS63281418A (en) Manufacture of semiconductor device
JPS63119576A (en) Thin film transistor
JPS62202559A (en) Semiconductor device and its manufacture
JPH07288227A (en) Polycrystalline semiconductor film, semiconductor device and solar battery using film thereof and manufacture thereof
JP2600286B2 (en) Method for manufacturing semiconductor device
JPH04373121A (en) Manufacture of crystal base material
JP2687394B2 (en) Method for manufacturing semiconductor device
JPS6346776A (en) Manufacture of thin film transistor
JP3413701B2 (en) Superconducting transistor and manufacturing method thereof
JPH0113210B2 (en)
JPH01214110A (en) Manufacture of semiconductor device
JPH0284716A (en) Semiconductor element and manufacture thereof
JPH0360043A (en) Manufacture of semiconductor thin film and manufacture of thin film transistor using the semiconductor thin film
JP2981777B2 (en) Semiconductor substrate manufacturing method
JPH01187873A (en) Manufacture of semiconductor device
JP2867402B2 (en) Method for manufacturing semiconductor device
JPH02189935A (en) Manufacture of thin-film transistor
JP2503626B2 (en) Method of manufacturing MOS field effect transistor
JP3141378B2 (en) Semiconductor substrate manufacturing method