JPS63278256A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63278256A JPS63278256A JP11275587A JP11275587A JPS63278256A JP S63278256 A JPS63278256 A JP S63278256A JP 11275587 A JP11275587 A JP 11275587A JP 11275587 A JP11275587 A JP 11275587A JP S63278256 A JPS63278256 A JP S63278256A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- semiconductor device
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims 3
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 abstract 1
- 239000010937 tungsten Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置およびその製造方法、特に、絶
縁膜上の導電膜と半導体基板とを接続した半導体装置お
よびその製造方法に関するものである。
縁膜上の導電膜と半導体基板とを接続した半導体装置お
よびその製造方法に関するものである。
第２図（ａ）〜（Ｃ）は、従来の絶縁膜上の導電膜と半
導体基板とを接続した半導体装置と、その製造方法を説
明するための、同装置の主要製造工程における各状態を
示す要部断面図である。
導体基板とを接続した半導体装置と、その製造方法を説
明するための、同装置の主要製造工程における各状態を
示す要部断面図である。
絶縁膜−トの導電膜として、多結晶シリコンを用いた場
合の半導体装置の製造方法について説明すると、まず、
初めに半導体基板１上に絶縁膜２を形成した後、これに
窓３を形成する（第２図（ａ））。つぎに、その上に、
第２図（ｂ）に示すように、多結晶シリコン膜４を形成
する。このとき、電気炉や注入法を用いて砒素、リン、
ボロン等の不純物を多結晶シリコン膜４の中に導入して
もよい。この後、レジストを塗布した後、パターニング
を行なって（第２図（Ｃ））電極・配線膜とする。
合の半導体装置の製造方法について説明すると、まず、
初めに半導体基板１上に絶縁膜２を形成した後、これに
窓３を形成する（第２図（ａ））。つぎに、その上に、
第２図（ｂ）に示すように、多結晶シリコン膜４を形成
する。このとき、電気炉や注入法を用いて砒素、リン、
ボロン等の不純物を多結晶シリコン膜４の中に導入して
もよい。この後、レジストを塗布した後、パターニング
を行なって（第２図（Ｃ））電極・配線膜とする。
従来の半導体装置は、以上説明した製造工程により形成
され、絶縁膜２上の導電膜と半導体基板とを接続するた
めの絶縁膜の窓３を形成するために、写真製版技術を用
いなければならなかったので、高度に微細化することが
困難であった。
され、絶縁膜２上の導電膜と半導体基板とを接続するた
めの絶縁膜の窓３を形成するために、写真製版技術を用
いなければならなかったので、高度に微細化することが
困難であった。
さらには、絶縁膜２が、通常はゲート絶縁膜として用い
られるので、写真製版用のレジストの不純物かゲート絶
縁膜に悪影響を及ぼす可能性があるなどの問題点があり
だ。
られるので、写真製版用のレジストの不純物かゲート絶
縁膜に悪影響を及ぼす可能性があるなどの問題点があり
だ。
この発明は、上記のような従来例の問題点を解消するた
めになされたもので、写真製版技術を用いず、自己整合
的に絶縁膜上の導電膜と半導体基板とを接続することに
より、微細加工に適し、かつ、レジストの不純物による
悪影響を受ける怖れのない半導体装置とその製造方法を
提供することを目的とする。
めになされたもので、写真製版技術を用いず、自己整合
的に絶縁膜上の導電膜と半導体基板とを接続することに
より、微細加工に適し、かつ、レジストの不純物による
悪影響を受ける怖れのない半導体装置とその製造方法を
提供することを目的とする。
このため、この発明に係る半導体装置においては、絶縁
膜上の導電膜と半導体基板とを選択ＣＶＤ （化学蒸着
）法により形成した導電膜で接続するように構成するこ
とにより、前記目的を達成しようとするものである。
膜上の導電膜と半導体基板とを選択ＣＶＤ （化学蒸着
）法により形成した導電膜で接続するように構成するこ
とにより、前記目的を達成しようとするものである。
この発明は、絶縁膜上の導電膜と半導体基板を選択ＣＶ
Ｄ法により形成した導電膜で接続するようにしたため、
絶縁股上にレジストを塗布する必要がなく、不純物によ
る悪影響を心配する必要がなくなる。さらに、写真製版
工程も省略できるため、より微細な加工が可能となる。
Ｄ法により形成した導電膜で接続するようにしたため、
絶縁股上にレジストを塗布する必要がなく、不純物によ
る悪影響を心配する必要がなくなる。さらに、写真製版
工程も省略できるため、より微細な加工が可能となる。
以下に、この発明を実施例に基づいて説明す。
第１図（ａ）〜（ｈ）に、この発明の一実施例による半
導体装置の主要製造工程における各状態を示す要部断面
図を示す。
導体装置の主要製造工程における各状態を示す要部断面
図を示す。
まず、半導体装置の製造方法を工程順に説明すると、第
１図（ａ）に示すように、ｐ型半導体基板１上に絶縁膜
２を形成した後、この上に選択的に多結晶シリコン膜４
を形成する。ついで、第１図（ｂ）に示すように、酸化
膜５を形成した後、その上に窒化膜６と酸化膜７とを減
圧ＣＶＤ法等により形成する。その後、反応性イオンエ
ッチンクすることにより、多結晶シリコン膜４の側壁に
前記窒化膜６と酸化膜７との各サイドウオール６ａ、７
ａを自己整合的に形成する（第１図（Ｃ））。
１図（ａ）に示すように、ｐ型半導体基板１上に絶縁膜
２を形成した後、この上に選択的に多結晶シリコン膜４
を形成する。ついで、第１図（ｂ）に示すように、酸化
膜５を形成した後、その上に窒化膜６と酸化膜７とを減
圧ＣＶＤ法等により形成する。その後、反応性イオンエ
ッチンクすることにより、多結晶シリコン膜４の側壁に
前記窒化膜６と酸化膜７との各サイドウオール６ａ、７
ａを自己整合的に形成する（第１図（Ｃ））。
つぎに、第１図（ｄ）に示すように、前記酸化膜７のサ
イドウオール７ａと酸化膜５とをエツチングする。そし
て、前記窒化膜６のサイドウオール６ａをマスクとして
選択的に酸化し、前記酸化膜５より厚い酸化膜５ａを形
成する（第１図（ｅ））。つぎに、前記窒化膜６のサイ
ドウオール６ａを選択的に除去した後（第１図（ｆ））
、前記酸化膜５ａをエツチングし、第１図（ｇ）に示す
ように、ｐ型半導体基板１の一部と、多結晶シリコン膜
４の側壁４ａとを露出させる。この後、この開１１部よ
り砒素またはリン等の不純物を注入しｎ＋拡散層８を形
成してもよい。
イドウオール７ａと酸化膜５とをエツチングする。そし
て、前記窒化膜６のサイドウオール６ａをマスクとして
選択的に酸化し、前記酸化膜５より厚い酸化膜５ａを形
成する（第１図（ｅ））。つぎに、前記窒化膜６のサイ
ドウオール６ａを選択的に除去した後（第１図（ｆ））
、前記酸化膜５ａをエツチングし、第１図（ｇ）に示す
ように、ｐ型半導体基板１の一部と、多結晶シリコン膜
４の側壁４ａとを露出させる。この後、この開１１部よ
り砒素またはリン等の不純物を注入しｎ＋拡散層８を形
成してもよい。
つぎに、例えばダンゲステン９をシリコンが露出した部
分に選択ＣＶＤ法により形成し、絶縁股上の多結晶シリ
コン膜４とｐ型半導体基板１とを接続する（第１図（ｈ
））。
分に選択ＣＶＤ法により形成し、絶縁股上の多結晶シリ
コン膜４とｐ型半導体基板１とを接続する（第１図（ｈ
））。
なお、前記実施例においてはｐ型半導体基板を用いた場
合について説明したが、ｎ型半導体基板を用いても同様
の効果を奏することは明らかである。 ・ また、前記実施例においては多結晶シリコン膜４に不純
物がドープされていない場合について述べたが、砒素、
リン、ボロン、アンチモンのいずれか一つ以上の不純物
がドープされていても差支えない。
合について説明したが、ｎ型半導体基板を用いても同様
の効果を奏することは明らかである。 ・ また、前記実施例においては多結晶シリコン膜４に不純
物がドープされていない場合について述べたが、砒素、
リン、ボロン、アンチモンのいずれか一つ以上の不純物
がドープされていても差支えない。
以上、説明したように、この発明によれば、絶縁股上の
導電膜と半導体基板とを選択ＣＶＤ法により形成した導
電膜で接続するように構成したため、微細加工に適し、
かつ、レジストの不純物による悪影響を受ける怖れのな
い半導体装置とその製造方法が得られた。
導電膜と半導体基板とを選択ＣＶＤ法により形成した導
電膜で接続するように構成したため、微細加工に適し、
かつ、レジストの不純物による悪影響を受ける怖れのな
い半導体装置とその製造方法が得られた。
第１図（ａ）〜（ｈ）は、この発明の一実施例による半
導体装置の主要製造工程における各状態を示す要部断面
図、第２図（ａ）〜（Ｃ）は、従来の半導体装置の主要
製造工程における各状態を示す要部断面図である。 １・・・・・・ｐ型半導体基板 ２・・・・・・絶縁膜 ４・・・・・・多結晶シリコン膜 ５．７・・・・・・酸化膜 ６・・・・・・窒化膜 ６ａ・・・・・・窒化膜６のサイドウオール７ａ・・・
・・・酸化膜７のサイドウオールなお、各図中、同一符
号は同一または相当構成要素を示す。
導体装置の主要製造工程における各状態を示す要部断面
図、第２図（ａ）〜（Ｃ）は、従来の半導体装置の主要
製造工程における各状態を示す要部断面図である。 １・・・・・・ｐ型半導体基板 ２・・・・・・絶縁膜 ４・・・・・・多結晶シリコン膜 ５．７・・・・・・酸化膜 ６・・・・・・窒化膜 ６ａ・・・・・・窒化膜６のサイドウオール７ａ・・・
・・・酸化膜７のサイドウオールなお、各図中、同一符
号は同一または相当構成要素を示す。
Claims (5)
- （１）絶縁膜上に形成した第１の導電膜と半導体基板と
を、自己整合的に第２の導電膜で接続するように構成し
たことを特徴とする半導体装置。 - （２）前記第１の導電膜として、多結晶シリコンを用い
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （３）前記第２の導電膜として、選択ＣＶＤ法により形
成した金属を用いることを特徴とする特許請求の範囲第
１項記載の半導体装置。 - （４）半導体基板上に絶縁膜と第１の導電膜とを順次形
成する工程と、これを酸化した後、その上に窒化膜と酸
化膜とを形成する工程と、該窒化膜と酸化膜とをエッチ
ングして前記第１の導電膜と側壁に窒化膜と酸化膜のサ
イドウォールを形成する工程と、前記酸化膜と該酸化膜
のサイドウォールとをエッチングして除去する工程と、
前記窒化膜のサイドウォールをマスクとして選択的に酸
化し、より厚い酸化膜を形成する工程と、前記窒化膜の
サイドウォールを除去した後、前記酸化膜をエッチング
して前記第１の導電膜と半導体基板の一部を露出させる
工程と、選択的ＣＶＤ法により、該第１の導電膜と半導
体基板の露出した部分に第２の導電膜を形成する工程と
を含む半導体装置の製造方法。 - （５）前記第１の導電膜として多結晶シリコンを用いる
ことを特徴とする特許請求の範囲第４項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11275587A JPS63278256A (ja) | 1987-05-09 | 1987-05-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11275587A JPS63278256A (ja) | 1987-05-09 | 1987-05-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63278256A true JPS63278256A (ja) | 1988-11-15 |
Family
ID=14594735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11275587A Pending JPS63278256A (ja) | 1987-05-09 | 1987-05-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63278256A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246364A (ja) * | 1989-03-20 | 1990-10-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05226478A (ja) * | 1991-10-29 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | 半導体構造用のスタッドを形成する方法および半導体デバイス |
| EP0587399A2 (en) * | 1992-09-11 | 1994-03-16 | STMicroelectronics Limited | Semiconductor device incorporating a contact and manufacture thereof |
-
1987
- 1987-05-09 JP JP11275587A patent/JPS63278256A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246364A (ja) * | 1989-03-20 | 1990-10-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05226478A (ja) * | 1991-10-29 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | 半導体構造用のスタッドを形成する方法および半導体デバイス |
| EP0587399A2 (en) * | 1992-09-11 | 1994-03-16 | STMicroelectronics Limited | Semiconductor device incorporating a contact and manufacture thereof |
| EP0587399A3 (en) * | 1992-09-11 | 1994-11-30 | Inmos Ltd | Semiconductor component with a contact and method for its production. |
| US5541434A (en) * | 1992-09-11 | 1996-07-30 | Inmos Limited | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device |
| US5838049A (en) * | 1992-09-11 | 1998-11-17 | Sgs-Thomson Microelectronics, Ltd. | Semiconductor device incorporating a contact and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63198323A (ja) | 半導体装置およびその製造方法 | |
| JPH0878519A (ja) | 半導体装置およびその製造方法 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| EP0396357A1 (en) | Process for forming CMOS field effect transistors | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS62171141A (ja) | 半導体装置 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPH0554263B2 (ja) | ||
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| JP2804526B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63244620A (ja) | 半導体装置およびその製造方法 | |
| JPH01276645A (ja) | 半導体装置 | |
| JPS6199377A (ja) | 半導体装置およびその製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPH01136367A (ja) | 半導体装置の製造方法 | |
| JPH09321299A (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH10284716A (ja) | 半導体装置の製造方法 |