JPS63117682A - 集積回路化モ−タ駆動回路 - Google Patents
集積回路化モ−タ駆動回路Info
- Publication number
- JPS63117682A JPS63117682A JP61264818A JP26481886A JPS63117682A JP S63117682 A JPS63117682 A JP S63117682A JP 61264818 A JP61264818 A JP 61264818A JP 26481886 A JP26481886 A JP 26481886A JP S63117682 A JPS63117682 A JP S63117682A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- voltage
- motor drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100038497 Cytokine receptor-like factor 2 Human genes 0.000 description 1
- 101100441089 Homo sapiens CRLF2 gene Proteins 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路化モータ駆動回路に関し、特にモータ
駆動用ＩＣの電流制限回路に関するものである。
駆動用ＩＣの電流制限回路に関するものである。
第３図及び第４図はそれぞれ従来のモータ駆動回路例を
示し、第３図は、パワートランジスタＱ、１によりモー
タを一方向に回転させる場合の回路例を、第４図はパワ
ートランジスタＱｐ、ｔ、 Ｑｐｓ及びＱＰＩｌ ＱＰ
Ｉによりモータを正逆両方向に回転させる場合の回路例
を示す。
示し、第３図は、パワートランジスタＱ、１によりモー
タを一方向に回転させる場合の回路例を、第４図はパワ
ートランジスタＱｐ、ｔ、 Ｑｐｓ及びＱＰＩｌ ＱＰ
Ｉによりモータを正逆両方向に回転させる場合の回路例
を示す。
第３図において、ＱＰＩはそのコレクタが負荷Ｌ１と接
続され、そのベースがプリドライバートランジスタＱ、
のコレクタに接続され、そのエミッタが電流検出抵抗Ｒ
１と接続されたパワートランジスタである。またＣ１は
その１つの入力が該抵抗Ｒ，のアノード側と接続され、
他方の入力が基準電圧Ｖ、、、と接続された電圧比較器
である。Ｃｔは、その出力ａがプリドライバーＱ、のベ
ースに接続された動作モードコントロール回路である。
続され、そのベースがプリドライバートランジスタＱ、
のコレクタに接続され、そのエミッタが電流検出抵抗Ｒ
１と接続されたパワートランジスタである。またＣ１は
その１つの入力が該抵抗Ｒ，のアノード側と接続され、
他方の入力が基準電圧Ｖ、、、と接続された電圧比較器
である。Ｃｔは、その出力ａがプリドライバーＱ、のベ
ースに接続された動作モードコントロール回路である。
また第４図の回路も第３図とほぼ同様でありプリドライ
バー０１相当ブロツクがトランジスタＱ８、Ｑ、で構成
され、これらのコレクタがそれぞれパワートランジスタ
Ｑ、２．Ｑ、３のベースに接続されている。負荷Ｌ１は
パワートランジスタａｐｔ。
バー０１相当ブロツクがトランジスタＱ８、Ｑ、で構成
され、これらのコレクタがそれぞれパワートランジスタ
Ｑ、２．Ｑ、３のベースに接続されている。負荷Ｌ１は
パワートランジスタａｐｔ。
（ＱＰ３）のエミッタとトランジスタＱ Ｐ Ｓ 、
（Ｑ Ｐ ４）のコレクタ間に接続されている。電流
制限抵抗Ｒ２、比較器Ｃ１の接続は第３図の抵抗ＲＩ＋
比較器ＣＩの場合と同様である。
（Ｑ Ｐ ４）のコレクタ間に接続されている。電流
制限抵抗Ｒ２、比較器Ｃ１の接続は第３図の抵抗ＲＩ＋
比較器ＣＩの場合と同様である。
次に動作につき説明する。
第３図に示す回路において、パワートランジスタＱＰＩ
の導通、非導通は、コントロール回路Ｃ２により制御さ
れる。該回路Ｃ２の出力が“ロー”の場合、プリドライ
バー０１のベース電流が流れそのコレクタによりパワー
トランジスタＱ□が馬区動され、これが導通状態となり
、負荷Ｌ１に負荷電流■、が供給される。負荷り、には
パワートランジスタＱＰＩのベース電流■３の電流増巾
された電流が流れるが、ＩＬが大きくなり、ＩＬ ＸＲ
Ｉにより決定される電圧がコンパレータＣ１の基準電圧
■、。、よりも大きくなった場合、コンパレータＣ１は
動作し、その出力Ｃ１ｏｕｔにより、信号コントロール
回路Ｃ２の内部回路を制御して該回路Ｃ！の出力電流、
即ちプリドライバーＱ１のベース電流をそれ以上は流さ
ないよう作動させる。つまり負荷電流ｒＬの電流制限動
作を行う。
の導通、非導通は、コントロール回路Ｃ２により制御さ
れる。該回路Ｃ２の出力が“ロー”の場合、プリドライ
バー０１のベース電流が流れそのコレクタによりパワー
トランジスタＱ□が馬区動され、これが導通状態となり
、負荷Ｌ１に負荷電流■、が供給される。負荷り、には
パワートランジスタＱＰＩのベース電流■３の電流増巾
された電流が流れるが、ＩＬが大きくなり、ＩＬ ＸＲ
Ｉにより決定される電圧がコンパレータＣ１の基準電圧
■、。、よりも大きくなった場合、コンパレータＣ１は
動作し、その出力Ｃ１ｏｕｔにより、信号コントロール
回路Ｃ２の内部回路を制御して該回路Ｃ！の出力電流、
即ちプリドライバーＱ１のベース電流をそれ以上は流さ
ないよう作動させる。つまり負荷電流ｒＬの電流制限動
作を行う。
また、第４図に示す回路においても、第３図に示す回路
と同様の動作を行ｍ弊曝蛭会奔港普、コントロール回路
Ｃ２の出力により、信号ａが“ロー１．信号すが“ハイ
”の場合トランジスタＱ、、ＱＰｔ及びＱＰＳが導通と
なり負荷電流ＩＬはトランジスタＱＦＺ、 Ｑ□を経由
して流れ、また信号ａ、が“ロー”、信号す、が“ハイ
”の場合、トランジスタＱ、、ＱＰ３及びＱＰ４が導通
し、負荷電流■、はトランジスタＱＰ、、Ｑ、、を経由
して流れる。また第４図のＲ２は電流検出抵抗を意味し
、ＩＬＸＲ，の電圧がｖ、、。７以上になった場合、上
記第３図の場合と同様にコントロール回路Ｃ２は上記抵
抗Ｒ，の電圧を受けて負荷電流ＩＬがそれ以上流れない
ように作動する。
と同様の動作を行ｍ弊曝蛭会奔港普、コントロール回路
Ｃ２の出力により、信号ａが“ロー１．信号すが“ハイ
”の場合トランジスタＱ、、ＱＰｔ及びＱＰＳが導通と
なり負荷電流ＩＬはトランジスタＱＦＺ、 Ｑ□を経由
して流れ、また信号ａ、が“ロー”、信号す、が“ハイ
”の場合、トランジスタＱ、、ＱＰ３及びＱＰ４が導通
し、負荷電流■、はトランジスタＱＰ、、Ｑ、、を経由
して流れる。また第４図のＲ２は電流検出抵抗を意味し
、ＩＬＸＲ，の電圧がｖ、、。７以上になった場合、上
記第３図の場合と同様にコントロール回路Ｃ２は上記抵
抗Ｒ，の電圧を受けて負荷電流ＩＬがそれ以上流れない
ように作動する。
第３図、第４図に示すように、従来のモータ駆動回路で
は、電流制限回路を動作させるための電流検出抵抗Ｒ，
あるいはＲ２が、負荷Ｌ１及びパワートランジスタＱＰ
＋（第４図の場合、ＱＰＩ、 ＱＰ５又は、Ｑ Ｐ
３ 、 Ｑ ｐ ４ ）と直列に接続されているため
電ａ電圧ＶＣＣを一定とした場合、負荷Ｌ＋に印加され
るモータ駆動電圧の最大値が制限されるという欠点があ
った。即ち、ＲＸＩＬの電圧降下分はモータに供給され
ず、低電圧でのモータ駆動を考えた場合大きな欠点とな
っていた。
は、電流制限回路を動作させるための電流検出抵抗Ｒ，
あるいはＲ２が、負荷Ｌ１及びパワートランジスタＱＰ
＋（第４図の場合、ＱＰＩ、 ＱＰ５又は、Ｑ Ｐ
３ 、 Ｑ ｐ ４ ）と直列に接続されているため
電ａ電圧ＶＣＣを一定とした場合、負荷Ｌ＋に印加され
るモータ駆動電圧の最大値が制限されるという欠点があ
った。即ち、ＲＸＩＬの電圧降下分はモータに供給され
ず、低電圧でのモータ駆動を考えた場合大きな欠点とな
っていた。
本発明は、上記のような欠点を解消するためになされた
もので、電源電圧からパワートランジスタの残留電圧を
除いた電圧をすべてモータに印加できる集積回路化モー
タ駆動回路を得ることを目的とする。
もので、電源電圧からパワートランジスタの残留電圧を
除いた電圧をすべてモータに印加できる集積回路化モー
タ駆動回路を得ることを目的とする。
本発明にかかる集積回路化モータ駆動回路はパワートラ
ンジスタと並列に小信号トランジスタを接続してカレン
トミラー回路を構成し、該小信号トランジスタと直列に
電流検出抵抗を接続し、モータ駆動電流に基づ←電圧を
パワートランジスタの制御回路に供給するようにしたも
のである。
ンジスタと並列に小信号トランジスタを接続してカレン
トミラー回路を構成し、該小信号トランジスタと直列に
電流検出抵抗を接続し、モータ駆動電流に基づ←電圧を
パワートランジスタの制御回路に供給するようにしたも
のである。
本発明においては、パワートランジスタと小信号トラン
ジスタによりカレントミラー回路を構成し、該小信号ト
ランジスタと直列に接続された電流検出抵抗により制御
信号を得るようにしたから、電源電圧からパワートラン
ジスタの残留電圧を除いた電圧をすべてモータ駆動電圧
としてモータ負荷に印加できる。
ジスタによりカレントミラー回路を構成し、該小信号ト
ランジスタと直列に接続された電流検出抵抗により制御
信号を得るようにしたから、電源電圧からパワートラン
ジスタの残留電圧を除いた電圧をすべてモータ駆動電圧
としてモータ負荷に印加できる。
以下、この発明の実施例を図について説明する。
第１図及び第２図はそれぞれ本発明の第１．第２の実施
例による集積回路化モータ駆動回路を示し、第１図は上
記第３図の従来回路に、第２図は上記第４図の従来回路
に対応した回路例を示す。
例による集積回路化モータ駆動回路を示し、第１図は上
記第３図の従来回路に、第２図は上記第４図の従来回路
に対応した回路例を示す。
図において、パワートランジスタＱ１．プリドライバー
Ｑ、及び信号コントロール回路Ｃ２の接続は第３図の従
来回路と、またパワートランジスタＱＰＺ、 ＱＰ：
Ｉ、 Ｑ、、 ＱＰＳＩ プリドライバーＱ２゜Ｑ
３及び信号コントロール回路Ｃ２の接続は、第４図の従
来回路の場合と同様である。第１図では、パワートラン
ジスタＱＰｌのエミッタ、ベースと並列に、電流モニタ
用小信号トランジスタＱｓ、が接続され、該小信号トラ
ンジスタＱ３１のコレクタはｔ液検出抵抗Ｒ，のカソー
ド側に接続されている。
Ｑ、及び信号コントロール回路Ｃ２の接続は第３図の従
来回路と、またパワートランジスタＱＰＺ、 ＱＰ：
Ｉ、 Ｑ、、 ＱＰＳＩ プリドライバーＱ２゜Ｑ
３及び信号コントロール回路Ｃ２の接続は、第４図の従
来回路の場合と同様である。第１図では、パワートラン
ジスタＱＰｌのエミッタ、ベースと並列に、電流モニタ
用小信号トランジスタＱｓ、が接続され、該小信号トラ
ンジスタＱ３１のコレクタはｔ液検出抵抗Ｒ，のカソー
ド側に接続されている。
該抵抗Ｒ１のカソードは比較器Ｃ３の一方の入力に接続
されるとともにアノード側は電源電圧ＶＣＣに接続され
ている。又比較器ＣＩの他方入力と電源電圧ＶＣＣ間に
は基準電圧源Ｖｌ＠ｇが接続され、その出力Ｃ３゜□は
信号コントロール回路Ｃｔに接続されている。その他の
接続は、第３図の回路の接続と同様である。
されるとともにアノード側は電源電圧ＶＣＣに接続され
ている。又比較器ＣＩの他方入力と電源電圧ＶＣＣ間に
は基準電圧源Ｖｌ＠ｇが接続され、その出力Ｃ３゜□は
信号コントロール回路Ｃｔに接続されている。その他の
接続は、第３図の回路の接続と同様である。
次に動作について説明する。
第１図に示す回路において、パワートランジスタＱＰ、
と電流モニタトランジスタＱ！Ｉは、同一チップ上に集
積化され、それぞれのベースーエミッタの接合面積３ｅ
（ｑｓ＋） 、 ３１３ （ＱＰＩ）が５ｅ（Ｑｉ
ｌ） −１／ ｎ Ｓ ｅ （ＱＰＩ）になるようにパ
ターン設計されている。通常、同一チップ上のトランジ
スタのコレクタ電流は、接合面積に比例して流れるため
、Ｑｉｌのコレクタ電流ＩＣＩは、負荷電流をＩＬとす
ると Ｉｃ＋−１／ ｎ−Ｉ Ｌ ”ｉ
ｔ）となる。このコレクタ電流が検出抵抗Ｒ２に流れる
ため、Ｒ１両端の電圧は Ｖａｔ” Ｉｃ＋ＸＲ＋−１／ｎ ’ＲＩＩＬ ＧＸ：
Ｉｉ、 ・・・（２）となる、この電圧■□が比較
器Ｃ１の基準電圧Ｖｒａｆよりも大きくなった場合、該
比較器ＣＩの出力は反転し、該回路Ｃ，の出力Ｃ２゜、
により、信号コントロール回路Ｃｔの出力ａの電流が制
限されるように働き、トランジスタＱ、のベース、コレ
クタを流れる電流及びトランジスタＱＰ、のベース、コ
レクタを経由して流れる負荷電流はともにコンパレータ
Ｃ１の導通時に決定される電流で制限される。
と電流モニタトランジスタＱ！Ｉは、同一チップ上に集
積化され、それぞれのベースーエミッタの接合面積３ｅ
（ｑｓ＋） 、 ３１３ （ＱＰＩ）が５ｅ（Ｑｉ
ｌ） −１／ ｎ Ｓ ｅ （ＱＰＩ）になるようにパ
ターン設計されている。通常、同一チップ上のトランジ
スタのコレクタ電流は、接合面積に比例して流れるため
、Ｑｉｌのコレクタ電流ＩＣＩは、負荷電流をＩＬとす
ると Ｉｃ＋−１／ ｎ−Ｉ Ｌ ”ｉ
ｔ）となる。このコレクタ電流が検出抵抗Ｒ２に流れる
ため、Ｒ１両端の電圧は Ｖａｔ” Ｉｃ＋ＸＲ＋−１／ｎ ’ＲＩＩＬ ＧＸ：
Ｉｉ、 ・・・（２）となる、この電圧■□が比較
器Ｃ１の基準電圧Ｖｒａｆよりも大きくなった場合、該
比較器ＣＩの出力は反転し、該回路Ｃ，の出力Ｃ２゜、
により、信号コントロール回路Ｃｔの出力ａの電流が制
限されるように働き、トランジスタＱ、のベース、コレ
クタを流れる電流及びトランジスタＱＰ、のベース、コ
レクタを経由して流れる負荷電流はともにコンパレータ
Ｃ１の導通時に決定される電流で制限される。
また第２図に示す回路の場合もこれと同様で、パワート
ランジスタＱＰ４と並列接続されたモニタ用小信号トラ
ンジスタ（ｌｓｚ、パワートランジスタＱＰ、と並列接
続されたモニタ用小信号トランジスタＣ１５ｓのコレク
タ電流が各々トランジスタＱＰ４又はＱ□の負荷電流に
比例するように設定されているため、検出抵抗Ｒ２には
負荷電流■１に比例した電流が流れ、その両端の電圧■
。が上述の第１図の場合と同様にコンパレータＣ１の基
準電圧より太き（なると、コンパレータＣ８の出力Ｃ８
゜□により、信号コントロール回路Ｃｔの出力信号ａ。
ランジスタＱＰ４と並列接続されたモニタ用小信号トラ
ンジスタ（ｌｓｚ、パワートランジスタＱＰ、と並列接
続されたモニタ用小信号トランジスタＣ１５ｓのコレク
タ電流が各々トランジスタＱＰ４又はＱ□の負荷電流に
比例するように設定されているため、検出抵抗Ｒ２には
負荷電流■１に比例した電流が流れ、その両端の電圧■
。が上述の第１図の場合と同様にコンパレータＣ１の基
準電圧より太き（なると、コンパレータＣ８の出力Ｃ８
゜□により、信号コントロール回路Ｃｔの出力信号ａ。
ｂ （Ｑ Ｐ ｚ 、 Ｑ Ｐ Ｓ ４通時）、又は出
力信号ａ、、ｂ、（ＱＰ３．Ｑ、４導通時）が制限され
、これによりモータ駆動電流つまり負荷電流が制限され
る。
力信号ａ、、ｂ、（ＱＰ３．Ｑ、４導通時）が制限され
、これによりモータ駆動電流つまり負荷電流が制限され
る。
このように本実施例によれば、接合面積が一定比となる
パワートランジスタと小信号トランジスタとを同一チッ
プ上に集積化し、小信号トランジスタの負荷電流に比例
する電流を検出するようにしたので、電流検出回路に必
要とされる回路電圧（電圧降下）に関係なく、電源電圧
をを効に負荷駆動電圧として利用できる。
パワートランジスタと小信号トランジスタとを同一チッ
プ上に集積化し、小信号トランジスタの負荷電流に比例
する電流を検出するようにしたので、電流検出回路に必
要とされる回路電圧（電圧降下）に関係なく、電源電圧
をを効に負荷駆動電圧として利用できる。
なお、本発明は上記の第１図、第２図に示す第１、第２
の実施例回路のみならず、低電源電圧での２相、３相プ
ラツシレスモ一タ駆動回路、リレードライブ回路等に広
く適用できる。
の実施例回路のみならず、低電源電圧での２相、３相プ
ラツシレスモ一タ駆動回路、リレードライブ回路等に広
く適用できる。
以上のように、本発明にかかる集積回路化モータ駆動回
路によれば、パワートランジスタと小信号トランジスタ
とによりカレントミラー回路を構成し、該小信号トラン
ジスタと直列に接続された電流検出抵抗により制御信号
を得るようにしたので、同一電源で有効にモータ駆動印
加電圧を増加させることができ、モータのコイル巻数の
簡略化による低価格化、モータ小型化を図ることができ
そのメリットは大きい。
路によれば、パワートランジスタと小信号トランジスタ
とによりカレントミラー回路を構成し、該小信号トラン
ジスタと直列に接続された電流検出抵抗により制御信号
を得るようにしたので、同一電源で有効にモータ駆動印
加電圧を増加させることができ、モータのコイル巻数の
簡略化による低価格化、モータ小型化を図ることができ
そのメリットは大きい。
第１図及び第２図はそれぞれ本発明の第１．第２の実施
例による集積回路化モータ駆動回路を示す回路図、第３
図及び第４図はそれぞれ上記第１図及び第２図に示す回
路に対応した従来回路例を示す図である。 Ｑ□〜Ｑ２．・・・駆動パワートランジスタ、Ｑ１〜Ｑ
３・・・プリドライブ用トランジスタ、Ｑ、１〜Ｑ、３
・・・電流モニタ用小信号トランジスタ、Ｒ，、Ｒ。 ・・・電流検出抵抗、Ｃ，・・・比較器、Ｃ２・・・信
号コントロール回路。 なお図中同一符号は同−又は相当部分を示す。
例による集積回路化モータ駆動回路を示す回路図、第３
図及び第４図はそれぞれ上記第１図及び第２図に示す回
路に対応した従来回路例を示す図である。 Ｑ□〜Ｑ２．・・・駆動パワートランジスタ、Ｑ１〜Ｑ
３・・・プリドライブ用トランジスタ、Ｑ、１〜Ｑ、３
・・・電流モニタ用小信号トランジスタ、Ｒ，、Ｒ。 ・・・電流検出抵抗、Ｃ，・・・比較器、Ｃ２・・・信
号コントロール回路。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）モータ負荷へ駆動電流を供給するパワートランジス
タと、該駆動電流に基づいて上記パワートランジスタを
制御する回路とを有する集積回路化モータ駆動回路にお
いて、 上記パワートランジスタのエミッタ、ベースと並列に接
続され、該パワートランジスタとともにカレントミラー
回路を構成する小信号トランジスタと、 該小信号トランジスタと直列に接続され、上記駆動電流
に基づく電圧を上記制御回路に供給するための電流検出
抵抗とを備えたことを特徴とする集積回路化モータ駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264818A JPS63117682A (ja) | 1986-11-05 | 1986-11-05 | 集積回路化モ−タ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61264818A JPS63117682A (ja) | 1986-11-05 | 1986-11-05 | 集積回路化モ−タ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63117682A true JPS63117682A (ja) | 1988-05-21 |
Family
ID=17408633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61264818A Pending JPS63117682A (ja) | 1986-11-05 | 1986-11-05 | 集積回路化モ−タ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63117682A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585701A (en) * | 1993-11-30 | 1996-12-17 | Kabushiki Kaisha Toshiba | Current mirror circuit constituted by FET (field effect transistor) and control system using the same |
| EP1239574A2 (en) * | 2001-03-07 | 2002-09-11 | Fujitsu Limited | DC-DC converter, power supply circuit, and method for controlling the same |
-
1986
- 1986-11-05 JP JP61264818A patent/JPS63117682A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585701A (en) * | 1993-11-30 | 1996-12-17 | Kabushiki Kaisha Toshiba | Current mirror circuit constituted by FET (field effect transistor) and control system using the same |
| EP1239574A2 (en) * | 2001-03-07 | 2002-09-11 | Fujitsu Limited | DC-DC converter, power supply circuit, and method for controlling the same |
| EP1239574A3 (en) * | 2001-03-07 | 2005-06-22 | Fujitsu Limited | DC-DC converter, power supply circuit, and method for controlling the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| EP0291813B1 (en) | Mos-transistor bridge circuit | |
| JPH03201818A (ja) | 比較回路 | |
| JPS63117682A (ja) | 集積回路化モ−タ駆動回路 | |
| JPS589460A (ja) | トランジスタブリツジ整流回路 | |
| JP3542022B2 (ja) | レギュレータ | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| US3989997A (en) | Absolute-value circuit | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| JP3607800B2 (ja) | 直流入力回路、プログラマブルコントローラ | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JP2607193Y2 (ja) | マルチ電源回路 | |
| KR930006546Y1 (ko) | Alc 회로 | |
| JPH0236792A (ja) | 誘導負荷駆動回路 | |
| JPH04261356A (ja) | 電源回路 | |
| JPH04244778A (ja) | 過電流検出回路 | |
| JPH06339263A (ja) | 出力電流バランス型ｄｃ／ｄｃコンバータ | |
| JPS6380605A (ja) | 差動増幅器 | |
| JPS62283717A (ja) | 容量性負荷のドライブ回路 | |
| JPH0993050A (ja) | 出力バッファ回路 | |
| JPS6046106A (ja) | 増幅器のバイアス制御回路 | |
| JPH0974342A (ja) | Ｖ／ｆコンバータ | |
| JPH0424710A (ja) | 定電圧回路 |