[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6292365A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS6292365A
JPS6292365A JP60231334A JP23133485A JPS6292365A JP S6292365 A JPS6292365 A JP S6292365A JP 60231334 A JP60231334 A JP 60231334A JP 23133485 A JP23133485 A JP 23133485A JP S6292365 A JPS6292365 A JP S6292365A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
insulating
state imaging
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60231334A
Other languages
Japanese (ja)
Inventor
Yasuo Tarui
垂井 康夫
Akio Azuma
昭男 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP60231334A priority Critical patent/JPS6292365A/en
Publication of JPS6292365A publication Critical patent/JPS6292365A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14667Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To prevent the deterioration and color mixture of resolution by isolating semiconductor elements from one another by an insulating isolation layer in which the resistance of one part of an amorphous silicon layer is increased by implanted ions. CONSTITUTION:A photodiode 2 consisting of a p-type amorphous silicon p-layer 20 and an i-type amorphous silicon i-layer 22 laminated onto a MOS scanning circuit substrate 1 stores photo-charges corresponding to incident beams, thus constituting one-dimensional or two-dimentional photosensitive cell array. Base electrodes 24 are arranged at intervals between the i-layer 22 and the substrate 1. The base electrodes 24 are electrodes of every photosensitive cell for the diode 2. A transparent electrode layer 26 is laminated onto the upper surface of the p-layer 20, and shielding layers 28 for shielding light are laminated mutually at intervals on the upper surface of the layer 26. Insulating isolation layers 200 for insulating and isolating picture elements are formed to the p-layer 20 and the i-layer 22. The insulating isolation layers 200 are shaped by implanting the ions of atoms of oxygen or nitrogen or the like to the p-layer 20 and the i-layer 22 and annealing.

Description

【発明の詳細な説明】 技術分野 本発明は半導体装置およびその製造方法に関し、特に非
晶質のテr;導体を用いた積層型固体撮像装置およびそ
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a stacked solid-state imaging device using an amorphous conductor and a method of manufacturing the same.

背景技術 固体撮像装置として、入射光に応じて電荷を発生、蓄積
するフォトタイオードを非晶質の半導体により形成した
ものは、結晶性のものを用いたものと比較して光の吸収
係数が大きいことから薄い層での光吸収が可能であり、
この点から高解像度用の微細画素製作に適している。
BACKGROUND ART Solid-state imaging devices in which a photodiode, which generates and accumulates charge in response to incident light, is formed from an amorphous semiconductor have a lower light absorption coefficient than those using a crystalline semiconductor. Due to its large size, it is possible to absorb light in a thin layer,
From this point of view, it is suitable for manufacturing fine pixels for high resolution.

5らに非晶質シリコンをr1結品基板に積層したフォト
ダイオードを感光手段とする固体撮像装rtにおいては
、電荷の転送は基板中結晶部分で行い得ることから、フ
ォトタイオードに使える面積を大きくとることができ、
開口率を大きくできる利点があるが、その一方欠点とし
て不純物をドープしない真性非晶質シリコン(i型)は
、その抵抗率も約108ΩCl11と低いため、非晶質
シリコン層の入射光と垂直の方向の抵抗が低くなり、入
射光により発生、蓄積された電荷が隣接する他の画素の
非晶質シリコン層に拡散あるいは電界の水平成分により
移動するから、セルを微細化すると共に解像度が非常に
劣化し、カラー用撮像装置の場合には混色を生じる。
5. Furthermore, in a solid-state imaging device RT whose photosensitive means is a photodiode made of amorphous silicon laminated on an R1 crystalline substrate, charge transfer can be performed in the crystalline part of the substrate, so the area usable for the photodiode is reduced. It can be made large,
It has the advantage of increasing the aperture ratio, but on the other hand, the disadvantage is that intrinsic amorphous silicon (i-type) that is not doped with impurities has a low resistivity of approximately 108ΩCl11, so it is difficult to The directional resistance is lowered, and the charges generated and accumulated by the incident light are diffused into the amorphous silicon layer of other adjacent pixels or moved by the horizontal component of the electric field, which allows cells to be miniaturized and the resolution to be extremely high. It deteriorates, and in the case of a color imaging device, color mixture occurs.

このような解像度の劣化、混色を防ぐためトレンチ型構
造の絶縁層により非晶質シリコン層の画素間の分離を行
うことが考えられるが、微細加工を伴い製造工程数が増
加すると共に凹凸を生じ、これを平担化する必要があり
歩留りが低下し、コストが高くなる。
In order to prevent such degradation of resolution and color mixture, it is possible to separate pixels in the amorphous silicon layer using an insulating layer with a trench-type structure, but this increases the number of manufacturing steps due to microfabrication and causes unevenness. , it is necessary to flatten this, which lowers the yield and increases the cost.

また、Bなどを光導電層にドーピングすることにより非
晶質シリコン(a−9iH)層をi型の半導体(真性半
導体)とし、高抵抗化すると、蓄積された電荷の移動度
および/またはキャリア寿命が低下するので解像度の劣
化、混色を防止することができるが、同時に垂直方向の
電荷の移動度および/またはキャリア寿命の低下、トラ
ップ密度の増加により感度低下、残像の増加などが生じ
る欠点がある。
In addition, by doping the photoconductive layer with B or the like, the amorphous silicon (a-9iH) layer is made into an i-type semiconductor (intrinsic semiconductor), and when the resistance is increased, the mobility of accumulated charges and/or carriers is increased. Since the lifetime decreases, resolution deterioration and color mixing can be prevented, but at the same time, there are disadvantages such as a decrease in vertical charge mobility and/or carrier lifetime, and an increase in trap density, resulting in decreased sensitivity and increased afterimages. be.

目   的 本発明はこのような従来技術の欠点を解消し、非晶質半
導体層を用いた1−4体撮像装置において、画素間の分
離を確実に行い、解像度の劣化、混色を防止するととも
に、感度低下、残像増加などを生じない固体撮像装置お
よびその製造方法を提供することを目的とする。
Purpose The present invention eliminates the drawbacks of the prior art, ensures separation between pixels in a 1-4 body imaging device using an amorphous semiconductor layer, prevents deterioration of resolution and color mixture, and An object of the present invention is to provide a solid-state imaging device that does not cause a decrease in sensitivity, an increase in afterimages, etc., and a method for manufacturing the same.

発明の開示 本発明によれば、半導体基板の一方の主表面に非晶質シ
リコン層を含んで形成された゛r;導体装置において、
非晶質シリコン層の一部が注入されたイオンによって高
抵抗化された絶縁分離層により半導体素子間の分離を行
うものである。
DISCLOSURE OF THE INVENTION According to the present invention, in a conductor device formed including an amorphous silicon layer on one main surface of a semiconductor substrate,
Semiconductor elements are separated by an insulating separation layer whose resistance is made high by ions into which a portion of an amorphous silicon layer is implanted.

この半導体装置は、次の方法によって製造される。すな
わちこの方法は、゛ヒ導体基板の一方の主表面に非晶質
シリコン層を形成する工程と、非晶質シリコン層の一部
にイオンを注入して絶縁分離層を形成する工程とを有す
るものである。
This semiconductor device is manufactured by the following method. That is, this method includes a step of forming an amorphous silicon layer on one main surface of a conductor substrate, and a step of implanting ions into a part of the amorphous silicon layer to form an insulating separation layer. It is something.

実施例の説明 次に添付図面を参照して本発明による固体撮像装置およ
びその製造方法の実施例を詳細に説明する。
DESCRIPTION OF EMBODIMENTS Next, embodiments of a solid-state imaging device and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

i1図には本発明を適用した固体撮像装置の断面図が示
されている。
Figure i1 shows a cross-sectional view of a solid-state imaging device to which the present invention is applied.

MOS走査回路基板l上に積層されたp型非晶質シリコ
ンの9層20およびi型非晶質シリコンの1層22から
なるフォトタイオード2は、入射した光に応じた光電荷
を蓄積するものであり、1次元または2次元の感光セル
アレイを構成している。1層22とMO3O3走査回路
基板間には下地電極24が間隔をおいて配置されており
、この下地電極24は2層20および1層22により構
成されるフォトタイオード2の感光セルごとの電極であ
る。9層20の上面には透明電極層26が積層され、透
明電極層26の」二面には遮光用のシールド層28が互
いに間隔をおいて積層されている。
A photodiode 2 consisting of nine layers 20 of p-type amorphous silicon and one layer 22 of i-type amorphous silicon stacked on a MOS scanning circuit board l accumulates photocharges according to incident light. It constitutes a one-dimensional or two-dimensional photosensitive cell array. A base electrode 24 is arranged at intervals between the first layer 22 and the MO3O3 scanning circuit board, and this base electrode 24 serves as an electrode for each photosensitive cell of the photodiode 2 constituted by the second layer 20 and the first layer 22. It is. A transparent electrode layer 26 is laminated on the upper surface of the nine layers 20, and shield layers 28 for shielding light are laminated on two sides of the transparent electrode layer 26 at intervals.

2層20および1層22には、画素間の絶縁分離のため
の絶縁分離層200が形成されている。この絶縁分離層
200は、イオン注入によるグメージと、注入された0
、Nなどの一部とSiとの化合による5in2. Si
3N4などによって形成され、後述するように非晶質シ
リコンからなる9層20および1層22に酸素(0)ま
たは窒素(N)などの原子をイオン注入レアニールして
形成される。
An insulating isolation layer 200 for insulating isolation between pixels is formed in the second layer 20 and the first layer 22. This insulating separation layer 200 is made of ion-implanted gummage and implanted zero.
, 5in2. by combining a part of N etc. with Si. Si
3N4 or the like, and are formed by ion-implanting atoms such as oxygen (0) or nitrogen (N) into the nine layers 20 and one layer 22 made of amorphous silicon by rare-annealing, as will be described later.

9層20は、ホウ素をドープしたa−9iH1a−Ge
SiHにより形成される。1層22はノンドープあるい
は微小のホウ素をドープしたa−SiHla−GeSi
Hにより形成される。
9 layer 20 is a-9iH1a-Ge doped with boron.
It is formed from SiH. The first layer 22 is non-doped or a-SiHla-GeSi doped with a minute amount of boron.
Formed by H.

透明電極層28は、ITO、In O、5n02などに
より形成される。シールド層28は、A1. Al−5
i−Gu、Al−9i 、 Or、 Ti、 No、 
Wなどの金属により形成され、各画素ごとの分離のため
のものであり、省略してもさしつかえない。
The transparent electrode layer 28 is made of ITO, InO, 5n02, or the like. The shield layer 28 is A1. Al-5
i-Gu, Al-9i, Or, Ti, No,
It is formed of metal such as W, and is used to separate each pixel, so it can be omitted.

第1図においてNOS走査回路基板1は、p型シリコン
基板10の一方の主表面に2つのn小領域12および1
4が形成されている。2つのn小領域12と14の間の
基板表面にはゲーhs化膜16を介してゲーI・電極1
8が配設されている。ゲート電極18は多結晶シリコン
が有利に使用される。これら2つのn小領域12および
14、グー+1化膜16.ならびにゲート電pjlBに
よってNO3)ランジスタすなわちFETが形成されて
いる。この例ではnチャネルのFETであり、n小領域
12がソースとして、またn十領域14がドレーンとし
て機能する。n小領域12にはソース電極120が接続
され、ソース電極120は下地電極24に接続されてい
る。またn十領域14には信号読み出し電極140が接
続されている。
In FIG. 1, a NOS scanning circuit board 1 includes two n small regions 12 and 1 on one main surface of a p-type silicon substrate 10.
4 is formed. A gate electrode 1 is formed on the substrate surface between the two n small regions 12 and 14 via a gate hs film 16.
8 are arranged. Gate electrode 18 is advantageously made of polycrystalline silicon. These two n small regions 12 and 14, the Go+1 film 16. A transistor (NO3) or FET is formed by the gate voltage pjlB. In this example, it is an n-channel FET, and the n small region 12 functions as a source, and the n+ region 14 functions as a drain. A source electrode 120 is connected to the n small region 12, and the source electrode 120 is connected to the base electrode 24. Further, a signal readout electrode 140 is connected to the n+ region 14.

さらにシリコン基板lOのn小領域12.14、ゲート
電極18の形成されていない部分にはS r 02の絶
縁層110が形成され、この絶縁層110上にはPSG
の絶縁層130が形成されている。この絶縁層130、
ソース電極120および信号読み出し電極140上には
PSG 、 5102またはポリイミドの絶縁層150
がその上面を平担に形成されている。絶縁層150は、
フォトダイオード2に発生するリーク電流を抑制するた
め充分な平担化が必要である。上記の下地電極24およ
び1層22は、この絶縁層150上に形成されている。
Furthermore, an insulating layer 110 of S r 02 is formed in the n small region 12.14 of the silicon substrate IO, a portion where the gate electrode 18 is not formed, and on this insulating layer 110, a PSG
An insulating layer 130 is formed. This insulating layer 130,
An insulating layer 150 of PSG, 5102 or polyimide is provided on the source electrode 120 and the signal readout electrode 140.
is formed with a flat upper surface. The insulating layer 150 is
In order to suppress leakage current generated in the photodiode 2, sufficient leveling is required. The base electrode 24 and the first layer 22 described above are formed on this insulating layer 150.

次に本実施例の固体撮像装置の動作を説明する。Next, the operation of the solid-state imaging device of this embodiment will be explained.

光がシールド層28によって分離された各画素部分のフ
ォトダイオード2に入射すると、入射光、IWに応じて
各フォトタイオード2に光電荷が発生する。シフトレジ
スタ(図示せず)からの読み出し信号が選択されたゲー
ト電極18に印加されると、その選択されたFETが導
通し、フォトタイオード2およびソースのn+/pダイ
オードに蓄積された光電荷に対応した信号電荷が下地電
極24、ソース電極120およびFETを通過して信号
読み出し電極140に読み出される。
When light enters the photodiodes 2 of each pixel portion separated by the shield layer 28, photocharges are generated in each photodiode 2 according to the incident light and IW. When a readout signal from a shift register (not shown) is applied to a selected gate electrode 18, the selected FET becomes conductive and the photocharge accumulated in the photodiode 2 and the n+/p diode of the source is removed. A signal charge corresponding to the signal charge passes through the base electrode 24, the source electrode 120, and the FET, and is read out to the signal readout electrode 140.

本実施例によれば、9層20および1層22は絶縁分離
層200により画素間が絶縁分離されているから、9層
20および1層22に発生、蓄積された電荷が他の画素
の9層20および1層22に移動することはなく、解像
度の劣化、混色が生じない。また、9層20は、ホウ素
をドープした非晶質シリコンのp型半導体、1層22は
ノンドープのi型半導体により形成されており、1層2
2は抵抗率が低く、キャリア移動度が大きく、トラップ
密度が小さいので、感度低下、残像の増加などの欠点も
生じない。
According to this embodiment, since the pixels of the 9th layer 20 and the 1st layer 22 are insulated from each other by the insulating separation layer 200, the charges generated and accumulated in the 9th layer 20 and the 1st layer 22 are transferred to the 9th layer of other pixels. There is no movement to the layer 20 and the first layer 22, and resolution deterioration and color mixing do not occur. Further, the 9th layer 20 is formed of a p-type semiconductor of amorphous silicon doped with boron, the 1st layer 22 is formed of a non-doped i-type semiconductor, and the 1st layer 22 is formed of a non-doped i-type semiconductor.
No. 2 has low resistivity, high carrier mobility, and low trap density, so it does not have drawbacks such as decreased sensitivity and increased afterimages.

752図に、本発明を適用した固体撮像装置の他の実施
例が、MOS走査走査回路基板上略して示されている。
Another embodiment of the solid-state imaging device to which the present invention is applied is schematically shown in FIG. 752 on a MOS scanning circuit board.

この実施例においては、1層22および透明電極層26
により入射した光に応じた光電荷を蓄積するフォi・ダ
イオード2が構成される。他の構成要素は第1図の実施
例と同様である。
In this example, one layer 22 and a transparent electrode layer 26
A photodiode 2 is constructed which accumulates photoelectric charges according to the incident light. Other components are similar to the embodiment shown in FIG.

1層22は、不純物をドープしない非晶質のSiH、G
e5iHにより形成されるi型半導体である。
The first layer 22 is made of amorphous SiH, G, which is not doped with impurities.
It is an i-type semiconductor formed by e5iH.

この実施例の装置においては、感光セルに光が入射する
と、入射光は透明電極層26を通過して1層22に達す
る。1層22はi型の半導体であり、透明電極層2Gと
の境界付近に空乏層が形成されているから、入射光に応
じて1層22に光電荷が発生し蓄積される。この光電荷
に対応した信号電荷が、ii図の実施例の場合と同様に
下地電極24、ソース電極120およびFETを通過し
て信号読み出し電8i140に読み出される。
In the device of this embodiment, when light is incident on the photosensitive cell, the incident light passes through the transparent electrode layer 26 and reaches the first layer 22 . Since the first layer 22 is an i-type semiconductor and a depletion layer is formed near the boundary with the transparent electrode layer 2G, photocharges are generated and accumulated in the first layer 22 in response to incident light. A signal charge corresponding to this photocharge passes through the base electrode 24, the source electrode 120, and the FET and is read out to the signal readout terminal 8i140 as in the embodiment shown in FIG. ii.

この実施例の場合にも1層22は絶縁分#層200によ
り画素間が絶縁分離されているから、解像度の劣化、混
色が生じない。しかもフォトダイオード2を構成する1
層22は不純物をドープしない非晶質のSil 、 G
e5iHにより形成されているから、抵抗率が低く、キ
ャリア移動度が大きく、トラップ密度が小さいので、感
度低下、残像の増加などの欠点がない。
In this embodiment as well, since pixels in the first layer 22 are insulated and separated by the insulating # layer 200, deterioration of resolution and color mixture do not occur. Moreover, 1 that constitutes photodiode 2
The layer 22 is made of amorphous Sil, G which is not doped with impurities.
Since it is formed of e5iH, it has low resistivity, high carrier mobility, and low trap density, so there are no drawbacks such as decreased sensitivity or increased afterimages.

第3図に1本発明を適用した固体撮像装置のさらに他の
実施例が、MOS走査回路基板1を省略して示されてい
る。
FIG. 3 shows still another embodiment of a solid-state imaging device to which the present invention is applied, with the MOS scanning circuit board 1 omitted.

この実施例においては、シールド層28とシールF7#
2Bの下部の透明′it!:極層2Bおよび光導゛重層
の表面側の一部をトレンチ構造とからなり、2層20を
画素ごとに分離している。2層20.1層22には第1
図の実施例と同様に画素間の絶縁分離のためのS + 
02.5i3N、などからなる絶縁分離層200が形成
されている。したがって2層20.1層22に発生した
光電荷はトレンチ構造および絶縁分離層200により、
隣接する画素の2層20.1層22に移動するのを防ぐ
ことができるから、解像度の劣化、混色がない。
In this embodiment, shield layer 28 and seal F7#
The lower part of 2B is transparent! : A part of the surface side of the pole layer 2B and the light guide overlapping layer has a trench structure, and the two layers 20 are separated for each pixel. 2nd layer 20.1st layer 22 has 1st
S + for insulation separation between pixels as in the embodiment shown in the figure.
An insulating separation layer 200 made of 02.5i3N, etc. is formed. Therefore, the photocharges generated in the second layer 20.1 layer 22 are transmitted through the trench structure and the insulation separation layer 200.
Since it is possible to prevent the pixels from moving to the second layer 20.1 layer 22 of adjacent pixels, there is no deterioration in resolution or color mixing.

」−記のいずれの実施例においても、フォトタイオード
2に蓄積された電荷の読み出し手段として、1−述のM
O8走査回路に換えてCODを用いてもよい。
In any of the embodiments described in 1--, the M as described in 1-
A COD may be used instead of the O8 scanning circuit.

次に第1図に示す固体撮像装置の製造方法について説明
する。PSG 、 5I02、ポリイミドの絶縁層15
0によりV担化されたMO3走査回路基板l上にA1.
 Al−9i−Cu、 Cr、 Ti、 No、 W等
の金属膜を蒸着して下地電極24を形成する。次に下地
電極24、絶縁層150の上にグロー放電分解法による
プラズマGVD法またはスパッタ法により1層22を形
成する。
Next, a method for manufacturing the solid-state imaging device shown in FIG. 1 will be described. PSG, 5I02, polyimide insulation layer 15
A1.
A base electrode 24 is formed by depositing a metal film such as Al-9i-Cu, Cr, Ti, No, W, or the like. Next, one layer 22 is formed on the base electrode 24 and the insulating layer 150 by a plasma GVD method using a glow discharge decomposition method or a sputtering method.

グロー放電分解法による場合には、S + Ha、G 
e HaガスをAC放電または高周波放電により分解し
、分解したガス雰囲気によりNO9走査回路基板1上に
気相成長させて1層22を形成する。この場合に例えば
平行平板容量結合型のグロー放電分解装置を用い、圧力
0.1〜1.0 Torr、単位電極面積当りの電力密
度0.01〜0.1 W/cm2で行う。
In the case of glow discharge decomposition method, S + Ha, G
e Ha gas is decomposed by AC discharge or high frequency discharge, and one layer 22 is formed on the NO9 scanning circuit board 1 by vapor phase growth using the decomposed gas atmosphere. In this case, for example, a parallel plate capacitive coupling type glow discharge decomposition device is used, and the decomposition is carried out at a pressure of 0.1 to 1.0 Torr and a power density of 0.01 to 0.1 W/cm 2 per unit electrode area.

スパッタ法による場合にはSiまたはGe−5iのター
ゲットをAt−H2ガスにより放電させてスパッタによ
りMOS走査回路基板1」−に1層22を形成する。
In the case of sputtering, a Si or Ge-5i target is discharged with At-H2 gas, and one layer 22 is formed on the MOS scanning circuit board 1'' by sputtering.

いずれの方法による場合にもMOS走査回路基板1の基
板温度は150〜300°Cとし、1層22の厚さは例
えば0.5〜2.OpLmとする。
In either method, the substrate temperature of the MOS scanning circuit board 1 is 150 to 300°C, and the thickness of one layer 22 is, for example, 0.5 to 2.5°C. Let it be OpLm.

このようにMOS走査走査回路基板上び下地電極24上
に1層22を形成した後、同様にグロー放電分解法また
はスパッタ法により1層22」―に2層20を形成する
。グロー放電分解法による場合には、5IH4−GeH
4ガスおよび2層20とするためのドーピングガスとし
てB2H8ガスをAC放電または高周波放電により分解
し、分解したカス雰囲気により1層22上に気相成長さ
せて2層20を形成する。この場合にも例えば平行平板
容jt1結台型のグロー放電分解装置を用い、圧力0.
1〜1.OTorr、中位電極面積当りの電力密度0.
01〜0.1W/c+*2で行う。
After forming one layer 22 on the MOS scanning circuit board and the base electrode 24 in this way, two layers 20 are formed on the first layer 22'' by the glow discharge decomposition method or the sputtering method. In the case of glow discharge decomposition method, 5IH4-GeH
B2H8 gas is decomposed as a doping gas for forming the fourth gas and the second layer 20 by AC discharge or high frequency discharge, and the second layer 20 is formed by vapor phase growth on the first layer 22 using the decomposed gas atmosphere. In this case, for example, a glow discharge decomposition device with a parallel plate volume jt1 type is used, and the pressure is 0.
1-1. OTorr, power density per medium electrode area 0.
01 to 0.1 W/c+*2.

また、9層20をa−GeSiHとする場合には、S 
iHaカスとG e H4ガスのカス流量比GeH4/
 S iH4+ GeH4を0゜05〜0.5とすれば
よい。
In addition, when the 9th layer 20 is made of a-GeSiH, S
Waste flow rate ratio of iHa waste and G e H4 gas GeH4/
SiH4+GeH4 may be set to 0°05 to 0.5.

スパッタ法による場合にはi層の形成と同様に、Siま
たはGe−3iのターゲットをA r −H2カスによ
り放電させてスパッタにより1層22上に2層2゜を形
成する。9層20のノ1さは例えば100〜1000A
とする。
In the case of sputtering, similarly to the formation of the i-layer, a Si or Ge-3i target is discharged by Ar-H2 gas, and two layers 22 are formed on one layer 22 by sputtering. The thickness of the 9 layers 20 is, for example, 100 to 1000A.
shall be.

このように1層22.9層20を積層してなる第4図(
a)に示すようなものに、第4図(b)に示すようなフ
ォトレジスト210を載せ、画素間の分離すべき部分に
、酸素0または窒素Nなどの原子を加速電圧30〜20
0Kevテトース量カ1013〜1018/cI112
となるようにイオン注入する。
In this way, one layer 22.9 layers 20 are laminated in Fig.
A photoresist 210 as shown in FIG. 4(b) is placed on something as shown in a), and atoms such as oxygen 0 or nitrogen N are applied at an accelerating voltage of 30 to 20°C to the part where the pixels are to be separated.
0Kev Tetose amount Ka1013-1018/cI112
Ions are implanted so that

次にフォトレジス) 210を剥離し、N2および/ま
たはH2ガス中で200〜350℃、30分〜 1時間
程度加熱処理する。この熱処理に代えてH2プラズマ雰
囲気で同様の加熱処理を行ってもよいし、またはイオン
を打ち込んだ部分のみをレーザービームあるいは電子ビ
ームによりアニールしてもよい。
Next, the photoresist (210) is peeled off and heat treated in N2 and/or H2 gas at 200 to 350°C for about 30 minutes to 1 hour. Instead of this heat treatment, a similar heat treatment may be performed in an H2 plasma atmosphere, or only the portion into which ions have been implanted may be annealed with a laser beam or an electron beam.

このような熱処理により、打ち込まれたO、Nなどのイ
オンが非晶質のシリコンと化合してS i[12。
Through such heat treatment, the implanted ions such as O and N combine with amorphous silicon to form Si[12].

8i3N、などの絶縁分離層200が形成される。その
後、第4図(C)に示すようにITO、In、、03、
Suo、。
An insulating isolation layer 200, such as 8i3N, is formed. After that, as shown in FIG. 4(C), ITO, In, 03,
Suo,.

などにより透明電極層26を形成し、さらにAI、Al
−3i−Cu、 Al−3i 、 Or、Ti、 No
、 Wなどの金属によりシールド層28を形成すること
により、第1図に示す固体撮像装置が製造される。
A transparent electrode layer 26 is formed by, for example, AI, Al, etc.
-3i-Cu, Al-3i, Or, Ti, No
By forming the shield layer 28 from a metal such as , W or the like, the solid-state imaging device shown in FIG. 1 is manufactured.

第3図に示すトレンチ411の1−4休撮像装置を製造
する場合には、非晶質の半導体層を積層した後、第4図
(b)に示すようなフォトレジスト210を載せ、画素
間の絶縁分離層200を形成する部分に深さ0.1〜1
.5ルmの溝をプラズマエツチングまたはRIE  (
リアクティブ、イオン、エツチング)などにより形成し
、その後この溝の部分に前記と同様に酸素0または窒素
Nなどの原子を加速電圧30〜200Kevでドーズ量
が1013〜10”’/c+o2となるようにイオン注
入する。
When manufacturing a 1-4 intermission imaging device of the trench 411 shown in FIG. 3, after laminating an amorphous semiconductor layer, a photoresist 210 as shown in FIG. A depth of 0.1 to 1
.. Plasma etching or RIE (
After that, in the same way as above, atoms such as oxygen 0 or nitrogen N are added to the groove portion at an acceleration voltage of 30 to 200 Kev at a dose of 1013 to 10''/c+o2. ion implantation.

さらにフォトレジスト210を剥離し、前記と同様に加
熱処理を行って5I02、Si3N4などの絶縁分@ 
WI200を形成し、その後、前記と同様に透明電極層
26、シールド層28を形成してトレンチ型の固体撮像
装置が得られる。
Furthermore, the photoresist 210 is peeled off, and heat treatment is performed in the same manner as above to remove insulating materials such as 5I02 and Si3N4.
A WI 200 is formed, and then a transparent electrode layer 26 and a shield layer 28 are formed in the same manner as described above to obtain a trench type solid-state imaging device.

なお、絶縁分離層としては、要はその領域の抵抗率が高
く、少数キャリアの寿命が短ければよいのであるから、
イオン注入によるダメージ、注入イオンによるバンド構
造の変化などが利用できるから、前述の0.Hのみでな
く、他のイオンたとえばB 、 Arなど各種のイオン
を用いることもできる。
In addition, as an insulating separation layer, the resistivity of the region should be high and the lifetime of minority carriers should be short.
Damage caused by ion implantation, changes in band structure due to implanted ions, etc. can be utilized, so the above-mentioned 0. In addition to H, other ions such as B, Ar, and various other ions can also be used.

また、本発明は非晶質シリコンを用いた積層型固体撮像
装置について詳述したが、非晶質シリコンを用いた半導
体装置における電気的絶縁分離としても広く応用され得
るものであり、非晶質シリコンによるラインセンサ、C
OD 、 TFP(薄膜トランジスタ)、太陽電池、フ
ォトリセブタ等の光電変換装置あるいは半導体装置の電
気的絶縁としても有効であることは明らかである。
Further, although the present invention has been described in detail regarding a stacked solid-state imaging device using amorphous silicon, it can be widely applied as electrical insulation isolation in semiconductor devices using amorphous silicon. Silicon line sensor, C
It is clear that it is also effective as electrical insulation for photoelectric conversion devices or semiconductor devices such as OD, TFP (thin film transistor), solar cells, and photoreceptors.

効  果 本発明によれば、光吸収係数が大きい非晶質の薄い半導
体層は絶縁分離層により画素間が絶縁分離されているか
ら、微細画素においても解像度の劣化、混色が生じない
。また、不純物をドープしないi層を含んでいるからキ
ャリア移動度が太きく、トラップ密度が小さいため、感
度低F、残像の増加などの欠点も生じず、大きい開11
″+=も利用できるから高感度高解像度がr+(能であ
る。さらに、絶縁分離層は非晶質の半導体層にN、0な
との原子をイオン注入し、加熱処理を行うことによって
形成できるから製造が容易である。
Effects According to the present invention, since the thin amorphous semiconductor layer with a large light absorption coefficient isolates the pixels by the insulating separation layer, deterioration in resolution and color mixing do not occur even in minute pixels. In addition, since it contains an i-layer that is not doped with impurities, the carrier mobility is large and the trap density is small, so there are no disadvantages such as low sensitivity and increased afterimages, and a large aperture of 11
Since ``+='' can also be used, high sensitivity and high resolution can be achieved with r+ (ability).Furthermore, the insulating separation layer is formed by ion-implanting N, 0, etc. atoms into the amorphous semiconductor layer and performing heat treatment. It is easy to manufacture because it can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による固体撮像装置の一天施例の断面構
造を概念的に示す断面図、 第2図は本発明による固体撮像装置の他の実施例の断面
構造を概念的に示す一部省略断面図、第3図は本発明に
よる固体撮像装置のさらに他の実施例の断面構造を概念
的に示す−・部省略断面図、 第4図は第1図の実施例の製造工程を示す断面図である
。 主要部分の符号の説明 1、、、MO8走査回路基板 290.フォトタイオード 20、、、p層 22、、、i層 24、、、下地電極 26゜1.透明電極層 200 、 、絶縁分離層 特許出願人 富士写真フィルム株式会社代 理 人 香
取 孝雄 丸山 隆夫
FIG. 1 is a cross-sectional view conceptually showing the cross-sectional structure of an embodiment of the solid-state imaging device according to the present invention, and FIG. 2 is a part conceptually showing the cross-sectional structure of another embodiment of the solid-state imaging device according to the present invention. 3 is an omitted cross-sectional view conceptually showing the cross-sectional structure of still another embodiment of the solid-state imaging device according to the present invention. FIG. 4 is a partially omitted cross-sectional view showing the manufacturing process of the embodiment of FIG. 1. FIG. Explanation of symbols of main parts 1, MO8 scanning circuit board 290. Photodiode 20, P layer 22, I layer 24, Base electrode 26゜1. Transparent electrode layer 200, Insulating separation layer Patent applicant Fuji Photo Film Co., Ltd. Agent Takao Katori Takao Maruyama

Claims (1)

【特許請求の範囲】 1、半導体基板の一方の主表面に非晶質シリコン層を含
んで形成された半導体装置において、該非晶質シリコン
層の一部が注入されたイオンによって高抵抗化された絶
縁分離層により半導体素子間の分離を行うことを特徴と
する半導体装置。 2、特許請求の範囲第1項記載の装置において、該装置
は、前記非晶質シリコン層を含んで形成されたフォトダ
イオードからなり、入射光に応じた電荷を発生して蓄積
する感光手段と、 該感光手段から該電荷に応じた信号電流を読み出すため
の信号読み出し手段とを有する感光セルが半導体基板の
一方の主表面に形成された固体撮像装置であることを特
徴とする半導体装置。 3、特許請求の範囲第2項記載の装置において、前記フ
ォトダイオードは、不純物をドープしていないi型非晶
質シリコンにより形成されるi層と、該i層の上面に形
成された透明電極層と、該i層の下面に形成された下地
電極とからなるものであることを特徴とする固体撮像装
置。 4、特許請求の範囲第2項記載の装置において、前記フ
ォトダイオードは、不純物をドープしたp型非晶質シリ
コンにより形成されるp層と、不純物をドープしていな
いi型非晶質シリコンにより形成されるi層と、前記p
層の上面に形成された透明電極層と、前記i層の下面に
形成された下地電極とからなるものであることを特徴と
する半導体装置。 5、特許請求の範囲第4項記載の装置において、前記フ
ォトダイオードは、前記p層またはp層およびi層の画
素間の分離をトレンチ型構造の絶縁層により行い、前記
i層の画素間の分離を前記絶縁分離層により行うことを
特徴とする固体撮像装置。 6、半導体基板の一方の主表面に非晶質シリコン層を形
成する工程と、 該非晶質シリコン層の一部イオンを注入して絶縁分離層
を形成する工程とを有する半導体装置の製造方法。 7、特許請求の範囲第6項記載の方法において、該方法
は固体撮像装置の製造方法であり、 前記半導体基板の一方の主表面に非晶質シリコン層を形
成する工程が、絶縁層により平担化されたMOS走査回
路基板上に金属膜を蒸着して下地電極を形成する工程と
、該下地電極および絶縁層上に非晶質シリコン層を形成
する工程とからなり、前記非晶質シリコン層の一部にイ
オンを注入して絶縁分離層を形成する工程が、該非晶質
シリコン層上にフォトレジストを載置し、画素分離すべ
き部分にイオンを注入する工程と、前記フォトレジスト
を剥離し、イオン注入した部分を加熱して絶縁分離層と
する工程と、前記非晶質シリコン層上に透明電極層を形
成する工程と、該透明電極層上にシールド層を形成する
工程とからなる半導体装置の製造方法。
[Claims] 1. In a semiconductor device formed by including an amorphous silicon layer on one main surface of a semiconductor substrate, a portion of the amorphous silicon layer has a high resistance due to implanted ions. A semiconductor device characterized in that semiconductor elements are separated by an insulating separation layer. 2. The device according to claim 1, which comprises a photodiode formed including the amorphous silicon layer, and a photosensitive means for generating and accumulating electric charge according to incident light. A semiconductor device, wherein a photosensitive cell having a signal readout means for reading out a signal current according to the charge from the photosensitive means is a solid-state imaging device formed on one main surface of a semiconductor substrate. 3. In the device according to claim 2, the photodiode includes an i-layer formed of i-type amorphous silicon not doped with impurities, and a transparent electrode formed on the top surface of the i-layer. 1. A solid-state imaging device comprising a layer and a base electrode formed on the lower surface of the i-layer. 4. In the device according to claim 2, the photodiode includes a p layer formed of p-type amorphous silicon doped with impurities and an i-type amorphous silicon not doped with impurities. The i-layer formed and the p-layer
A semiconductor device comprising: a transparent electrode layer formed on the upper surface of the layer; and a base electrode formed on the lower surface of the i-layer. 5. In the device according to claim 4, the photodiode is arranged such that the p-layer or the pixels of the p-layer and the i-layer are separated by an insulating layer having a trench-type structure, and A solid-state imaging device characterized in that separation is performed by the insulating separation layer. 6. A method for manufacturing a semiconductor device, comprising: forming an amorphous silicon layer on one main surface of a semiconductor substrate; and forming an insulating separation layer by implanting ions into a portion of the amorphous silicon layer. 7. The method according to claim 6, which is a method for manufacturing a solid-state imaging device, wherein the step of forming an amorphous silicon layer on one main surface of the semiconductor substrate is made flat by an insulating layer. It consists of a step of vapor depositing a metal film on the supported MOS scanning circuit board to form a base electrode, and a step of forming an amorphous silicon layer on the base electrode and the insulating layer. The step of implanting ions into a part of the layer to form an insulating separation layer includes the step of placing a photoresist on the amorphous silicon layer and implanting ions into the part where pixels are to be separated, and the step of implanting the photoresist into a portion where pixels are to be separated. A step of heating the peeled and ion-implanted part to form an insulating separation layer, a step of forming a transparent electrode layer on the amorphous silicon layer, and a step of forming a shield layer on the transparent electrode layer. A method for manufacturing a semiconductor device.
JP60231334A 1985-10-18 1985-10-18 Semiconductor device and manufacture thereof Pending JPS6292365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60231334A JPS6292365A (en) 1985-10-18 1985-10-18 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60231334A JPS6292365A (en) 1985-10-18 1985-10-18 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6292365A true JPS6292365A (en) 1987-04-27

Family

ID=16922008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60231334A Pending JPS6292365A (en) 1985-10-18 1985-10-18 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6292365A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647654A (en) * 1987-06-30 1989-01-11 Canon Kk Image reader and manufacture thereof
JPS647655A (en) * 1987-06-30 1989-01-11 Canon Kk Image reader and manufacture thereof
US5606186A (en) * 1993-12-20 1997-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit including opposed substrates of different semiconductor materials and method of manufacturing the semiconductor integrated circuit
JP2000340780A (en) * 1999-04-13 2000-12-08 Agilent Technol Inc Image sensor array by amorphous silicon diode
US7060596B2 (en) * 2001-01-12 2006-06-13 Stmicroelectronics, S.A. Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate
JP2007300141A (en) * 2007-08-08 2007-11-15 Semiconductor Energy Lab Co Ltd Image sensor
US7671435B2 (en) 2005-09-29 2010-03-02 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
WO2011148574A1 (en) * 2010-05-28 2011-12-01 パナソニック株式会社 Solid-state image pickup device
JP2015073070A (en) * 2013-10-02 2015-04-16 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited Imaging apparatus having partition wall of photoelectric conversion layer
JP2016033979A (en) * 2014-07-31 2016-03-10 キヤノン株式会社 Imaging device, imaging system, and manufacturing method for imaging device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752276A (en) * 1980-09-12 1982-03-27 Hitachi Ltd Solid image pickup element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752276A (en) * 1980-09-12 1982-03-27 Hitachi Ltd Solid image pickup element

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647654A (en) * 1987-06-30 1989-01-11 Canon Kk Image reader and manufacture thereof
JPS647655A (en) * 1987-06-30 1989-01-11 Canon Kk Image reader and manufacture thereof
US5606186A (en) * 1993-12-20 1997-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit including opposed substrates of different semiconductor materials and method of manufacturing the semiconductor integrated circuit
JP2000340780A (en) * 1999-04-13 2000-12-08 Agilent Technol Inc Image sensor array by amorphous silicon diode
US7060596B2 (en) * 2001-01-12 2006-06-13 Stmicroelectronics, S.A. Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate
US7671435B2 (en) 2005-09-29 2010-03-02 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US9954025B2 (en) 2005-09-29 2018-04-24 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US11862660B2 (en) 2005-09-29 2024-01-02 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US8508012B2 (en) * 2005-09-29 2013-08-13 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US11152419B2 (en) 2005-09-29 2021-10-19 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US11094732B2 (en) 2005-09-29 2021-08-17 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
US10249677B2 (en) 2005-09-29 2019-04-02 Samsung Electronics Co., Ltd. Pixel having two semiconductor layers, image sensor including the pixel, and image processing system including the image sensor
JP2007300141A (en) * 2007-08-08 2007-11-15 Semiconductor Energy Lab Co Ltd Image sensor
JPWO2011148574A1 (en) * 2010-05-28 2013-07-25 パナソニック株式会社 Solid-state imaging device
US8698064B2 (en) 2010-05-28 2014-04-15 Panasonic Corporation Solid-state imaging device
WO2011148574A1 (en) * 2010-05-28 2011-12-01 パナソニック株式会社 Solid-state image pickup device
JP2015073070A (en) * 2013-10-02 2015-04-16 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited Imaging apparatus having partition wall of photoelectric conversion layer
JP2016033979A (en) * 2014-07-31 2016-03-10 キヤノン株式会社 Imaging device, imaging system, and manufacturing method for imaging device

Similar Documents

Publication Publication Date Title
CN101814516B (en) Solid-state imaging device, manufacturing method thereof, and imaging apparatus
EP0023021B1 (en) Semiconductor device and method of manufacturing the same
JPH07115184A (en) Layer-built solid-state image pickup device and its manufacture
US4796072A (en) Solid-state imaging device with potential barriers between pixels
US4743955A (en) Photoelectric converting device
JP2765635B2 (en) Photoelectric conversion device
JPS6292365A (en) Semiconductor device and manufacture thereof
US20230197762A1 (en) Complementary metal-oxide-semiconductor image sensor and method of making
JPH023552B2 (en)
US6403994B1 (en) Solid-state imaging device and method of fabricating the same
JPS6258552B2 (en)
US5600152A (en) Photoelectric conversion device and its manufacturing method
JPH05335615A (en) Photoelectric conversion device
JPS6057780A (en) Solid-state image pickup device and its manufacture
JPH05175479A (en) Solid-state image pickup device and manufacture thereof
KR100748318B1 (en) Image sensor and method for fabricating the same
JPH0982933A (en) Solid state image sensing device and its manufacture
JPH07335936A (en) Optoelectric transducer
CN115295568B (en) Image sensor and method for manufacturing the same
KR0147603B1 (en) Charge coupled device and the fabrication method thereof
JPH05145110A (en) Photo conversion device and drive method thereof
JPH05145109A (en) Photo conversion device and drive method thereof
US20120104501A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
JPH0459828B2 (en)
CN118231431A (en) Image sensor and manufacturing method thereof