JPS6278707A - 並列信号処理回路 - Google Patents
並列信号処理回路Info
- Publication number
- JPS6278707A JPS6278707A JP60219943A JP21994385A JPS6278707A JP S6278707 A JPS6278707 A JP S6278707A JP 60219943 A JP60219943 A JP 60219943A JP 21994385 A JP21994385 A JP 21994385A JP S6278707 A JPS6278707 A JP S6278707A
- Authority
- JP
- Japan
- Prior art keywords
- self
- operational amplifier
- signal processing
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産１上坐珂朋公立
本発明は、例えばカード上に小さな磁性体多数を複数列
配置することによって構成した多チャンネルの磁気情報
を、その各チャンネルに対峙して設けた複数のセンサー
素子で読取るカードリーグにおいて用いられる並列信号
処理回路に関する。
配置することによって構成した多チャンネルの磁気情報
を、その各チャンネルに対峙して設けた複数のセンサー
素子で読取るカードリーグにおいて用いられる並列信号
処理回路に関する。
従未旦狡丘
近年、情報量の増大に伴い一枚のカード中に出来るだけ
多くの磁気情報を蓄積することが望まれ、そのため、カ
ード上にちいさな磁性体多数を複数列配置することによ
って複数チャンネルの磁気情報を蓄積するようにしてい
る。
多くの磁気情報を蓄積することが望まれ、そのため、カ
ード上にちいさな磁性体多数を複数列配置することによ
って複数チャンネルの磁気情報を蓄積するようにしてい
る。
しかしながら、このように磁気情報を複数チャンネル並
列的にカードに構成した場合、カードリーグ側において
カードの並列情報チャンネルに対応した数のセンサー素
子が必要になり、それに応じてセンサー素子に接続され
る信号処理回路の数も多くなる。
列的にカードに構成した場合、カードリーグ側において
カードの並列情報チャンネルに対応した数のセンサー素
子が必要になり、それに応じてセンサー素子に接続され
る信号処理回路の数も多くなる。
ここに、信号処理回路としては第４図に示すように演算
増幅器Ａを主体に構成され、単一電源■ｃｃで駆動され
るものが一般的に用いられる。図中、３１はセンサー素
子として例えば磁気抵抗素子、３２はデカップリングコ
ンデンサ、３３は入力抵抗、３４は帰還抵抗、３５．３
６は演算増幅器Ａの一方の入力端子（＋側）に基準電圧
を与えるための分圧抵抗、３７は外来雑音の防止のため
のバイパスコンデンサで、磁気情報信号の時定数によっ
て適当な容量が定められている。この構成の信号処理回
路をセンサー素子の数に対応して多チャンネル設ける場
合、出来るだけ部品数を省略するために第５図に示すよ
うに分圧抵抗３５．３６及びバイパスコンデンサ３７は
全ての演算増幅器Ａ１・・・Ａｎで共通している。
増幅器Ａを主体に構成され、単一電源■ｃｃで駆動され
るものが一般的に用いられる。図中、３１はセンサー素
子として例えば磁気抵抗素子、３２はデカップリングコ
ンデンサ、３３は入力抵抗、３４は帰還抵抗、３５．３
６は演算増幅器Ａの一方の入力端子（＋側）に基準電圧
を与えるための分圧抵抗、３７は外来雑音の防止のため
のバイパスコンデンサで、磁気情報信号の時定数によっ
て適当な容量が定められている。この構成の信号処理回
路をセンサー素子の数に対応して多チャンネル設ける場
合、出来るだけ部品数を省略するために第５図に示すよ
うに分圧抵抗３５．３６及びバイパスコンデンサ３７は
全ての演算増幅器Ａ１・・・Ａｎで共通している。
売口がｌしようと る。 占
ところで、上記従来の並列信号処理回路によれば次のよ
うな問題点がある。
うな問題点がある。
■バイパスコンデンサを全チャンネルの演算増幅器で共
通ずるので、非常に大きな静電容量が必要である。バイ
パスコンデンサの値は前述したように入力信号の時定数
によって定まり、入力信号の時定数はカード上に形成さ
れた磁気情報のピッチとカードの移動速度によって決ま
る。例えば、カードの移動速度が４Ｏｎ＋／ｓｅｃで、
磁気情報ピッチが２．５ｆｉの場合で、かつ分圧抵抗３
６が１０にΩのときには、コンデンサ容量は１０〜４５
μＦが必要となる。そして、並列磁気情報数が２０、即
ち、２０チヤンネルの場合であると、バイパスコンデン
サの容量は２００〜９００μＦもの大きな値が必要とな
る。このためこの大容量のコンデンサがネックとなって
、並列信号処理回路をハイブリッド回路や他の築積回路
で構成するのが困雑になる。また、低周波に適合するバ
イパスコンデンサは更に容量が大きくなり、かつ特殊な
ものを使用せざるを得ないので、高価になり、製品コス
トの大幅なアップは避けられない。
通ずるので、非常に大きな静電容量が必要である。バイ
パスコンデンサの値は前述したように入力信号の時定数
によって定まり、入力信号の時定数はカード上に形成さ
れた磁気情報のピッチとカードの移動速度によって決ま
る。例えば、カードの移動速度が４Ｏｎ＋／ｓｅｃで、
磁気情報ピッチが２．５ｆｉの場合で、かつ分圧抵抗３
６が１０にΩのときには、コンデンサ容量は１０〜４５
μＦが必要となる。そして、並列磁気情報数が２０、即
ち、２０チヤンネルの場合であると、バイパスコンデン
サの容量は２００〜９００μＦもの大きな値が必要とな
る。このためこの大容量のコンデンサがネックとなって
、並列信号処理回路をハイブリッド回路や他の築積回路
で構成するのが困雑になる。また、低周波に適合するバ
イパスコンデンサは更に容量が大きくなり、かつ特殊な
ものを使用せざるを得ないので、高価になり、製品コス
トの大幅なアップは避けられない。
■各センサー素子から得られる信号レベルは通常４ｍＶ
以下と非常に低いので、演算増幅器Ａｔ〜ＡＮでは５０
０〜１０００倍の増幅率を与える必要があるが、その場
合、分圧抵抗３６に通電時流れる帰還電流が実測によれ
ば２２μＡ程度になり無視できない値となる。このよう
な帰還電流による基準電圧の変動は前記バイパスコンデ
ンサによって防止できるのが、その効果はチャンネル数
が４までであり、１０チヤンネル、２０チヤンネルとチ
ャンネル数か多くなると全く効果がなく、そのため、一
つのチャンネルに流れる帰還電流によって他の無信号チ
ャンネル（磁気情報が入力されていないチャンネル）に
雑音信号が発生するという、いわゆるクロストークを生
じる。
以下と非常に低いので、演算増幅器Ａｔ〜ＡＮでは５０
０〜１０００倍の増幅率を与える必要があるが、その場
合、分圧抵抗３６に通電時流れる帰還電流が実測によれ
ば２２μＡ程度になり無視できない値となる。このよう
な帰還電流による基準電圧の変動は前記バイパスコンデ
ンサによって防止できるのが、その効果はチャンネル数
が４までであり、１０チヤンネル、２０チヤンネルとチ
ャンネル数か多くなると全く効果がなく、そのため、一
つのチャンネルに流れる帰還電流によって他の無信号チ
ャンネル（磁気情報が入力されていないチャンネル）に
雑音信号が発生するという、いわゆるクロストークを生
じる。
本発明はこのような問題点に鑑み、バイパスコンデンサ
を廃止できると共に、並列信号処理回路数を４チャンネ
ル以上の多チヤンネル構成としてもクロストークを効果
的に防止することのできる新規、有用な並列信号処理回
路を提供することを目的としている。
を廃止できると共に、並列信号処理回路数を４チャンネ
ル以上の多チヤンネル構成としてもクロストークを効果
的に防止することのできる新規、有用な並列信号処理回
路を提供することを目的としている。
□ 占 ・° るための
上記目的を達成するため本発明は、単一電源で駆動され
る複数の独立した演算増幅器を有する並列信号処理回路
において、 前記単一電源に負荷側の電圧の変動を瞬時に修正する自
己補償回路を接続し、この自己補償回路の負荷側に前記
各演算増幅器の入力端子のうち一方を共通線を介して接
続したことを特徴としている。
る複数の独立した演算増幅器を有する並列信号処理回路
において、 前記単一電源に負荷側の電圧の変動を瞬時に修正する自
己補償回路を接続し、この自己補償回路の負荷側に前記
各演算増幅器の入力端子のうち一方を共通線を介して接
続したことを特徴としている。
作−１−
各演算増幅回路の入力端子のうち一方が共通線を介して
自己補償回路に接続されており、この回路を通じて前記
入力端子に基準電圧が与えられているので、たとえ一つ
のチャンネルの演算増幅器の前記入力端子に無視できな
い帰還電流が流れたとしても、瞬時にその電流が相殺さ
れることとなり、その結果バイパスコンデンサを用いな
くても帰還電流によるクロストークは効果的に防止され
る。このように自己補償回路によって演算増幅器の一方
の入力端子に与えられる基準電圧が安定するので、外来
雑音の影響を受は難く、高Ｓ／Ｎ比で安定した信号処理
が実現する。
自己補償回路に接続されており、この回路を通じて前記
入力端子に基準電圧が与えられているので、たとえ一つ
のチャンネルの演算増幅器の前記入力端子に無視できな
い帰還電流が流れたとしても、瞬時にその電流が相殺さ
れることとなり、その結果バイパスコンデンサを用いな
くても帰還電流によるクロストークは効果的に防止され
る。このように自己補償回路によって演算増幅器の一方
の入力端子に与えられる基準電圧が安定するので、外来
雑音の影響を受は難く、高Ｓ／Ｎ比で安定した信号処理
が実現する。
尖−施−ガ
第１図は本発明並列信号処理回路の一実施例を示し、Ａ
１〜ＡＮは複数の独立した演算増幅器で、−側の入力端
子は入力抵抗Ｒ４ｎを介し、デカップリングコンデンサ
ＣＩを介して各チャンネルのセンサー素子１ａ〜ＩＮに
接続されている。演算増幅器Ａ１〜ＡＮの＋側の入力端
子は共通線Ｐを介して自己補償回路２の負荷側に接続さ
れている。自己補償回路２は演算増幅器Ａ１〜ＡＮを駆
動する屯−の電源Ｖｃｃに接続されていて、その電源電
圧に基づいて演算増幅器Ａ１〜ＡＮの＋（１１入力端子
に基準電圧を与えている。
１〜ＡＮは複数の独立した演算増幅器で、−側の入力端
子は入力抵抗Ｒ４ｎを介し、デカップリングコンデンサ
ＣＩを介して各チャンネルのセンサー素子１ａ〜ＩＮに
接続されている。演算増幅器Ａ１〜ＡＮの＋側の入力端
子は共通線Ｐを介して自己補償回路２の負荷側に接続さ
れている。自己補償回路２は演算増幅器Ａ１〜ＡＮを駆
動する屯−の電源Ｖｃｃに接続されていて、その電源電
圧に基づいて演算増幅器Ａ１〜ＡＮの＋（１１入力端子
に基準電圧を与えている。
自己補償回路２は負荷側の電圧の変動を瞬時的に修正す
る作用をなすもので、この実施例では１個のＮＰＮ型ト
ランジスタＴｒと３個の固定抵抗Ｒ１，Ｒ２，Ｒ３で構
成している。抵抗Ｒ１，Ｒ２はトランジスタＴｒのベー
ス電圧を供給する分圧回路を構成している。両抵抗Ｒ１
，Ｒ２の値はチャンネル数と基準電圧の大きさによって
適宜決定される。抵抗Ｒ３は各演算増幅器ＡＩ−ＡＮの
＋側入力端子に基準電圧を与えるもので、その抵抗値は
使用するトランジスタＴｒの容量、電流増幅率を十分に
考慮しつつチャンネル数と基準電圧の大きさによって決
定される。
る作用をなすもので、この実施例では１個のＮＰＮ型ト
ランジスタＴｒと３個の固定抵抗Ｒ１，Ｒ２，Ｒ３で構
成している。抵抗Ｒ１，Ｒ２はトランジスタＴｒのベー
ス電圧を供給する分圧回路を構成している。両抵抗Ｒ１
，Ｒ２の値はチャンネル数と基準電圧の大きさによって
適宜決定される。抵抗Ｒ３は各演算増幅器ＡＩ−ＡＮの
＋側入力端子に基準電圧を与えるもので、その抵抗値は
使用するトランジスタＴｒの容量、電流増幅率を十分に
考慮しつつチャンネル数と基準電圧の大きさによって決
定される。
上記構成によれば、一つのセンサー素子１ａにて磁気情
報が検出されると、その検出信号は対応する演算増幅器
ＡＩにて増幅されるが、このとき、検出信号によって演
算増幅器Ａ１の＋側入力端子に帰還電流が瞬間的に流れ
る。この帰還電流は共通線Ｐを通じて自己補償回路２か
ら演算増幅器Ａ１〜ＡＮ側へ流れ、その結果、各演算増
幅器Ａ１〜ＡＮに与える基準電圧を変動させようとする
が、自己補償回路２の作用によって基準電圧の変動が効
果的に防止される。即ち、例えば、一つの演算増幅器Ａ
Ｉに流れる帰還電流によって共通線Ｐの電位が基準電圧
より低下したと仮定すると、トランジスタＴｒのエミッ
タの電位が低下するので、エミ’７タヘース間の電位差
が相対的に大きくなる。すると、トランジスタＴｒは、
ベース電位の上昇した分だけ、よりコンダクティブな伏
態となり、より大きな電流がコレクタからエミッタに向
けて流れる。而して、この電流が抵抗Ｒ３に流れること
によってエミッタ電位が上昇する。この結果、帰還電流
によって低下した電圧分が相殺され、共通線Ｐの電位は
速やかに基準電圧に修正される。自己補償回路の上記動
作によって、各演算増幅器の一方の入力端子の電位が安
定し、他のチャンネルとの間でクロストークを防止する
ことができる。
報が検出されると、その検出信号は対応する演算増幅器
ＡＩにて増幅されるが、このとき、検出信号によって演
算増幅器Ａ１の＋側入力端子に帰還電流が瞬間的に流れ
る。この帰還電流は共通線Ｐを通じて自己補償回路２か
ら演算増幅器Ａ１〜ＡＮ側へ流れ、その結果、各演算増
幅器Ａ１〜ＡＮに与える基準電圧を変動させようとする
が、自己補償回路２の作用によって基準電圧の変動が効
果的に防止される。即ち、例えば、一つの演算増幅器Ａ
Ｉに流れる帰還電流によって共通線Ｐの電位が基準電圧
より低下したと仮定すると、トランジスタＴｒのエミッ
タの電位が低下するので、エミ’７タヘース間の電位差
が相対的に大きくなる。すると、トランジスタＴｒは、
ベース電位の上昇した分だけ、よりコンダクティブな伏
態となり、より大きな電流がコレクタからエミッタに向
けて流れる。而して、この電流が抵抗Ｒ３に流れること
によってエミッタ電位が上昇する。この結果、帰還電流
によって低下した電圧分が相殺され、共通線Ｐの電位は
速やかに基準電圧に修正される。自己補償回路の上記動
作によって、各演算増幅器の一方の入力端子の電位が安
定し、他のチャンネルとの間でクロストークを防止する
ことができる。
第２図（ロ）に本発明の並列信号処理回路の一演算増幅
器の出力信号波形を、同図（イ）に従来回路の一演算増
幅器の出力波形を示す。これらの図から明らかな如く、
本発明回路では無信号時（図中、Ｔで示す期間）にクロ
ストークがほとんど起こっていないのに対し、従来回路
では入力信号の大きさに比べて無視できない大きさのク
ロストークが起こっている。
器の出力信号波形を、同図（イ）に従来回路の一演算増
幅器の出力波形を示す。これらの図から明らかな如く、
本発明回路では無信号時（図中、Ｔで示す期間）にクロ
ストークがほとんど起こっていないのに対し、従来回路
では入力信号の大きさに比べて無視できない大きさのク
ロストークが起こっている。
尚、上記実施例において演算増幅器は非反転増幅器とし
て用いているが、反転増幅器として用いることもできる
。その場合、−例の入力端子に自己補償回路２を通じて
基準電圧を与えることになる。
て用いているが、反転増幅器として用いることもできる
。その場合、−例の入力端子に自己補償回路２を通じて
基準電圧を与えることになる。
又、自己補償回路は実施例に示したものに限られず、Ｉ
帰還電流によって共通線Ｐに生じる電圧、若しくは電流
の変動を相殺する作用をもったものであれば、回路構成
の如何は問わないものである。例えば、ダーリントン回
路を用いて第３図ｆａ）またはｆｂｌのように構成して
もよい。
帰還電流によって共通線Ｐに生じる電圧、若しくは電流
の変動を相殺する作用をもったものであれば、回路構成
の如何は問わないものである。例えば、ダーリントン回
路を用いて第３図ｆａ）またはｆｂｌのように構成して
もよい。
光ＭΩ立逮
以上説明したように本発明によれば、自己補償回路によ
って各演算増幅器の一方の入力端子に安定した基準電圧
を与えることができるので、クロストークが効果的に防
止されると共に、他の外来雑音に対しても強くなるとい
った効果がある。加えて、上記効果を大容量のバイパス
コンデンサを用いなくても達成できるので、回路の小型
化、特にハイブリッド化やＩＣ化を容易ならしめるし、
また低コスト化が実現できるといった効果がある。
って各演算増幅器の一方の入力端子に安定した基準電圧
を与えることができるので、クロストークが効果的に防
止されると共に、他の外来雑音に対しても強くなるとい
った効果がある。加えて、上記効果を大容量のバイパス
コンデンサを用いなくても達成できるので、回路の小型
化、特にハイブリッド化やＩＣ化を容易ならしめるし、
また低コスト化が実現できるといった効果がある。
尚、実施例では磁気情報を読取るカードリーダとの関連
で本発明を説明したが、光弐カード等の類似装置に通用
できることは勿論である。
で本発明を説明したが、光弐カード等の類似装置に通用
できることは勿論である。
第１図は本発明の並列信号処理回路の一実施例を示す回
路図、第２図は本発明回路と従来回路の作用、効果の差
を説明ため・の波形図、第３図、第４図は基本的な信号
処理回路を示す図、第５図は従来の並列信号処理回路を
説明する図である。 Ｖｃｃ・・・単一電源、ＡＩ−ＡＮ・・・演算増幅器２
・・・自己？ｉｌｉ償回路、Ｐ・・・共通線特許出願人
株式会社村田製作所 第３図 （ａ） （ｂ）
路図、第２図は本発明回路と従来回路の作用、効果の差
を説明ため・の波形図、第３図、第４図は基本的な信号
処理回路を示す図、第５図は従来の並列信号処理回路を
説明する図である。 Ｖｃｃ・・・単一電源、ＡＩ−ＡＮ・・・演算増幅器２
・・・自己？ｉｌｉ償回路、Ｐ・・・共通線特許出願人
株式会社村田製作所 第３図 （ａ） （ｂ）
Claims (1)
- 【特許請求の範囲】 単一電源で駆動される複数の独立した演算増幅器を有
する並列信号処理回路において、 前記単一電源に負荷側の電圧の変動を瞬時に修正する自
己補償回路を接続し、この自己補償回路の負荷側に前記
各演算増幅器の入力端子のうち一方を共通線を介して接
続したことを特徴とする並列信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60219943A JPS6278707A (ja) | 1985-10-02 | 1985-10-02 | 並列信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60219943A JPS6278707A (ja) | 1985-10-02 | 1985-10-02 | 並列信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6278707A true JPS6278707A (ja) | 1987-04-11 |
| JPH0528924B2 JPH0528924B2 (ja) | 1993-04-27 |
Family
ID=16743458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60219943A Granted JPS6278707A (ja) | 1985-10-02 | 1985-10-02 | 並列信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6278707A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272208A (ja) * | 1987-04-30 | 1988-11-09 | Mitsumi Electric Co Ltd | 音声信号増幅回路 |
| JP2011015367A (ja) * | 2009-07-06 | 2011-01-20 | New Japan Radio Co Ltd | 演算増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267906A (ja) * | 1985-09-19 | 1987-03-27 | Sanyo Electric Co Ltd | 増幅器のバイアス回路 |
-
1985
- 1985-10-02 JP JP60219943A patent/JPS6278707A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267906A (ja) * | 1985-09-19 | 1987-03-27 | Sanyo Electric Co Ltd | 増幅器のバイアス回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272208A (ja) * | 1987-04-30 | 1988-11-09 | Mitsumi Electric Co Ltd | 音声信号増幅回路 |
| JP2011015367A (ja) * | 2009-07-06 | 2011-01-20 | New Japan Radio Co Ltd | 演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528924B2 (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758525B2 (ja) | 磁気記録検出回路 | |
| JP2588368B2 (ja) | 差動増幅回路 | |
| US6054901A (en) | Low noise preamplifier | |
| US4172238A (en) | Differential amplifiers | |
| US4613769A (en) | Direct current coupled peak to peak detector circuit | |
| US4763007A (en) | Image sensor driving circuit | |
| US4928074A (en) | Automatic gain control circuit | |
| JPS6278707A (ja) | 並列信号処理回路 | |
| JP3135283B2 (ja) | 絶対値検出用信号処理回路装置 | |
| US7411460B2 (en) | Elimination of dummy detector on optical detectors using input common mode feedback | |
| US5717536A (en) | Single-ended cascode amplifier for magnetoresistive sensors | |
| US6949977B2 (en) | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit | |
| KR900000103B1 (ko) | 차동 증폭기 | |
| JP3536936B2 (ja) | 対数増幅器 | |
| US4167708A (en) | Transistor amplifier | |
| EP0406964A1 (en) | Amplifier arrangement | |
| US5115204A (en) | Differential amplifier | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JP4108774B2 (ja) | ピーク検出回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| US6320466B1 (en) | Amplifier circuit | |
| JPH0345568B2 (ja) | ||
| SU748505A1 (ru) | Усилитель считывани | |
| KR890004061B1 (ko) | 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |