JPS6265447A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6265447A JPS6265447A JP60205644A JP20564485A JPS6265447A JP S6265447 A JPS6265447 A JP S6265447A JP 60205644 A JP60205644 A JP 60205644A JP 20564485 A JP20564485 A JP 20564485A JP S6265447 A JPS6265447 A JP S6265447A
- Authority
- JP
- Japan
- Prior art keywords
- pellets
- pellet
- ram
- lead frame
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、少なくとも二個以上のベレットヲ同一のプラ
スチックパッケージ内に使用した半導体集積回路装置に
関する。
スチックパッケージ内に使用した半導体集積回路装置に
関する。
本発明はペレットを対抗させて同一のリードフレームに
接続したことでプラスチックパッケージの外形を変更す
ることなく機能を向上させることができる半導体集積回
路iI@を提供するものである。
接続したことでプラスチックパッケージの外形を変更す
ることなく機能を向上させることができる半導体集積回
路iI@を提供するものである。
従来、一般に用いられているプラスチックパッケージの
断面図を第2図に示す。1,8はハードフレーム、2は
ペレット、Sはペレットの電極部、9は5と1とを接続
する金属ワイヤであシ、8のリードフレームの一方の表
面のみ使用する方法が用いられている。この方法では一
個のプラスチックパッケージに対し、−1固のペレット
を入れていた。
断面図を第2図に示す。1,8はハードフレーム、2は
ペレット、Sはペレットの電極部、9は5と1とを接続
する金属ワイヤであシ、8のリードフレームの一方の表
面のみ使用する方法が用いられている。この方法では一
個のプラスチックパッケージに対し、−1固のペレット
を入れていた。
〔発明が解決しようとする問題点及び目的〕しかし、従
来の方法を用いたプラスチックパッケージでは、同一の
ペレットヲ用いて機能を二倍にするのに二個のプラスチ
ックパッケージにしたものを使用しなければならず、実
装面積が二倍必要になっていた。
来の方法を用いたプラスチックパッケージでは、同一の
ペレットヲ用いて機能を二倍にするのに二個のプラスチ
ックパッケージにしたものを使用しなければならず、実
装面積が二倍必要になっていた。
そこで本発明はプラスチックパッケージにり、りものを
ニイ1使用しないで同一のペレットを用いて機能を増加
させることを目的とする。
ニイ1使用しないで同一のペレットを用いて機能を増加
させることを目的とする。
上記問題点全解決するために、本発明の半導体集積回路
装置tは、少なくとも第1のベレットと第2のベレット
から成り、同一のリードフレームに第1のベレットのl
kiと142のベレットの表面とを対抗させて接、続し
たことを特徴とする。
装置tは、少なくとも第1のベレットと第2のベレット
から成り、同一のリードフレームに第1のベレットのl
kiと142のベレットの表面とを対抗させて接、続し
たことを特徴とする。
以下に本発明の実施例を図面に基づいて説明する。第1
図において、1はリードフレームであり金属4と7を介
してベレット2と5の電極部5と6を接続させることで
、−表面しか使用していなかった従来技術に比ベニ表面
を使用することによって二1固のプラスチックパッケー
ジを使用するこ、!=す< −個のプラスチックパッケ
ージ内に二個のペレット金入れることで機能全増加させ
ることが可能なのである。
図において、1はリードフレームであり金属4と7を介
してベレット2と5の電極部5と6を接続させることで
、−表面しか使用していなかった従来技術に比ベニ表面
を使用することによって二1固のプラスチックパッケー
ジを使用するこ、!=す< −個のプラスチックパッケ
ージ内に二個のペレット金入れることで機能全増加させ
ることが可能なのである。
本発明の応用例として
・ 2と5のベレットにRAMのベレットヲ使用するこ
とにより記憶容t′t−二倍にする。
とにより記憶容t′t−二倍にする。
・ 2または5のベレットにRAMのベレットヲ使用し
、5または2のベレットにROMのベレット’を使用−
することで−個のプラスチックパッケージでI’lAM
とROMの機能を持たせる。
、5または2のベレットにROMのベレット’を使用−
することで−個のプラスチックパッケージでI’lAM
とROMの機能を持たせる。
・ 2または5のベレットにRAMまたはROMのベレ
ットを使用し、5または2のベレットにCPHのベレッ
トを使用することで一1固のプラスチックパッケージ内
にcPUの外部RAMまたはROMを内蔵させる。
ットを使用し、5または2のベレットにCPHのベレッ
トを使用することで一1固のプラスチックパッケージ内
にcPUの外部RAMまたはROMを内蔵させる。
以上の応用例のみならず本発明による一個のプラスチッ
クパッケージ内に二個のベレットを入れる方法では種々
の応用が可能なことはいうまでもない。
クパッケージ内に二個のベレットを入れる方法では種々
の応用が可能なことはいうまでもない。
以上述べたように本発明は二日のベレットに一個のプラ
スチックパッケージ内に入れることによって機能を増し
実装重置の向上が可能である。
スチックパッケージ内に入れることによって機能を増し
実装重置の向上が可能である。
第1図は本発明のリードフレームの断面図である。
第2図は従来技術のリードフレームのlfr面図である
。 1・・・リードフレーム 2・・・ベレット 5・・・ベレットの電極部 4・・・金属 5・・・ベレット 6・・・ベレットの電fi1部 7・・・金属 以 上 出鯨人 株式会社諏訪精工舎
。 1・・・リードフレーム 2・・・ベレット 5・・・ベレットの電極部 4・・・金属 5・・・ベレット 6・・・ベレットの電fi1部 7・・・金属 以 上 出鯨人 株式会社諏訪精工舎
Claims (1)
- (1)少なくとも第1のペレットと第2のペレットから
成り、同一のリードフレームに第1のペレットの表面と
第2のペレットの表面とを対抗させて接続したことを特
徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60205644A JPS6265447A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60205644A JPS6265447A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6265447A true JPS6265447A (ja) | 1987-03-24 |
Family
ID=16510303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60205644A Pending JPS6265447A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6265447A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5332922A (en) * | 1990-04-26 | 1994-07-26 | Hitachi, Ltd. | Multi-chip semiconductor package |
-
1985
- 1985-09-18 JP JP60205644A patent/JPS6265447A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5332922A (en) * | 1990-04-26 | 1994-07-26 | Hitachi, Ltd. | Multi-chip semiconductor package |
US5701031A (en) * | 1990-04-26 | 1997-12-23 | Hitachi, Ltd. | Sealed stacked arrangement of semiconductor devices |
USRE37539E1 (en) | 1990-04-26 | 2002-02-05 | Hitachi, Ltd. | Sealed stacked arrangement of semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04116859A (ja) | 半導体装置 | |
JPS6265447A (ja) | 半導体集積回路装置 | |
JPS6130837U (ja) | ロ−ドセル | |
JPH0272556U (ja) | ||
JPH0266965A (ja) | 半導体装置の製造方法 | |
JPS619840U (ja) | 樹脂封止型半導体装置 | |
JPH01114061A (ja) | 半導体パッケージ | |
JPS6459843A (en) | Semiconductor device | |
JPS63233552A (ja) | 半導体装置 | |
JPS5937536U (ja) | 温度センサ | |
JPS58123576U (ja) | 回路素子気密パツケ−ジ用リ−ド線 | |
JPS60261162A (ja) | 半導体装置 | |
JPS6122356U (ja) | 半導体パツケ−ジ | |
JPS63160260A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH04196468A (ja) | 半導体装置 | |
JPS6068656U (ja) | 放熱板付半導体装置 | |
JPS59109149U (ja) | 半導体用パツケ−ジ | |
JPS609226U (ja) | 半導体の実装用パツケ−ジ | |
JPS61102055U (ja) | ||
JPS632356A (ja) | 半導体装置 | |
JPS62162840U (ja) | ||
JPH04348538A (ja) | ワイヤーボンディング構造 | |
JPS60137435U (ja) | 半導体装置 | |
JPH0360057A (ja) | 半導体装置 | |
JPS585347U (ja) | 樹脂封止型半導体装置 |