[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH04196468A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04196468A
JPH04196468A JP2328042A JP32804290A JPH04196468A JP H04196468 A JPH04196468 A JP H04196468A JP 2328042 A JP2328042 A JP 2328042A JP 32804290 A JP32804290 A JP 32804290A JP H04196468 A JPH04196468 A JP H04196468A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
lead frame
semiconductor substrate
injection molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2328042A
Other languages
English (en)
Inventor
Kazuhiko Okawa
和彦 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2328042A priority Critical patent/JPH04196468A/ja
Publication of JPH04196468A publication Critical patent/JPH04196468A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置に関し、特に実装技術におけるパッ
ケージの表面形状に関する。
［従来の技術］ 従来の半導体装置におけるパッケージは入出力セルの持
つパッドとリードフレームとを金線等の材質を使用した
ワイヤーボンディングによって接続した後、封止樹脂を
耐圧成形することによって形成され、その表面形状は、
第４図に示すように平面であった。
［発明が解決しようとする課題〕 エツチング技術の向上により微細化が進み、半導体基板
上のトランジスタ数が増大し、装置全体で消費される消
費電力が増加し、それにともなって発生する大量の熱に
よる信頼性の低下が間開となってきている。
そこで本発明はこのような問題を解決するものであり、
その目的とするところは、パッケージ表面に凸部を詮け
ることによって表面積を増加させ、放熱効果を向上させ
ることによって半導体装置の信頼性を向上させるもので
ある。
［課題を解決するための手段］ 本発明の半導体装置は、 ａ）半導体基板上に形成された人出力セルと、ｂ）半導
体装置外部と半導体装置とを接続するためのリードフレ
ームとを有し、 Ｃ）前記入出力セルとリードフレームは電気的に接続さ
れ、 ｄ）前記半導体基板と前記リードフレームはパッケージ
により封印され、 ｅ）前記パッケージは表面に１つあるいは複数個の凸部
を持つことを特徴とする。
［実施例］ 第１図は本発明の半導体装置のインナーリード１０５と
入出力セル１０２の持つパッド１０３との接続の様子を
示す図であり、１０４はインナーリードとパッドとを接
続するための金線等からなるワイヤである。
第２図はパッドとインナーリードとの接続の様子を示す
図である。
第３図は本発明の半導体装置の実施例の図であり３０３
は半球上の凸部である。通常、半導体基板とリードフレ
ームはエポキシ樹脂等の材質で、低圧トランスファ成形
法等を用いて射出成形することによって形成される。こ
のときパッケージ形治具の表面に凹部を設けて置くこと
に、よって図に示すような半球状の凸部を形成すること
ができる。
ただし、パッケージ治具に予め設けておく凹部は半球状
である必要はない。
このようにしてパッケージ表面に形成された凸部は半導
体装置の表面積を増加させそれによって放熱効果を飛躍
的に向上させることが可能となる。
［発明の効果］ 以上に述べたように、半導体装置のパッケージの表面に
射出成形時に凸部を設けることによって、従来のパッケ
ージに比べて、半導体装置内部で発生する熱をはるかに
多く装置外部に放出することが可能となる。　　− 従って熱による装置の劣化が抑えられるため半導体装置
の寿命をのばし、信頼性を向上することができる。
【図面の簡単な説明】
第１図は本発明による半導体装置のコーナー部分の拡大
図である。 第２図は本発明のインナーリードとパッドとの接続の様
子を示す図である。 第３図は本発明のパッケージの凸部の様子を示す図であ
る。 第４図は従来例の図である。 １０１　　・・・　半導体基板 １０２　　・・・　入出力セル １０３　・・・　パッド １０４　・・・　ボンディングワイヤ １０５　・・・　インナーリード ３０１　・・・　パッケージ ３０２　・・・　アウターリード ３０３　・・・　凸部 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴木喜三部（他１名）第１図 第２図 １Ｅ３ｇ 第４図

Claims (1)

  1. 【特許請求の範囲】 ａ）半導体基板上に形成された入出力セルと、 ｂ）半導体装置外部と半導体装置とを接続するためのリ
    ードフレームとを有し、 ｃ）前記入出力セルとリードフレームは電気的に接続さ
    れ、 ｄ）前記半導体基板と前記リードフレームはパッケージ
    により封印され、 ｅ）前記パッケージは表面に１つあるいは複数個の凸部
    を持つことを特徴とする半導体装置。
JP2328042A 1990-11-28 1990-11-28 半導体装置 Pending JPH04196468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2328042A JPH04196468A (ja) 1990-11-28 1990-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2328042A JPH04196468A (ja) 1990-11-28 1990-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH04196468A true JPH04196468A (ja) 1992-07-16

Family

ID=18205867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2328042A Pending JPH04196468A (ja) 1990-11-28 1990-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH04196468A (ja)

Similar Documents

Publication Publication Date Title
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
JPH10270637A (ja) 複数のｉｃチップを備えた半導体装置の構造
JPH02114658A (ja) 半導体装置
JP2002076248A (ja) マルチチップパッケージ
JPS59117244A (ja) 半導体装置
JP3259377B2 (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH04196468A (ja) 半導体装置
JPS6352461A (ja) 半導体装置
KR20020089108A (ko) 반도체 장치와 반도체 장치의 제조방법
JPH10256472A (ja) 複数のｉｃチップを備えた半導体装置の構造
JPH04196467A (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JP2788011B2 (ja) 半導体集積回路装置
JPH02105450A (ja) 半導体装置
JPH0429363A (ja) 半導体装置
JPS6169162A (ja) 半導体装置
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR940008336B1 (ko) 반도체 패키지
JPS61240664A (ja) 半導体装置
JPH09129767A (ja) 半導体装置
JPH10270636A (ja) 複数のｉｃチップを備えた半導体装置の構造