JPS6239582B2 - - Google Patents
Info
- Publication number
- JPS6239582B2 JPS6239582B2 JP54173495A JP17349579A JPS6239582B2 JP S6239582 B2 JPS6239582 B2 JP S6239582B2 JP 54173495 A JP54173495 A JP 54173495A JP 17349579 A JP17349579 A JP 17349579A JP S6239582 B2 JPS6239582 B2 JP S6239582B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- terminal
- loop
- loop configuration
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
この発明は一方の端末側（以下試験端末と呼
ぶ）でシステムの障害を探索できるよう遠隔端末
のモデム等（以下被試験端末と呼ぶ）にループ回
路を構成させ、試験端末からの信号を折り返して
返送させて試験を行う試験方式、特にそのループ
を構成させる方式に関するものである。Detailed Description of the Invention This invention configures a loop circuit in the modem, etc. of a remote terminal (hereinafter referred to as the terminal under test) so that system failures can be searched for on one terminal side (hereinafter referred to as the test terminal). The present invention relates to a test method in which a test is performed by looping back a signal from a terminal and sending it back, and particularly to a method in which a loop is constructed.
データ伝送システムにおいては系の一部、例え
ば端末機器、モデム、回線等に障害が発生する場
合がある。このような場合システムのどの個所に
障害が発生したか調査する必要がある。その調査
のために試験端末より遠隔端末のモデム等にルー
プ回路を構成させ、試験端末からの信号をその遠
隔端末で折り返させて試験を行つている。被試験
端末にループを構成させる方法として、試験端末
から搬送波を断続して送信し、被試験端末はその
断続回数を検出してループを構成する方法と、試
験端末が符号を送信し、被試験端末はその符号を
識別してループを構成する方法とがある。この発
明のループ構成方式は後者に属する。 In a data transmission system, a failure may occur in a part of the system, such as a terminal device, a modem, or a line. In such a case, it is necessary to investigate where in the system the failure occurred. To investigate this, a loop circuit is configured in a modem or the like of a remote terminal from the test terminal, and the signal from the test terminal is looped back at the remote terminal for testing. There are two methods for making the terminal under test form a loop: the test terminal transmits a carrier wave intermittently, and the terminal under test detects the number of interruptions and forms a loop; There is a method in which the terminal identifies the code and constructs a loop. The loop configuration method of this invention belongs to the latter.
試験端末が被試験端末へループを構成させるた
めに送信する符号は、一般にループを構成するこ
とを通知するループ構成符号と、マルチドロツプ
システム等のように被試験端末が多くある場合、
その一つの被試験端末を指定するアドレス符号
と、被試験端末で構成するループの種類を示すモ
ード符号とがあり、システムによつてその全ての
符号が使用される場合と、その内の２種の符号あ
るいは１種の符号が使用される場合とがある。 The code that the test terminal sends to the terminal under test to configure a loop is generally a loop configuration code that notifies the terminal to configure a loop, and a code that is sent to the terminal under test when there are many terminals under test, such as in a multi-drop system.
There are two types: an address code that specifies one terminal under test, and a mode code that indicates the type of loop configured by the terminal under test. or one type of code may be used.
従来これらの符号としては次の符号が使用され
ていた。ループ構成符号としてある函数の０また
は１のスクランブル符号のa1ビツトが、アドレス
符号としてアドレス指定の数によつて１〜８ビツ
ト程度の符号が、モード符号もアドレス符号と同
様に作られた符号がそれぞれ使用されていた。被
試験端末はループ構成符号を連続してa2ビツト
（a1≧a2≧２）検出し、かつアドレス符号が自己
に対するものであることを検出すると、その時の
モード符号を検出しこれに応じてループを構成し
ていた。 Conventionally, the following codes have been used as these codes. A 1 bit of a scramble code of 0 or 1 of a certain function is used as the loop constituent code, a code of about 1 to 8 bits is used as the address code depending on the number of addresses specified, and the mode code is also a code created in the same way as the address code. were used respectively. When the terminal under test detects a 2- bit loop configuration code (a 1 ≧a 2 ≧2) consecutively and detects that the address code is for itself, it detects the mode code at that time and responds accordingly. A loop was constructed.
一般に試験端末が被試験端末にループ構成を行
わせて試験を行う場合は、データ伝送が正常でな
くシステムに障害が発生した場合である。従つて
前記ループを構成させるためのすべての符号が確
実に送受信される保証はない。このため例えば以
下に述べるような誤りが生ずる。例えば被試験端
末の数が４、ループの種類が２とするとアドレス
符号は２ビツト（00、01、11、10の４アドレス）
モード符号は１ビツト（０、１の２ケ）を用いれ
ばよい。第１図Ａに示すように試験端末でa1ビツ
トのループ構成符号１１、アドレス符号１２、モ
ード符号１３を順次送信したとする。この第１図
Ａに示した信号を被試験端末が受信し、第１図Ｂ
に示すようにループ構成符号１１のa1ビツト中a2
ビツトを検出後１ビツト誤り１４が発生したとす
る。この場合アドレス符号あるいはモード符号を
誤つて検出し正常動作をしなくなる。つまり誤り
１４のためループ構成符号１１が終つたとみな
し、次の２ビツト１５をアドレス符号とし、更に
その次の１ビツト１６をモード符号として検出し
てしまう。a2が小さいとデータ伝送中の信号をル
ープ構成符号１１として誤るおそれがあり、a1＝
a2とすれば誤りが多いとループを構成することが
できない。 Generally, when a test terminal performs a test by making the terminal under test perform a loop configuration, this is when data transmission is not normal and a failure has occurred in the system. Therefore, there is no guarantee that all the codes for configuring the loop will be reliably transmitted and received. For this reason, for example, errors such as those described below occur. For example, if the number of terminals under test is 4 and the type of loop is 2, the address code is 2 bits (4 addresses: 00, 01, 11, 10).
One bit (two bits, 0 and 1) may be used as the mode code. Assume that the test terminal sequentially transmits a 1- bit loop configuration code 11, address code 12, and mode code 13 as shown in FIG. 1A. The terminal under test receives the signal shown in Figure 1A, and
As shown in , a 2 of a 1 bit of loop configuration code 11
Assume that a 1-bit error 14 occurs after the bit is detected. In this case, the address code or mode code will be detected incorrectly and the device will not operate normally. In other words, it is assumed that the loop configuration code 11 has ended due to the error 14, and the next two bits 15 are detected as an address code, and the next one bit 16 is detected as a mode code. If a 2 is small, there is a risk that the signal during data transmission may be mistaken as loop configuration code 11, and a 1 =
If a is 2 , a loop cannot be constructed if there are many errors.
この発明の目的は確実にループを構成できるデ
ータ伝送システムのループ構成方式を提供するこ
とにある。 An object of the present invention is to provide a loop configuration method for a data transmission system that can reliably configure a loop.
この発明によればループ構成符号、アドレス符
号、モード符号をそれぞれ異なつた函数でスクラ
ンブルして送信する。被試験端末ではループ構成
符号、アドレス符号及びモード符号をそれぞれ独
立して検出させる。即ち試験端末から例えば第２
図Ａに示す信号を送信する。ループ構成符号１１
はa1ビツトで構成され、ある函数の０または１の
スクランブル符号とされる。次に送信されるアド
レス符号１２はb1ビツトで構成され、他の函数の
０または１のスクランブル符号とされる。更にそ
の次に送信されるモード符号１３はc1ビツトで構
成され、もう一つの函数の０または１のスクラン
ブル符号とされる。被試験端末では第２図Ｂに示
すように受信された信号からループ構成符号１
１、アドレス符号１２及びモード符号１３中のそ
れぞれ連続して正しく検出したビツト数がa3，b3
及びc3であり、これらがそれぞれa2ビツト、b2ビ
ツト及びc2ビツトと同一またはそれら以上であれ
ばその被試験端末はループを構成するようにされ
る。 According to this invention, the loop configuration code, address code, and mode code are scrambled using different functions and transmitted. The terminal under test detects the loop configuration code, address code, and mode code independently. That is, from the test terminal, for example, the second
Transmit the signal shown in Figure A. Loop configuration code 11
is composed of a 1 bit and is a 0 or 1 scrambling code of a certain function. The next transmitted address code 12 is composed of b1 bits and is a scramble code of 0 or 1 of another function. Furthermore, the mode code 13 transmitted next is made up of c1 bits and is another functional 0 or 1 scrambling code. The terminal under test determines the loop configuration code 1 from the received signal as shown in Figure 2B.
1. The number of consecutively correctly detected bits in the address code 12 and mode code 13 is a 3 and b 3 respectively.
and c3 , and if these are the same as or greater than a2 bits, b2 bits, and c2 bits, respectively, the terminal under test is configured to form a loop.
第３図はこの発明のループ構成方式における試
験端末側の送信部の一例を示すブロツク図であ
る。ループ構成をさせる信号送出指示端子３０１
はカウンタ、シフトレジスタ及び論理回路等で構
成されるタイマー３０３の入力側に接続され、タ
イマー３０３の三つの出力端子はシフトレジス
タ、論理回路等で構成されるスクランブル回路３
０４，３０５及び３０６の動作端子とアンドゲー
ト３０７，３０８及び３０９の一方の入力側にそ
れぞれ接続される。スクランブル回路３０５及び
３０６はスイツチ論理回路等で構成されるスクラ
ンブル函数決定回路３１１及び３１２がそれぞれ
付加されている。端子３１３よりタイミング信号
がタイマー３０３、スクランブル回路３０４，３
０５，３０６にそれぞれ供給される。スクランブ
ル回路３０４，３０５，３０６の各出力側はアン
ドゲート３０７，３０８，３０９の各他方の入力
側に接続される。アンドゲート３０７〜３０９の
各出力側はOR回路３１４を通じて出力端子３１
５に接続される。スクランブル回路３０４はルー
プ構成符号作成回路であり、これより予め決つた
スクランブル函数の１、０符号が発生される。ス
クランブル回路３０５はアドレス符号作成回路で
あり、スクランブル函数決定回路３１１で決定さ
れた函数の１、０のスクランブル符号が発生さ
れ、そのスクランブル函数は決定回路３１１を設
定し直すことにより変更することができ、選択し
ようとする被試験端末に応じてその設定を変更す
る。スクランブル回路３０６はモード符号作成回
路であり、そのスクランブル函数はスクランブル
函数決定回路３１２の設定により決定され、この
設定は選択するモードにより変更する。スクラン
ブル函数決定回路３１１，３１２は何れもスクラ
ンブル回路３０５，３０６の帰還段の変更や帰還
論理の変更を行うものである。 FIG. 3 is a block diagram showing an example of a transmitter on the test terminal side in the loop configuration method of the present invention. Signal sending instruction terminal 301 for loop configuration
is connected to the input side of a timer 303, which is composed of a counter, a shift register, a logic circuit, etc., and the three output terminals of the timer 303 are connected to a scramble circuit 3, which is composed of a shift register, a logic circuit, etc.
04, 305 and 306 and one input side of AND gates 307, 308 and 309, respectively. The scramble circuits 305 and 306 are provided with scramble function determining circuits 311 and 312, respectively, which are constructed of switch logic circuits and the like. A timing signal is sent from the terminal 313 to the timer 303 and the scramble circuits 304 and 3.
05 and 306, respectively. Each output side of the scrambling circuits 304, 305, 306 is connected to the other input side of each AND gate 307, 308, 309. Each output side of AND gates 307 to 309 is connected to an output terminal 31 through an OR circuit 314.
Connected to 5. The scrambling circuit 304 is a loop constituent code generating circuit, and generates 1 and 0 codes of a predetermined scrambling function. The scramble circuit 305 is an address code generation circuit, and generates a scramble code of 1 and 0 based on the function determined by the scramble function determination circuit 311. The scramble function can be changed by resetting the determination circuit 311. , change the settings depending on the device under test you are trying to select. The scrambling circuit 306 is a mode code generating circuit, and its scrambling function is determined by the setting of the scrambling function determining circuit 312, and this setting is changed depending on the selected mode. The scrambling function determining circuits 311 and 312 both change the feedback stage and feedback logic of the scrambling circuits 305 and 306.
端子３０１にループ構成信号の送出指示が入力
するとタイマー３０３は端子３１３のタイミング
信号に従つて動作し、まずスクランブル回路３０
４で作られたa1ビツトのループ構成符号がアンド
ゲート３０７及びOR回路３１４を経由して出力
端子３１５に出力される。そのa1ビツトが送信さ
れた後にタイマー３０３はアドレス符号作成回路
３０５のゲートを開き、決定回路３１１で設定さ
れたスクランブル函数のアドレス符号としてb1ビ
ツト送出され、これがゲート３０８、OR回路３
１４を経由して出力端子３１５に出力される。次
にタイマー３０３はモード符号作成回路３０５の
ゲートを開き決定回路３１２で設定されたスクラ
ンブル函数のモード符号がc1ビツト送信され、こ
れがゲート３０９、OR回路３１４を経由して出
力端子３１５に出力される。 When an instruction to send a loop configuration signal is input to the terminal 301, the timer 303 operates according to the timing signal of the terminal 313, and first the scramble circuit 30
The a 1- bit loop configuration code created in step 4 is output to the output terminal 315 via the AND gate 307 and the OR circuit 314. After the 1 bit a is transmitted, the timer 303 opens the gate of the address code generation circuit 305, and the 1 bit b is sent out as the address code of the scrambling function set by the decision circuit 311.
14 and is output to the output terminal 315. Next, the timer 303 opens the gate of the mode code generation circuit 305, and the mode code of the scrambling function set by the determination circuit 312 is transmitted as c1 bit, which is outputted to the output terminal 315 via the gate 309 and the OR circuit 314. Ru.
第４図はこの発明のループ構成方式における被
試験端末の受信部の一例を示すブロツク図であ
る。受信符号の入力端子４０１及びビツト速度の
受信タイミング信号入力端子４０２はシフトレジ
スタ、論理回路等で構成されるデイスクランブル
回路４０３，４０６，４０９及び４１２にそれぞ
れ接続される。デイスクランブル回路４０６及び
４０９，４１２のデイスクランブル出力が１また
は０の連続の場合その個数がそれぞれb2及びc2以
上であることをカウンタ４０７及び４１０，４１
３でそれぞれカウントするとタイマー４０８及び
ホールド回路４１１，４１４に出力を供給する。
ホールド回路４１１，４１４はフリツプフロツ
プ、論理回路等で構成される。 FIG. 4 is a block diagram showing an example of a receiving section of a terminal under test in the loop configuration method of the present invention. A reception code input terminal 401 and a bit rate reception timing signal input terminal 402 are connected to descramble circuits 403, 406, 409, and 412, respectively, comprised of shift registers, logic circuits, and the like. When the descramble outputs of the descramble circuits 406, 409, and 412 are consecutive 1s or 0s, the counters 407, 410, and 41 detect that the number is greater than or equal to b2 and c2 , respectively.
When each count is 3, an output is supplied to the timer 408 and hold circuits 411 and 414.
Hold circuits 411 and 414 are composed of flip-flops, logic circuits, and the like.
端子４０１からの入力信号はデイスクランブル
回路４０３でデイスクランブルされ、その出力で
ある０または１が連続する数はカウンタ４０４で
計数され、これをa2ビツト数えるとタイマー４０
５が起動されその出力によりデイスクランブル回
路４０６のゲートが開らかれ、回路４０６は端子
４０１からの入力信号をデイスクランブルし、そ
のアドレスを示すスクランブル符号がその被試験
端末に対するものであればデイスクランブルが行
われデイスクランブルされたアドレス符号を示
す。０または１の出力信号の数がカウンタ４０７
で計数し、これがb2ビツトを数えるとタイマー４
０８が駆動され、その出力によりデイスクランブ
ル回路４０９，４１２のゲートを開きデイスクラ
ンブル回路４０９，４１２は端子４０１の入力信
号をデイスクランブルし、モード符号を示す０ま
たは１のその出力信号の数をカウンタ４１０，４
１３の一方で計数され、それより出力が得られる
とそれがホールド回路４１１または４１４に保持
され、出力端子４１５または４１６にモード符号
が出力される。 The input signal from the terminal 401 is descrambled by a descrambler circuit 403, and the number of consecutive 0s or 1s output from the descrambler circuit 403 is counted by a counter 404. When this is counted by a 2 bits, the timer 40
5 is activated and its output opens the gate of the descrambler circuit 406, and the circuit 406 descrambles the input signal from the terminal 401. If the scrambling code indicating the address is for the terminal under test, the circuit 406 descrambles the input signal. This shows the address code that has been descrambled. The number of output signals of 0 or 1 is counted by the counter 407.
When counting 2 bits, timer 4
08 is driven, and its output opens the gates of descramble circuits 409 and 412. Descramble circuits 409 and 412 descramble the input signal at terminal 401, and count the number of 0 or 1 output signals indicating the mode code. 410,4
13, and when an output is obtained, it is held in a hold circuit 411 or 414, and a mode code is output to an output terminal 415 or 416.
以上述べたようにデータ伝送上多くの誤りが発
生する場合でもループ構成符号、アドレス符号、
モード符号をそれぞれ独立にa2ビツト、b2ビツ
ト、c2ビツト連続して検出することにより、正確
にループ構成を行うことができる。 As mentioned above, even when many errors occur during data transmission, the loop configuration code, address code,
By successively detecting the mode codes of 2 bits a, 2 bits b, and 2 bits c, it is possible to accurately configure the loop.
第１図は従来方式の欠点を説明するためのタイ
ムチヤート、第２図はこの発明の方式の一例を示
すタイムチヤート、第３図はこの発明によるルー
プ構成方式における試験端末の送信部の一例を示
すブロツク図、第４図はこの発明によるループ構
成方式における被試験端末の受信部の一実施例を
示すブロツク図である。
３０１，３１３：入力端子、３０３：タイマ
ー、３０４，３０５，３０６：スクランブル回
路、３１１，３１２：スクランブル函数決定回
路、４０１，４０２：入力端子、４０３，４０
６，４０９，４１２：デイスクランブル回路、４
０４，４０７，４１０，４１３：カウンタ、４０
５，４０８：タイマー、４１１，４１４：ホール
ド回路、４１５，４１６：出力端子。
Fig. 1 is a time chart for explaining the drawbacks of the conventional method, Fig. 2 is a time chart showing an example of the method of the present invention, and Fig. 3 is an example of the transmitting section of the test terminal in the loop configuration method according to the present invention. FIG. 4 is a block diagram showing an embodiment of the receiving section of the terminal under test in the loop configuration method according to the present invention. 301, 313: Input terminal, 303: Timer, 304, 305, 306: Scramble circuit, 311, 312: Scramble function determining circuit, 401, 402: Input terminal, 403, 40
6,409,412: Descramble circuit, 4
04,407,410,413: Counter, 40
5,408: Timer, 411,414: Hold circuit, 415,416: Output terminal.
Claims (1)
を構成するように制御し、その被試験端末と、試
験端末及び被試験端末間とを試験するデータ伝送
システムの試験方式において、被試験端末に対し
ループを構成するよう通知するループ構成符号
と、一つの被試験端末を指定するアドレス符号あ
るいはループ構成の種類を指定するモード符号ま
たはその両者とを送信し、被試験端末ではこれら
の信号を検出してループ構成するデータ伝送シス
テムのループ構成方式において、ループ構成符号
として０または１のスクランブル信号をa1ビツト
送信する手段と、アドレス符号を送信する場合は
上記ループ構成符号のスクランブル信号と異なる
函数の０または１のスクランブル信号をb1ビツト
送信する手段と、モード符号を送信する場合は上
記何れのスクランブル信号と異なる函数の０また
は１のスクランブル信号をc1ビツト送信する手段
と、上記ループ構成符号を連続してa2ビツト（a1
≧a2≧２）検出する手段と、上記アドレス符号が
送信される場合これを連続してb2ビツト（b1≧b2
≧２）検出する手段と、上記モード符号が送信さ
れる場合はこれを連続してc2ビツト（c1≧c2≧
２）検出する手段とを有するデータ伝送システム
のループ構成方式。1. In a data transmission system test method that controls a test terminal to form a loop with a remote terminal under test, and tests the terminal under test, the test terminal, and the terminal under test, A loop configuration code that notifies the user to configure a loop, an address code that specifies one terminal under test, a mode code that specifies the type of loop configuration, or both are transmitted, and the terminal under test detects these signals. In a loop configuration method of a data transmission system that configures a loop using a 1 bit, a means for transmitting a 1-bit scrambled signal of 0 or 1 as a loop configuration code, and a means for transmitting an address code using a function different from the scramble signal of the loop configuration code. means for transmitting a scrambled signal of 0 or 1 for b 1 bits; means for transmitting a scrambled signal of 0 or 1 for c 1 bits having a function different from any of the scramble signals when transmitting a mode code; and the loop configuration code. consecutively a 2 bits (a 1
≧a 2 ≧2) If the above address code is transmitted, it is continuously detected by b 2 bits (b 1 ≧b 2
≧2) means for detecting the mode code, and if the above mode code is transmitted, continuously detects c 2 bits (c 1 ≧c 2 ≧
2) A loop configuration method of a data transmission system having a detection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349579A JPS5698056A (en) | 1979-12-29 | 1979-12-29 | Loop forming system of data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17349579A JPS5698056A (en) | 1979-12-29 | 1979-12-29 | Loop forming system of data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5698056A JPS5698056A (en) | 1981-08-07 |
| JPS6239582B2 true JPS6239582B2 (en) | 1987-08-24 |
Family
ID=15961562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17349579A Granted JPS5698056A (en) | 1979-12-29 | 1979-12-29 | Loop forming system of data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5698056A (en) |
-
1979
- 1979-12-29 JP JP17349579A patent/JPS5698056A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5698056A (en) | 1981-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| US4351059A (en) | Method for testing a digital data transmission line between two modems and a device for the application of said method | |
| US4406919A (en) | Method and apparatus for monitoring intermediate regenerative repeaters | |
| US7340023B1 (en) | Auto baud system and method and single pin communication interface | |
| CA1270539A (en) | Fault location system for a digital transmission line | |
| US3965294A (en) | Method of and apparatus for testing transmission line carrying bipolar PCM signals | |
| US4756005A (en) | Digital signal regenerator arranged for fault location | |
| US4385383A (en) | Error rate detector | |
| EP0606413B1 (en) | Method and means for automatically detecting and correcting a polarity error in twisted-pair media | |
| US4864617A (en) | System and method for reducing deadlock conditions caused by repeated transmission of data sequences equivalent to those used for inter-device signalling | |
| JPS6239582B2 (en) | ||
| JPS6239581B2 (en) | ||
| US3609698A (en) | Control station for two-way address communication network | |
| JPS624030B2 (en) | ||
| US5072448A (en) | Quasi-random digital sequence detector | |
| US3618020A (en) | Data transmission systems | |
| US3535448A (en) | Two-channel time-multiplex transmission systems | |
| SU1035811A1 (en) | Device for monitoring data transmitting channel | |
| Smith et al. | Intercomputer communications in real time control systems | |
| JPH04267631A (en) | Parity bit addition system | |
| JPS5842341A (en) | Signal detection circuit | |
| JPH0630085A (en) | Communication equipment with insertion function of error code | |
| JPH01162032A (en) | Pseudo-error generating device | |
| JPH05103041A (en) | Data processing unit and its fault detection method | |
| JPS63290035A (en) | Scrambled binary type transmitting device |