JPS62183063A

JPS62183063A - 同期回路

Info

Publication number: JPS62183063A
Application number: JP2371386A
Authority: JP
Inventors: Masahiro Ito; 雅博伊藤; Hiroyuki Kimura; 寛之木村; Hiroo Okamoto; 宏夫岡本; Takaharu Noguchi; 敬治野口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-02-07
Filing date: 1986-02-07
Publication date: 1987-08-11
Anticipated expiration: 2010-05-17
Also published as: JPH0746476B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＰＣＭ信号の再生装置に係り、特に同期回路に
用いて好適なディジタル信号処理回路に関する。

〔従来の技術〕

従来の装置は特開昭５８−６０４０９号に記載のように
連続再生信号の途中同期信号欠落に対する補充等の方式
についてより正確に保護する点を考慮したものであった
。しかし回転ヘッドを用いた再生装置のようにその再生
信号が不連続な間欠形となる場合の特に先頭時の同期信
号検出および先頭時のデータが連続的に欠落した場合の
同期保護あるいは復帰の方法については配慮がなされて
いなかった。

〔発明が解決しようとする問題点〕

上記従来技術は間欠形再生信号の先頭時の同期信号検出
あるいは先頭時でデータが欠落した場合の保護、復帰の
方法については配慮されておらず、先頭時における正確
かつ素早い同期信号の検出が困難であり、また先頭時の
データが連続的に欠落した場合には安定な保護動作が不
可能となって誤動作を起こしたり、正常動作への復帰が
遅れて正しいデータを取り込めないという問題があった
。

本発明の目的は間欠形となる再生信号の先頭時での正確
かつ素早い同期信号の検出、また先頭データの欠落時で
も誤動作を伴なわない安定な保護と、正常動作への素早
い復帰を実現する同期信号の検出保護回路を提供し、よ
り忠実なＰＣＭ信号の再生を行なうことにある。

〔問題点を解決するための手段〕上記目的は先頭時の状態を判別する先頭フラグ生成回路
を設け、先頭時の同期信号検出アルゴリズムと第２番め
以降の検出アルゴリズムとを切り換え、特に先頭の同期
信号検出時には検出条件として記録時に付加したパリテ
ィコードのチェック。

復調時のエラーチェックおよび再生信号から検出したブ
ロックアドレス値の比較結果を検出条件として用いるこ
とにより達成される。

〔作用〕

先頭の同期信号検出の際にはパリティチェック。

復調エラーチェックおよび検出アドレスチェックの３要
因を同時に満たすことを条件として処理する。したがっ
て第１番めに検出される同期信号は正確であり、かつ先
頭データ欠落時の正常動作への復帰の際も正確かつ素早
く行ない、誤動作が起こる確率は極めて少ない。

〔実施例〕

以下、本発明の一実施例をＷＪ１図および第２図により
説明する。第１図は回転ヘッドを用いたＰＣ、Ｍ再生装
置の回路ブロック図であり、第２図は記録時に生成され
るデータ信号の構成を示した記録信号フォーマットであ
る。第２図において２は記録テープであり、２Ａは回転
ヘッドがテープに接触する（３）°　の間に記録される
１トラツクの信号構成を示した図である。このｌトラッ
クの構成は、（α）に図示したように記録する信号をＰ
ＣＭ領域とサブコード領域（ｓｕｓ−１，５ＵＢ−ｚ）
とに分割し、トラッキングサーボのための信号ＡＴＦ１
、ＡＴＦ２とからなる。さらにＰＣＭ領域は１２８個の
ブロック、５ＵＢ１，５ＵＢ２はそれぞれ８個のブロッ
クからなる。１ブロツクの構成は（Ａ）で示したように
同期信号Ｓ１ワード、情報コードＩＤｌワード、ブロッ
クアドレスＢＡ１ワード、パリティコードＰ１ワードと
データＷ。−１’＋ａ＋　３２ワードの全部で３６ワー
ドカ）らなる。ここでＩＤコードはサンプリング周波数
や量子化ビット数、テープ速度等、記録時のモードを再
生時に再現するために設けられた情報コードである。ブ
ロックアドレスＢＡは、各ブロックにそれぞれ割当てら
れたアドレス信号であり、ＰＣＭ領域では′０〜７Ｆ”
、５ＵＢ１領域では８０〜８７”、５ＵＢ２領域では′
８８〜８Ｆ″のように割当て、最上位のビットはＯｎで
ＰＣＭ領域、′１″でサブコード領域となる。また、パ
リティコードＰは前記したＩＤ。

ＢＡの２ワードの各ビットを法２の加算を行なうことに
より生成する単純パリティコードである。

データＷ。−ｗｔｎは記録時に入力されたＰＣＭ信号ま
たは誤り訂正用の符号から構成されている。このように
記録された信号を再生する本実施例の構成および動作を
次に説明する。

第１図１は磁気ヘッドが取付けられた回転シリンダ、２
は磁気テープ、　２２は再生アンプ、２１は回転系、テ
ープ速行系およびトラッキング用のサーボ回路、１０は
再生系の各回路を動作させるのに必要なタイミングを生
成する回路、器は発揚器である。磁気テープから読み出
された再生信号は、同期回路３において同期信号の検出
および欠落時の保護等によってワード単位の同期をとる
とともに、復調回路４により復調する。この復調データ
から記録時に付加したパリティをパリティチェック回路
５でチェックし、アドレスラッチ回路６およびＩＤコー
ドラッチ回路７でブロックアドレスとＩＤコードとをラ
ッチする。ラッチしたＩＤコードはさらにＩＤコード検
出回路８でその信頼性をチェックし、現在の再生モード
たとえばサンプリング周波数やテープ速度等のモードを
判別して必要タイミングを変化させる。また、パリティ
チェックの結果は検出した同期信号および、ブロックア
ドレスの信頼性を評価する１要因として、同期信号の検
出保護に用いるとともにアドレス回路９におけるブロッ
クアドレス検出保護の際の１条件とする。さらに取込ん
だブロックアドレスＢＡは後述する誤り検出訂正処理用
のメモリーアクセスアドレスＣＡと大小比較することに
より、アドレスの誤検出によってメモリー上訂正後のデ
ータを書き換えることのない機制御する。またデータの
先頭時がドロップアウト等により欠落した場合には誤り
検出訂正処理における誤検出、誤訂正の発生確率を抑え
るためにメモリーに書き込むデータをセットする（　Ｐ
Ｒ５ＥＴ出力）このようにアドレス回路９で検出保護し
たブロックアドレスを再生アドレス生成回路１７でメモ
リーに書き込むアドレスを生成し、復調データとともに
インターフェース１１．１６を介してメモリー１２（た
とえばＲＡＭ’）に書き込む。メモリーに書き込まれた
データは次に訂正アドレス生成回路１８によって読み出
され、訂正回路１３で誤りの検出訂正および補間を行な
って再びメモリーに書き込み、出力アドレス生成回路１
９によって訂正後のデータを読み出してＤ／Ａ変換回路
１４によりアナログ信号に変換して出力する。

本発明による同期回路の一実施例を第３図により説明す
る。図中第１図と同一符号は同一機能を有する同一内容
である。同期回路は図中３１〜３９で構成され、３１は
再生信号から同期パターンを検出する同期信号検出回路
、３５は同期信号の検出、保護のために各種フラグを生
成、処理し、各種カウンター３３．３４．３６．３８を
同期、補正するフラグ処理回路、３２は再生クロックに
より検出した同期信号を内部クリスタルによるマスター
クロックＭＣＫに同期させるための同期化回路、おは再
生クロックにより１ワード、たとえば１０ビツトごとに
分周するビットカウンター、３４は再生信号からワード
単位で抽出してカウントするワードカウンタ、３６は、
同期信号の検出窓および各種タイミングクロックを生成
するための窓カウンタ、３７は前記タイミングクロック
生成のためのデコーダ回路、３８は同期信号検出サイク
ルを保護するために１ブロツク、たとえば３６０ビツト
ごとに分周してカウントするカウンター、３９は、保護
されたタイミンククロックＰＣＫ生成のためのデコーダ
回路である。

また図中４１は再生されるシリアル信号をパラレル信号
に変換する変換回路、・Ｉ２は、再生信号をワード単位
で取り込むラッチ回路、４３は、頭胸回路、４５は復調
されたデータをラッチするラッチ回路、４４は、復調時
に所定のデータ以外の信号をエラーとして検出する復調
エラー検出回路である。同期信号検出回路３１により、
再生信号から検出された同期信号ＤＳＹＮＣは、フラグ
処理回路３５によりて所定のタイミングで生成される検
出窓とのタイミング比較を行ない、検出窓内で検出され
た信号をＢＳＹＮＣ信号として再生クロックにより動作
するビットカウンタ３３およびワードカウンタ３４にワ
ード同期をかける。このＢ５ＹＮＣ信号は再生クロック
に同期しており、これをさらに同期化回路３２により内
部クリスタルによるマスタークロツタＡｆ　ｃＫに同期
化させた信号Ｃ３ＹＮＣを生成する。このＣ３ＹＮＣ信
号によりマスタークロックＭＣＫによって動作する窓カ
ウンタ３６および保護カウンタ３８を所定値にセットす
る。（５ＥＴ０．ＳＥＴ、、ＳＥＴ。

信号）またフラグ処理回路はたとえば復調時のエラーフ
ラグ（ＥＦ倍信号、記録時に付加されているパリティコ
ードのチェック結果であるパリティフラグ（Ｐ信号）、
検出したブロックアドレス値が第１図で示した誤り訂正
処理を施すためにメモリーをアクセスするアドレスに先
行した適当な値であるかどうかの比較結果であるアドレ
スフラグ（ＡＤＨＦ信号）等の判別信号により検出され
たＢＳＹＮＣ信号が正しいものであるか誤検出によるも
のかどうかを判別して、正しい同期信号であると判別さ
れた時のみ再度カウンタ３６．３８を所定の値にセット
する（　ＳＥＴ、信号）。このように検出同期信号ＤＳ
ＹＮＣを基準に補正される窓カウンタ３６をデコーダ回
路３７によりデコードして第２図で示したＩＤコード、
ブロックアドレスＢＡＤＲのラッチクロックＩＤＣＫ、
ＡＤＲＣＫを生成し、かつパリティのチェック用のクロ
ックｐｒｃｘを所定のタイミングで生成するとともに前
述した検出窓を開く信号ＷＤｏ、閉じる信号ＴＩ’Ｄｌ
および検出窓内でＤＳＹＮＣ信号が検出されなかった場
合にはＮ　Ｓ　ＹＮＣ信号をデコードして生成する。こ
の窓カウンタは、第２図でも示したように、１ブロツク
３６０ビツトからなる周期でＤＳＹＮＣが検出される場
合、分局を３６０以上、たとえば最大３７０で分周させ
るようにし、検出窓は±３ビットの長さを持ちかつ正常
時にはその中央でＤＳＹＮＣを検出するようにするため
ＷＤ０信号は窓カウンタの３５７の位置をデコードして
生成し、ＷＤｌは３６３をデコードして生成する。本来
Ｂ　５ＹＮＣは３６０の位置で検出され、同期化回路に
おいてＣ３ＹＮＣはさらに１クロツク遅れるためＳＥＴ
、　　信号により２′をロードするとともに検出窓を閉
じる。またＥＳＹＮＣが検出されないときは、窓カウン
タは５ＥＴｌ　信号が入らず、カウントを続けるため３
６４に達したとき、　ＦＤ、信号が生成され、検出窓は
閉じるとともに、さらにたとえば３６７に達したとき、
Ｎ５ＹＮＣ信号を発生させ、窓カウンタは′８″をロー
ドすることにより３６０分周を保つようにする。また保
護カウンタは定常的に１ブロツクの長さである３６０分
周を保つようにし、かつフラグ処理によって信頼できる
検出同期信号を判別して補正をかける（　５ＥＴ０．　
ＳＥＴ。

ＳＥ　Ｔ’３）。さらにこの保護カウンタからデコード
することにより、１ブロツクの周期およびそのタイミン
グが保護されたクロックＰＣＫを生成する。

次にフラグ処理回路について詳しく説明する。

第４図は本発明によるフラグ処理回路の一実施例である
。図中、第３図と同一信号名は同一機能を有する同一信
号を表わす。また３５２は前述した検出窓の生成回路、
３５７はＤＳＹＮＣが検出窓内に存在するかどうかを検
出するＡＮＤゲート、３５３は再生データの先頭時を識
別する第１の先頭フラグ（Ｆ１フラグと略記する）生成
回路、３５４は第２の先頭フラグ（Ｆ２フラグと略記す
る）生成回路３５５はＢＳＹＮＣを検出した状態を識別
するフラグ（Ａフラグと略記する）の生成回路、３５６
はＥＳＹＮＣが検出されないとき、すなわち、Ｎ５ＹＮ
Ｃ信号を検出した状態で識別するフラグ（”ｔフラグと
略記）の生成回路、３５１は前記７　ｍ　Ｆｌ　ｍ　’
Ｉ　ｅ為　フラグおよびＰ、　ＥＦ、　ＡＤＨ７ラグの
状態とＣ５ＹＮＣおよびＷＤｏ、　ＷＤｌ　　信号の有
無により窓カウンタおよび保護カウンタのセット方法（
５ＥＴ０〜５ＥＴ３）を選択するとともに、次ブロック
での同期信号検出保護の処理方法を決めるために、各種
フラグをセーットまたはリセットするコントロール回路
である。１このコントロール回路の処理アルゴリズムの
一例を第５図のフローチャートで示した。まず最初にコ
ントロール回路は第４図の入力端子３５　Ｄに示したよ
うに、たとえば再生データが入力されるべき領域を表わ
すエリア信号の先頭で生成されるＳｒｐ信号により、各
フラグを初期状態にイニシャライズする。たとえばＦ、
フラグ＝ＯＮ、Ｆ、フラグ＝ＯＮ％Ａ、）５グ＝ＯＦＦ
、Ａ、”：）’ｙグ＝ＯＦＦ。

検出窓＝ＯＮとする。さらに、ＦＩｌフラグよって先頭
の第１番めの同期信号を検出する条件アルゴリズムと、
第２番め以降の検出アルゴリズムを切り換える。すなわ
ち、第１番めの同期信号検出の際は最初のＢＳＹＮＣに
より保護カウンタを１回だけセットしく　５ＥＴ０）　
　パリティチェック（Ｐフラグ）、アドレスチェック（
ＡＤＲＦフラグ）、復調エラーチェック（ＥＦ）の全て
の条件を満たすとき検出窓およびＦｌフラグをＯＦＦと
するとともに保護カウンタを再度セットする。（ＳＥＴ
、　）　　第２番め以降の同期信号検出保護の処理は、
為フラグにより２回連続してＢ　Ｓ　ＹＮＣが検出され
た時には十分信頼できる同期信号として保護カウンタを
セットする（　５ＥＴ１）　　。また、２回連続してＢ
ＳＹＮＣが検出されないときは検出窓を開くタイミング
が本来ＤＳＹＮＣが発生する所定のタイミングからずれ
ている可能性があるため、検出窓を閉じずに、次にＤＳ
ＹＮＣが発生するまで窓を開けたままにする。

以上の処理により、データの先頭での同期信号検出保護
を正確に行ない、かつ先頭データが欠落した場合にも素
早く、同期信号の引き込み及び同期を行なうことができ
る。

この効果を説明するために、本発明による同期回路の具
体的な動作例を第６図および第７図に示す。図中（１）
は間欠形となる再生信号の先頭部を表わした信号、（２
）は再生信号（１）の中でデータ領域を示すエリア信号
、（３）のＳ０〜Ｓ、は本来存在すべき同期信号の位置
を表わすタイミングを示したものである。また図中第１
図〜第５図に示した同一符号および同一信号名は同一機
能を有する同一内容である。各フラグ（６）〜（９）お
よび検出窓は、エリア信号の立下がり点信号ｓｒｐによ
りそれぞれ初期セットされ、最初の同期信号Ｓ０に対す
るＤＳＹＮＣ，ＤｏによりＦｔｌフラグＯＦＦとなり、
窓カウンタ、保護カウンタがセットされる（　ＳＥＴ、
　、　５ＥＴ０）さらに検出窓およびＦ、フラグはパリ
ティ、アドレス、復調エラーのチェックが満足される０
点でＯＦＦとなるとともに保護カウンタがセット（ＳＥ
Ｔ、　）　　される。以降窓カウンタは検出窓内に検出
されるＤＳ　ＹＮＣにより補正（ＳＥＴ、　）　　され
、これを基準にカウントアツプされる。検出窓に入らな
いＢＳＹＮＣ町は該検出によるものであると判断し、何
の処理も行なわれない。またたとえばＳ、に対するＤＳ
ＹＮＣが欠落して検出されない場合でも前述したように
ＮＳ　ＹＮＣの生成により１ブロツク長である３６０分
周が保持されるようにセットする。（５）のＴ、で示し
た位置ではＤＳＹＮＣが２回連続して検出されないため
、検出窓は、次のＤＳＹＮＣＤ６が検出されるまで閉じ
ない。さらにＤ６の検出により、窓カウンタはセット（
５ＥＴ１）されるが、保護カウンタは復帰直後のＤＳＹ
ＮＣではセットせず次に開いた検出窓で検出されるＤＳ
ＹＮＣＤ、によりセット（ＳＥＴ、　）する。この結果
保護カウンタのデーード（こよるＰＣＫ、Ｐ０〜Ｐ？は
正確なｌブロック長周期と発生タイミングを保持するこ
とができる。

第７図は再生信号の先頭部が、ドロップアウト等により
、欠落した場合の動作を示すタイミング図である。ｆｌ
＋に示したようなドロップアウトが生じた時は同期信号
の欠落だけでなく、誤検出によるＤＳ　ＹＮＣ−〜几、
も多発することが多い。このような場合の動作は、各フ
ラグがｓｒｐにより初期セツトされた後、最初に検出し
たＤＳＹＮＣｎ。により保護カウンタをセット（ＳＥＴ
。）すると同時にＦ、フラグをＯＦＦにして、１、〜ガ
に対する保護カウンタのセットを停止する。これにより
誤検出ＤＳＹＮＣで保護カウンタがセットされること（
こよるタイミング信号ＰＣＫの乱発を抑え、１ブロツク
に対して１発のＰＣＫを、１ブロツク長の周期で安定に
発生させることができる。ただし保護カウンタの５ＥＴ
ｏ　　は誤検出ＤＳＹＮＣｎｏによるものであるため、
ｐ　ｃ　ｘ　ｐｏ、　ｐ、、　ｐ、の発生タイミングは
狂っている。

このような状態が発生するのは、図示したようにデータ
の先頭３ブロック分が欠落しているためであり、このよ
うな場合はデータも正しく取り込めないため、ＰＣＫの
発生個数がブロック数に対応して安定していれば何ら問
題を起こすことがない。

ここで４ブロツクめのデータから正しく再生され、検出
同期信号り、も正しく検出されたとすると、その結果、
Ｔ１にてパリティ、アドレス、復調エラーの各チェック
フラグが正常に働きこれらの結果でもって、Ｆ１フラグ
を閉じるとともに保護カウンタを七ッ）　（ＳＥＴ、’
）するため、正常動作への復帰が早いと同時に前記３フ
ラグのチェックを介しているためその信頼性は非常に高
い。従って正常なデータが取れはじめる４ブロツクめの
Ｔ３から正常に復帰した保護クロックＰＣＫを得ること
ができる。

第８図に本発明による同期回路のフラグ処理回路の一実
施例を示す。図中、第４図と同一信号名は前述した同一
機能を有する同一信号である。また、３５１０．　３５
１１はラッチ回路、４４００はシフトレジスタ、その他
はゲート回路である。さらに検出窓生成回路は３５２１
〜３５２３で構成し、Ｆ１フラグ生成回路は３５６１　
、　３５６２　、　Ｆ、フラグ生成回路は３５４１３５
４２　、　Ａ１フラグ生成回路は３５５１．　３５５２
．　為フラグ生成回路は３５６１．　３５６２．　コン
トロール回路は３５１０〜３５１９および４４００　、
　４４０１　、　５０００．により構成され、３５７１
は第４図のゲート回路３５７に対応する回路である。こ
こで検出窓生成回路を含む各種フラグ生成回路はＮＡＮ
Ｄゲートによるセットリセットフリップフロップ回路で
実現し、ラッチ回路３５１０　、　３５１１は各フラグ
処理およびＳＥＴ信号のタイミング制御するための回路
である。さらに、ゲー１−３５１２〜３５１８は第５図
で示した条件判別処理を行なうための論理回路であり、
パリティ、アドレス、復調エラーの各フラグは、ラッチ
回路４４００とゲート４４０１　、　５０００で処理さ
れ、ゲート５０００の出力は前記３フラグがすべて条件
満足したときに”Ｈ”レベルとなる。また、入力ＡＣ５
は。

アクセス等、特殊再生を要求するときにＨ”レベルの信
号を入力することにより、ゲート３５２３および３５１
９によって検出窓を全領域ＯＮにするとともに、同期回
路の処理アルゴリズムを、第５図に示した先頭時の処理
のみを実行させるように切り換えるための制御信号であ
る。

〔発明の効果〕

本発明によればデータの先頭時での同期信号検出保護動
作を正確に行なうことができるとともに、先頭時のデー
タが欠落した場合にも誤動作を伴うことなく正確に、か
つ素早い同期信号の引き込みによる正常動作への復帰が
できるので、より忠笑なＰＣＭ信号の再生を行なうこと
ができる。

【図面の簡単な説明】

第１図は本発明による一実施例を示す回路ブロック図、
第２図は記録信号のデータフォーマット図、第３図は本
発明による同期回路の一実施例を示す回路ブロック図、
第４図は本発明による同期回路のフラグ処理回路の一実
施例を示す回路ブロック図、第５図は本発明によるフラ
グ処理回路の処理アルゴリズムの一実施例を示すフロー
チャート図、第６図、第７図は本発明による同期回路の
動作を示すタイミング図、第８図は本発明によるフラグ
処理回路の一実施例を示す回路図である。 ■・・・復調エラー検出回路　３１・・・同期信号検出
回路３２・・・同期化回路　　　　　お・・・ビットカ
ウンタあ・・・ワードカウンタ　　　３６・・・窓カウ
ンタ羽・・・保護カウンタ　　　　３７，３９・・・デ
コーダ回路３５・・・フラグ処理回路　　　３５２・・
・検出窓生成回路３５３・・・Ｆ、フラグ生成回路　３
５４・・・Ｆ、フラグ生成回路３５５・・・Ａ、フラグ
生成回路　３５６・・・為フラグ生成回路３５１・・・
コントロール回路代理人　弁理士　　小　川　勝　男３　２　口ｚＡ（α）トラヅク７才−マアμ （ｂ）フ”Ｄツフフ万一マット１　４　　口

Claims

【特許請求の範囲】１、データをブロック単位に分割すると共に、各ブロッ
クごとにブロック同期信号とブロックアドレスコード、
制御情報用のＩＤコードおよび該ブロックアドレスコー
ドとＩＤコードの検査用に生成されるパリティコードと
を付加し、複数ブロック単位で記録された記録媒体のデ
ータの再生時に、再生信号から該同期信号を検出し再生
信号を所定の複数ビットからなるワード単位で同期をか
けて該ワード単位のデータを取り込むとともに、該ブロ
ックアドレスおよびＩＤコードを取り込むタイミング信
号および該パリティコードを検査するためのタイミング
信号を生成する同期信号の検出保護回路において、該同
期信号を検出する回路と、同期信号が検出できないとき
にも保護された上記タイミング信号を生成する保護信号
生成回路と、同期信号が検出されるべき所定のタイミン
グ近傍で開閉する検出窓生成回路と、再生データが入力
されるべき所定の領域で第１番めに同期信号を検出する
状態を判別する先頭フラグ生成回路と、該先頭フラグ回
路の出力を含む複数のフラグ信号を入力とするフラグ処
理回路とを設け、該フラグ処理回路は該先頭フラグ回路
の出力により先頭の同期信号検出アルゴリズムおよび同
期信号の検出・保護処理を切り換えることを特徴とする
同期回路。２、データをブロック単位に分割すると共に、各ブロッ
クごとにブロック同期信号とブロックアドレスコード、
制御情報用のＩＤコードおよび該ブロックアドレスコー
ドとＩＤコードの検査用に生成されるパリティコードと
を付加し、複数ブロック単位で記録されたデータの再生
時に再生信号から該同期信号を検出し、再生信号を所定
の複数ビットからなるワード単位で同期をかけて該ワー
ド単位のデータを取り込むとともに、該ブロックアドレ
スおよびＩＤコードを取り込むタイミング信号および該
パリティコードを検査するためのタイミング信号を生成
する同期信号の検出・保護回路において、該同期信号を
検出する回路と、同期信号が検出できないときにも保護
された上記タイミング信号を生成する保護信号生成回路
と、同期信号が検出されるべき所定のタイミング近傍で
開閉する検出窓生成回路と、該パリティをチェックする
パリティチェック回路と、該パリティチェック回路の出
力を含む複数のフラグ信号を入力とするフラグ処理回路
とを設け、該フラグ処理回路は該パリティチェック回路
の出力信号を上記同期信号の検出条件として用い条件判
別の結果により同期または保護の処理を行なうことを特
徴とする同期回路。３、特許請求の範囲第１項または第２項において、前記
フラグ処理回路は先頭の同期信号が検出されるべきタイ
ミング以前で前記検出窓を開き、先頭の同期信号検出の
際は検出された同期信号と前記パリティチェック回路の
出力信号が所定の結果となるときに前記検出窓を閉じる
とともに、前記保護信号生成回路の同期処理を行ない、
第２番め以降の同期信号検出の際は複数ブロック連続で
同期信号を検出したときに、前記保護信号生成回路の同
期をかけ、さらに複数ブロック連続で同期信号が検出さ
れないときに、検出窓は次に同期信号を検出するまで閉
じないように制御することを特徴とする同期回路。４、データをブロック単位に分割すると共に、各ブロッ
クごとにブロック同期信号とブロックアドレスコード、
制御情報用のＩＤコードおよび該ブロックアドレスコー
ドとＩＤコードの検査用に生成されるパリティコードと
を付加し、複数ブロック単位で記録されたデータの再生
時に再生信号から該同期信号を検出し、再生信号を所定
の複数ビットからなるワード単位で同期をかけて該ワー
ド単位のデータを取り込むとともに、該ブロックアドレ
スおよびＩＤコードを取り込むタイミング信号および該
パリティコードを検査するためのタイミング信号を生成
する同期信号の検出・保護回路において、該同期信号を
検出する回路と、同期信号が検出できないときにも保護
された上記タイミング信号を生成する保護信号生成回路
と、同期信号が検出されるべき所定のタイミング近傍で
開閉する検出窓生成回路と、再生信号を復調する際に、
入力される再生信号の誤りをチェックする復調エラー検
出回路と、該復調エラー検出回路の出力を含む複数のフ
ラグ信号を入力とするフラグ処理回路とを設け、該フラ
グ処理回路は該復調エラー検出回路の出力信号を上記同
期信号の検出条件として用い、条件判別の結果により同
期または保護の処理を行なうことを特徴とする同期回路
。５、特許請求の範囲第１項または第４項において前記フ
ラグ処理回路は先頭の同期信号が検出されるべきタイミ
ング以前で前記検出窓を開き、先頭の同期信号検出の際
は検出された同期信号と前記復調エラー検出回路の出力
信号が所定の結果となるときに前記検出窓を閉じるとと
もに、前記保護信号生成回路の同期処理を行ない、第２
番め以降の同期信号検出の際は複数ブロック連続で同期
信号を検出したときに前記保護信号生成回路の同期をか
け、さらに複数ブロック連続で同期信号が検出されない
ときに、検出窓は次に同期信号を検出するまで閉じない
ように制御することを特徴とする同期回路。６、データをブロック単位に分割すると共に、各ブロッ
クごとにブロック同期信号とブロックアドレスコード、
制御情報用のＩＤコードおよび該ブロックアドレスコー
ドとＩＤコードの検査用に生成されるパリティコードと
を付加し、複数ブロック単位で記録されたデータの再生
時に再生信号から該同期信号を検出し、再生信号を所定
の複数ビットからなるワード単位で同期をかけて該ワー
ド単位のデータを取り込むとともに、該ブロックアドレ
スおよびＩＤコードを取り込むタイミング信号および該
パリティコードを検査するためのタイミング信号を生成
する同期信号の検出・保護回路において、該同期信号を
検出する回路と、同期信号が検出できないときにも保護
された上記タイミング信号を生成する保護信号生成回路
と、同期信号が検出されるべき所定のタイミング近傍で
開閉する検出窓生成回路と、再生信号から検出した前記
ブロックアドレスが誤り訂正処理のためにメモリーをア
クセスするアドレスに対して先行しているかどうかをチ
ェックするアドレス比較回路と、該アドレス比較回路の
出力を含む複数のフラグ信号を入力とするフラグ処理回
路とを設け、該フラグ処理回路は該アドレス比較回路の
出力信号を上記同期信号の検出条件として用い条件判別
の結果により同期または保護の処理を行なうことを特徴
とする同期回路。７、特許請求の範囲第１項または第６項において、前記
フラグ処理回路は先頭の同期信号が検出されるべきタイ
ミング以前で前記検出窓を開き、先頭の同期信号検出の
際は検出された同期信号と前記アドレス比較回路の出力
信号が所定の結果となるときに前記検出窓を閉じるとと
もに、前記保護信号生成回路の同期処理を行ない、第２
番め以降の同期信号検出の際は複数ブロック連続で同期
信号を検出したときに、前記保護信号生成回路の同期を
かけ、さらに複数ブロック連続で同期信号が検出されな
いときに、検出窓は次に同期信号を検出するまで閉じな
いように制御することを特徴とする同期回路。