JP2702939B2 - デイジタル信号再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル信号の再生装置に係り、特にトラ
ツク単位で２重の誤り訂正を施す装置に好適なデイジタ
ル信号再生回路に関する。 〔従来の技術〕 従来のデイジタル再生装置としては、たとえばDAT
（デイジタルオーデイオテープレコーダ）については
「最新のAV機器とデイジタル技術」（1986年）第63項か
ら第79項において論じられている通り128ブロツクで１
トラツクを構成し、１トラツク単位で完結するC₂系列
と、２ブロツク単位で完結するC₁系列の２重の系列で符
号を生成するとともに２トラツクで１フレームを構成
し、１フレームで完結する様にインターリーブ（データ
の分散）を施して記録する。再生時は各ブロツクに付加
されたブロツクアドレスを正しく検出して、これにより
RAMに書き込むアドレスを生成して、２トラツク分のデ
ータを記憶し、各トラツク単位でC₁による符号（C₁符
号）により誤りの検出と２シンボルまでの訂正を行な
い、さらにC₁符号で訂正不能のデータについてはC₁訂正
時の情報に基づき、C₂系列による符号（C₂符号）で６シ
ンボルまでの訂正を行なう。以上C₂符号で訂正不能のも
のについては前値保持あるいは、前後正しいデータで平
均値をとつて補間し、前記インターリーブを解いて出力
する。 〔発明が解決しようとする問題点〕 上記従来技術は通常再生時にテープ上の折キズや、走
行機構系への瞬発的な外乱等で同一トラツク内の数ブロ
ツクにわたつて、トラツクジヤンプを起こした場合は、
この数ブロツク内では、２ブロツクで完結するC₁符号に
より誤りが検出できず、かつ、このC₁符号の情報に基づ
いてC₂訂正を行なうことにより誤訂正が発生することが
ある。さらに、２トラツクで完結されたインターリーブ
の順序も誤ることになるため、このまま出力すると時系
列的に異なるサンプルのデータの並びとなり（インター
リーブずれ）、あらかじめ記録した信号とは全く異つた
信号となつてしまうという問題があつた。 本発明の目的は、上記トラツクジヤンプを検出し、C₂
符号による誤訂正の発生およびインターリーブずれを防
止するデイジタル信号処理回路を提供することにある。 〔問題点を解決するための手段〕 上記目的は、符号が完結するトラツク単位あるいはイ
ンターリーブが完結するフレーム単位で、再生されるフ
レームアドレスあるいはブロツクアドレスの一致または
連続性を検査することによつて、各ブロツク単位でトラ
ツクジヤンプを検出し、該ブロツクのC₁符号を意図的に
誤まらせること、または、トラツクジヤンプを検出した
トラツクにおけるC₂訂正をC₁訂正時の情報を用いず、C₂
符号独自の情報によつてのみ訂正を行なう処理に切換え
ることにより達成される。 〔作用〕 上記トラツクジヤンプ検出におけるフレームアドレス
またはブロツクアドレスの検査は記録データに付加され
た同期信号，パリテイビツト，ブロツクアドレスの連続
性等を用い、再生時にこれら諸条件に応じてトラツクジ
ヤンプ検出開始タイミングを制御し、ブロツク単位でト
ラツクジヤンプを検出するのでドロツプアウトやランダ
ム誤り等でトラツクジヤンプの誤検出が少なく、またト
ラツクジヤンプの誤検出がわずかにあつてもC₂訂正語数
が減つて補間データが増えるだけであるから訂正処理に
おける誤動作はない。 〔実施例〕 以下、本発明の一実施例を第１図により説明する。第
１図はたとえばDATで代表されるデイジタル信号再生装
置に、本発明を用いたデイジタル信号処理回路の構成を
示すブロツク図である。図中１は復調回路,2は同期信号
検出保護回路,3はパリテイ検査回路,4はブロツクアドレ
スの検出回路,5はトラツクジヤンプ検出回路,6はRAM
（ランダムアクセスメモリー）,7はメモリー６とのデー
タ入出力を制御する回路,8はデータをメモリー６からリ
ード・ライトするアドレスを切換制御する回路,10は誤
りの検出および訂正を行なう回路,11は誤り検出訂正を
行なうためにメモリー６のデータをリード・ライトする
アドレスを生成する回路,12は誤り訂正後のデータをメ
モリー６から読み出すアドレスを生成する回路,13は誤
り訂正回路10で訂正不能データを補間する回路,14は各
回路を動作させるのに必要なタイミング信号を生成する
回路である。 まず、入力端子A,Bには、波形等化された再生データ
と、再生信号から抽出された再生クロツクが入力され、
同期信号検出保護回路２で再生データから所定の同期信
号を検出し、これによりタイミング回路14を同期，補正
するとともに、各シンボルを構成する所定のビツト単位
に分割して、復調回路１で、各シンボル毎にデイジタル
データをもとの２進数データに復調する。復調されたデ
ータは、データ制御回路７を介してRAM6に入力され、さ
らに、アドレス検出回路４で記録時に付加されたブロツ
クアドレス信号を検出・保護し、アドレス制御回路８に
より、RAMアドレスを生成して、インターリーブが完結
するフレーム分の全データをRAMに書き込む。以下、RAM
6に蓄えられたデータを訂正アドレス生成回路11により
所定のデータを読み出し、誤り検出訂正回路10で記録時
に、２重の系列で符号化されたC₁符号,C₂符号を順次復
号して誤りの検出および訂正を行なう。さらに、読み出
しアドレス生成回路12でインターリーブを解く順序でRA
M6から訂正後のデータを読み出す。 ただし、訂正時の情報に基き、訂正不能のデータにつ
いては補間回路13により、前後の正しいデータで前値保
持あるいは、平均値補間して出力端子Ｃから出力する。
DATの場合出力端子Ｃから出力される信号は、さらに、D
A変換することにより、アナログオーデイオ信号を得
る。 DATの誤り訂正符号は、C₁,C₂ともにリードソロモン符
号が用いられ、C₁系列が２ブロツク単位で完結する28シ
ンボルのオーデイオデータと、４シンボルのC₁検査シン
ボルの計32シンボルから成る符号長32の符号である。C₂
系列は、トラツク単位で完結する４ブロツクおきのオー
デイオデータ26シンボルと、C₂検査シンボル６シンボル
の計32シンボルで構成される。したがつて、リードソロ
モン符号の符号間最小距離はC₁が5,C₂が７となり、C₁符
号では誤りの位置が不明の任意の２シンボルの誤り訂正
ができる。誤りの位置が判明している場合は、４シンボ
ルの誤りで訂正可能であり、４重イレージヤ（消失）訂
正とある。C₂符号はそれぞれ３シンボル誤り訂正,6シン
ボルイレージヤ訂正ができる。そこでC₁符号で最大２重
誤り訂正を行ない、その状況に応じて誤り位置を示すフ
ラグをセツトし、C₂符号の復号の際にC₁訂正時にセツト
したフラグを用いてイレージヤ訂正を行なう。 このような訂正方式では、たとえば、テープの折キズ
やデープ走行系の外乱等で再生信号の数ブロツクが異な
るフレーム内にジヤンプするような現象が起きた場合に
も、上記訂正符号構成上、最低２ブロツクの信号が再生
できればC₁符号による誤りの検出と訂正が行なわれ、し
かも、この異なるフレームのブロツクによるC₁訂正情報
をもとに、C₂符号で誤り訂正を行なうことになり、C₂符
号時に誤訂正を引き起こす原因となる。また、誤訂正が
起きなくてもトランクジヤンプした数ブロツクのデータ
が、同一フレーム内のデータとして所定の処理がなされ
て出力されると、インターリーブルールが乱れることに
なり、再生時に、C₂系列によるサンプル順序で規則的か
つ連続的な異常データを発生させることになる。 そこで、本発明では、このようなトラツクジヤンプを
検出するために、第１図のトラツクジヤンプ検出回路５
で再生データからフレームアドレスを検出して、各ブロ
ツク毎にフレームアドレスの一致検査、あるいは各ブロ
ツク毎にアドレス検出回路４で検出保護されるブロツク
アドレスの連続性の検査および記録時に付加されるパリ
テイシンボルの検査回路５の出力を含む各種条件によつ
て、トラツクジヤンプが発生したかどうかを判別し、ト
ラツクジヤンプ検出時に誤り訂正回路10の処理を、C₂訂
正時にC₁訂正時の情報を用いて行なうイレージヤ訂正が
禁止されるように制御することでC₂による誤訂正の発生
を防止することができる。 第２図は本発明による他の一実施例を示す回路ブロツ
ク図であり、第１図と同一符号は同一機能を有する同一
回路である。 ここで、書き込みデータ制御回路９は、トラツクジヤ
ンプ検出回路５により、ブロツク単位でトラツクジヤン
プ等の異常再生を検出した場合に、RAM6への再生データ
書き込み処理を禁止する、あるいはデータ制御回路７を
制御して、各異常ブロツクの再生データのC₁検査シンボ
ルデータを所定のコードに変換する等、少なくとも訂正
時にC₁符号によつて必ず誤りと判別されるようにデータ
処理する。この結果、出力時に異常ブロツクのデータが
正しいデータと混合してインターリーブを解いたり、C₂
訂正時にC₁符号による誤り検出の誤つた情報を用いて誤
訂正を起こすことがなく、異常ブロツクのデータは必ず
正しいデータから生成される補間データで置換されるこ
とにより、インターリーブずれおよびC₂誤訂正による異
常データの発生を防止することができる。 第３図は本発明による他の一実施例を示す回路ブロツ
ク図であり、第１図，第２図と同一符号は同一機能を有
する同一回路である。 本実施例では、トラツクジヤンプ検出回路５における
トラツクジヤンプ判別の信頼性に応じて、RAMへ書き込
むデータ処理を施すか、C₂イレージヤ訂正を禁止するか
を選択する。これはRAMへ書き込むデータを変換あるい
は、禁止することによつて意図的にC₁エラーとすること
で、トラツクジヤンプの誤検出が増えると、２ブロツク
単位で全データを破壊しエラーレートを悪化させ、本来
訂正可能であるケースも、システム上ミユートがかかつ
たり聴感上検知できる程再生データの忠実度をそこなう
場合が考えるため、トラツクジヤンプ判別の信頼性が高
い条件で実施する。 このようにした場合、逆にトラツクジヤンプの検出も
れが発生しやすくなるため、さらに検出もれのない条件
でC₂イレージヤ訂正を禁止する。この場合ならば誤検出
が発生してもC₁訂正情報によつて、本来C₂符号では６シ
ンボルまでのイレージヤ訂正が可能だつものを、C₁訂正
情報を用いず、C₂符号によるシンドロームチエツクのみ
で、２シンボル訂正までしか実施しないことで訂正能力
は低下するが、訂正不能ワードについては、前後の正し
いデータを用いて補間処理されるため、聴感上不快感を
与えず、誤つたC₁訂正情報を用いたC₂誤訂正を完全に防
止できる効果がある。 本発明による実施例の動作を、第４図のタイミング図
で説明する。 第４図Ａは第１図〜第３図のタイミング生成回路14で
発生させるシリンダサーボ基準信号である。DATの場合
は、通常再生時シリンダー回転数は2000rpmであるた
め、１周期30msecである。この基準信号によつてシリン
ダーの回転数およびシリンダーに取り付けられたヘツド
の位相関係を一定に保ち、２ヘツド90゜巻き付けの場
合、図Ｂに示した90゜毎のタイミングで再生信号を得
る。DATのフオーマツトでは、再生信号90゜の中央にオ
ーデイオのPCMデータ，両端にはサブコードデータ（図
中.S）があり、サブコードエリアと、PCMエリアの間に
トラツキング用のパイロツト信号等が配置されている。
また、図Ｊは、RAM処理のタイミングの一例を示したも
ので、データ書き込みは再生信号Ｂを、リアルタイムで
RAMに転送するタイミングでたとえばRAMスロツト（１）
を使用し、さらに、RAMでは標本化周波数のチヤンネル
数倍の周期で訂正後のPCMデータを読み出す必要がある
ため、これを、RAMスロツト（２）で処理することによ
り、書き込みおよび読み出しタイミングが重ならない様
にする。また、訂正処理は、読み出しと同じスロツト
（２）で行ない、読み出しタイミングの間を利用して同
一トラツク内で完結できる様に処理する。RAMの容量が
大きければもちろん訂正処理を１トラツク遅延させるこ
とも可能である。訂正処理を同一トラツク内で完結させ
るためには、C₁訂正処理開始タイミングからわかる様に
PCMデータが１トラツク分そろう前に訂正処理が開始さ
れる。 したがつて、再生信号中のPCM部分は、図Ｉで示した
データ書込みエリア内に有り、かつデータ書込みのため
に検出するブロツクアドレスが、C₁訂正アドレスに対し
て先行していなければならない。また、図Ｃはブロツク
アドレス検出を保護するための、PCMエリアゲート信号
であり所定の条件判断で検出されたブロツク・アドレス
をロードし、条件が満たない時はカウントアツプするカ
ウンタにより生成される。図Ｄがこのロード信号であ
る。PCMエリア外では、ブロツクアドレスの検出処理は
行なわないとともに、PCMエリア信号内でかつ、前記所
定の条件が最初に満足する。すなわち、トラツク内の正
しい先頭ブロツクが検出される図中Ｃまでの間は、RAM
へ書き込むデータをイニシヤライズする。（図中ｇ領
域） ブロツクアドレスの検出条件としては、たとえば同期
信号の検出有無，パリテイチエツク，検出ブロツクアド
レスの連続性，検出ブロツクアドレスのC₁訂正アドレス
に対するアドレス先行性等が挙げられる。ここで図Ｂに
示すように、トラツクの先頭ａがドロツプアウトで欠落
し、図中ｂで示すエリアがトラツクジヤンプしたとする
と、ロード信号ＤはPCMエリアＣ内では、ドロツプアウ
トａが終了する図中ｃで初めて生成される。また数ブロ
ツクにわたつてトラツクジヤンプｂが発生しても、上記
条件では検出できず、図中ｆに示すようにロード条件が
成立する場合が十分起こり得る。そこで、上記条件に合
わせて、さらに、フレームアドレスを検出し、各ブロツ
ク単位で一致検査、あるいは、図中ｆのようにトラツク
ジヤンプ時ロード条件が成立する場合には、本来起こり
得ない保護されたブロツクアドレスの非連続性を検出す
ることによつて、ブロツク単位でトラツクジヤンプ検出
信号Ｇを出力する。ただし、図Ｆに示すようにPCMエリ
ア内Ｃでかつ初めて、ロード条件が成立する図中ｅから
トラツクジヤンプを検出することによつて、先頭のドロ
ツプアウトａで生じる異常によつてトラツクジヤンプの
誤検出を防止する。この検出エリア信号Ｆは、たとえ
ば、トラツク単位で生成されるデータ書込みエリア、す
なわち、トラツクの先頭でセツトし、PCMエリア信号Ｃ
でゲートをかけ、最初のロード条件Ｃで閉じる先頭フラ
グ（図Ｅ）を生成し、フラグが閉じた瞬間（ｄ）からPC
Mエリア内でのみ、トラツクジヤンプの検出回路を動作
させる様に制限することで信頼性を高めることができ
る。 トラツクの先頭が正しく検出されるまでの信号Ｆの領
域は、図中、ｇと同一エリアでRAMのイシヤライズ処理
となり、検出データはRAMに書き込まれない。また、ト
ラツクジヤンプ検出信号が出力されたブロツク（図中
ｈ）は、RAMへのデータ書き込み禁止あるいは、少なく
ともC₁訂正時に誤りと判別できる様に、C₁検査のシンボ
ルのデータを変換することにより、C₂誤訂正およびイン
ターリーブずれを防止し異常データが出力されない様に
する。ここで、トラツクジヤンプ検出時にC₁検査シンボ
ルのデータを変換して、C₁訂正時に必ず誤りとなる様に
させるのは、トラツクジヤンプが誤検出であつた場合
は、C₁訂正時に行なうシンドロームチエツクでC₁訂正時
に誤りと判別されたデータが、再び正しいデータとして
再生できることにより、誤り訂正効果が高くなるといつ
た効果があるためであり、もちろん、ブロツク内全デー
タの変換あるいは、C₁検査シンボル以外のデータ変換に
よつてC₁訂正時に誤りと判別させるようにしても、C₂誤
訂正，インターリーブずれに対する効果は同様に得るこ
とができる。 また、前記トラツクジヤンプ検出信号Ｇが１トラツク
内で一度でも出力された場合に、C₂訂正処理タイミング
を完全にカバーする様な信号Ｈで、C₂訂正の処理方法
を、C₁訂正時の情報を用いて行なうイレージヤ訂正のみ
禁止することによつても、C₂誤訂正を防止することがで
きる。このC₂訂正処理制御は、トラツクジヤンプが検出
されたトラツクのデータを、C₂訂正する直前までのタイ
ミングで状態が確定し、C₂訂正が終了した後にセツトす
るタイミングでよく、第２図で示したトラツク完結処理
の場合は毎トラツクの先頭でセツトし、PCMエリア内で
トラツクジヤンプを検出して、C₂訂正アルゴリズムを切
換えればよい。 本発明によるトラツクジヤンプ検出処理の一実施例
を、第５図のフローチヤートにより説明する。本実施例
では、第４図で示した如く、再生信号と同一のトラツク
内で訂正処理が完結するタイミングの場合で示してい
る。即ち、図中、分岐a,cによつてトラツクの先頭もし
くはPCMエリア外で検出回路を初期セツトする（ｂ）。 これは、PCMエリア信号は再生信号に追従すること、
さらに、回転シリンダの位相が乱れる場合があることを
考慮し、PCMエリア信号が所定のRAM処理タイミングとず
れた場合にも、トラツクジヤンプ誤検出や、訂正処理ア
ルゴリムズ変更のタイミングエラーによる誤動作を防止
するためである。検出回路が初期セツトされた後は、分
岐ｄによつて検出したブロツクアドレスが偶数の場合の
み、本トラツクジヤンプ検出処理が動作する様に制御す
る。これは、本実施例では、フレームアドレスのチエツ
クを主にして、トラツクジヤンプの検出を行なうもの
で、DATの場合フレームアドレスは偶数ブロツクにしか
記録されないためである。 分岐ｅでは、トラツクジヤンプ検出動作が開始された
後かどうかにより、処理を切換える。即ち検出回路の初
期セツト（ｂ）によつて、検出エリアをオフしておき、
分岐ｅによつて、先頭時には、条件１を満たした場合
（分岐ｆ）に初めて、トラツクジヤンプ検出動作をスタ
ートさせ（検出エリアオープンｇ）、同時にレジスタ1,
2に検出したフレームアドレスをラツチする。レジスタ
１へは条件１を満足するブロツクのフレームアドレス信
号がトラツク内最初に１回しかラツチされず、これは、
以下、順次検出されるフレームアドレス信号と、比較す
べき基準となるので、条件１には、正しいフレームアド
レスが確実に検出される条件を選択しなければならな
い。つまり、厳しすぎる条件では、トラツクジヤンプ検
出動作スタートが遅れ、その間にトラツクジヤンプが発
生した場合に検出もれが起こるといつた問題が出てくる
ためである。そこで、条件１には、前述したPCMエリア
信号を生成するカウンタのロード条件と同じくすれば先
頭のロード条件が満足するまでは、ブロツクアドレス検
出保護回路において、RAMイニシヤライズ動作が行なわ
れ、トラツクジヤンプ検出スタート以前で、トラツクジ
ヤンプが発生してもRAM上は再生データが書き込まれな
いから、再生処理および出力信号に異常を起こすことは
ない。先頭時、条件１が満足した場合は、レジスタ1,2
共に、同一のフレームアドレスがラツチされ、分岐ｈに
よつて実際には、次に検出されるフレームアドレスから
トランジスタジヤンプの検出動作に入る。検出動作に入
つてから２番め以降に検出されるフレームアドレスは、
レジスタ２にラツチされ、レジスタ１の基準となるフレ
ームアドレスとの一致を行ない、もし一致していれば正
常な再生をしていると判断し、もし、一致しなければ条
件２および条件３を判別することによつてドロツプアウ
トや、ランダムエラーによるフレームアドレスの不一致
であることを識別する。すなわち、条件2,3には単純な
ドロツプアウトやランダムエラーの発生で、フレームア
ドレスが一致しない場合には、非常に高い確率で満足し
なくなる条件を選択することによつて、条件2,3を満た
し、かつフレームアドレスが一致しない場合をトラツク
ジヤンプの発生であると判別する。 ここで、条件２によつてトラツクジヤンプを検出した
場合は、検出したブロツクのデータは、C₁符号によつて
誤りが検出されない場合が十分考えられるから、RAMへ
書き込む際、前述した如く少なくともC₁訂正時に誤りが
検出できる様に、C₁検査シンボルのデータ変換あるいは
データ書込み禁止とする。 さらに、条件３によつてトラツク内において１度でも
トラツクジヤンプを検出した場合には、そのトラツクに
おけるC₂訂正処理を、C₁訂正時の情報を用いたC₂イレー
ジヤ訂正のみ禁止することにより、イレージヤ訂正によ
る誤訂正の発生を防ぐ。この場合、C₂符号では最大６重
イレージヤ訂正が可能だつたものが、最大２シンボルま
での誤り訂正となり、訂正能力は落ちるが、30msecのフ
レーム単位で出力信号に補間データが増えるだけで誤訂
正による異常信号の発生を防ぐことができ、オーデイオ
信号の場合、聴感上全く問題がない。 本実施例における条件1,2,3の具体的な要素として、
たとえば以下のような条件を組合わせることにより構成
できる。（１）同期信号検出結果，（２）パリテイチエ
ツク結果，（３）再生，ブロツクアドレス信号の連続
性，（４）再生，ブロツクアドレスのC₁訂正アドレスに
対する先行性，等である。ここで、前記条件1,2,3の構
成の一実施例を述べる。まず条件１は、PCMエリアカウ
ンタのロード条件と同一とすると効果が高い事は前述し
たが、このロード条件で基準となるフレームアドレスを
ラツチするので、誤検出が少なくなる様上記（１）〜
（４）の全ての条件構成となる。条件2,3は、共にトラ
ツクジヤンプの検出に関与するものであり、条件２では
RMA書き込みデータの変換によつて意図的にC₁誤りとす
るものであるから、条件２の誤検出が多いと、エラーレ
ートが悪くなる問題が生ずる。このため、少々の検出も
れよりも誤検出を極力少なくする条件構成が適してお
り、たとえば条件１と同じくロード条件である前記
（１）〜（４）全てを含む構成とする。あるいは、フレ
ーム単位でカウントおよび条件ロードを行なう保護カウ
ンタを用いて、フレームアドレスを毎フレーム検出保護
し、検出保護されたフレームアドレスを基準のフレーム
アドレス信号とする。または、検出保護されたフレーム
アドレスと、入力端子38で入力されるフレームアドレス
との一致結果をロード条件に追加した条件とすることで
基準となるフレームアドレス信号の信頼性が高くなり、
トラツクジヤンプ検出動作の信頼性，効果がより向上す
る。条件３では、第５図処理ｊまでのフローで検出もれ
となるトラツクジヤンプに対して保護をかけるもので、
条件３の誤検出によりC₂訂正能力が低下しても、出力オ
ーデイオ信号の聴感上の影響は極めて小ない。したがつ
て、誤検出よりもむしろ検出もれのない条件とすること
を優先する方が効果的であり、上記（１），（２）の条
件構成あるいは（２）のパリテイチエツクのみとするの
が適している。 第５図で示した本発明によるトラツクジヤンプ検出処
理を実現するトラツクジヤンプ検出回路の一実施例を第
６図により説明する。図中、20,21はレジスタ,22はフレ
ームアドレスの一致チエツク回路,23,25はセツトリセツ
トフリツプフロツプ回路,24,26はＤ−フリツプフロツプ
回路,27〜32はANDゲート回路,33〜42は入力端子,43,44
は出力端子である。レジスタ20,21は前述したフレーム
アドレスをラツチするための回路であり、レジスタ20に
は基準のフレームアドレス信号を先頭１回だけラツチし
てホールドするため、ラツチクロツクはフレームアドレ
スラツチクロツク１と、フレームアドレスが記録されて
いるブロツクのみ検出するためのブロツクアドレス▲
▼信号と、条件１およびトラツクジヤンプの検出エ
リアを生成するセツトリセツトフリツプフロツプ回路23
の出力とをゲート28で条件積をとつて入力する。 検出エリアの生成回路を構成するセツトリセツトフリ
ツプフロツプ23は、トラツクの先頭で初期セツトし、レ
ジスタ20に基準のフレームアドレス信号がラツチされる
とリセツトされ、検出エリアがオープンとなる。検出エ
リアがオープンされていない間はレジスタ20はリセツト
されており、レジスタ21には、２ブロツク毎に信号がラ
ツチされて、レジスタ20,21との一致結果が得られない
ため、トラツクジヤンプの誤検出が誘発されやすくなる
が、これを防ぐためにトラツクジヤンプ検出信号の出力
段近くで、PCMエリア外または検出エリア外では、Ｄ−
フリツプフロツプ回路24,26をリセツトする。フレーム
アドレスの不一致信号はゲート31,32によつて、さらに
条件2,3によつて判別され、フレームアドレスが一致せ
ずかつ条件３を満足した信号は、Ｄ−フリツプフロツプ
回路24にラツチされ、トラツクの先頭でリセツトされる
セツトリセツト回路25によりトラツク内で１度もフリツ
プフロツプ24に前記状況が発生した場合は、C₂訂正タイ
ミングをカバーするタイミングで、C₂訂正処理変換のた
めの制御信号（第４図Ｈ）を出力端子44から出力する。 また、フレームアドレスが一致せずかつ条件２が満足
した場合は、これをブロツク内のPCMデータエリア直前
のタイミングであるクロツク２により、毎ブロツクラツ
チし、入力端子42からは、C₁検査シンボルの領域である
奇数ブロツクの最後８シンボル分のエリアを識別するコ
ントロール信号が入力され、ゲート27によりトラツクジ
ヤンプが検出されたブロツクのC₁検査シンボルのみ、ゲ
ートされた信号が出力端子43から出力される。これによ
りRAM書き込みデータを、たとえば全ビツト“1"等のコ
ード変換することにより、該当ブロツクのC₁訂正時には
必ず誤りとなる。これにより、トラツクジヤンプによる
C₂誤訂正、およびインターリーブずれを起こしたままの
異常出力を防ぐことができる。 本発明によるトラツクジヤンプ検出処理の他の一実施
例を、第７図のフローチヤートにより説明する。本実施
例では、トラツクジヤンプが起こつた場合、数ブロツク
の間で前述したロード条件が成立してしまうことによ
り、検出保護されたブロツクアドレスの連続性がそこな
われることに着目し、これを主な条件として、トラツク
ジヤンプを検出する実施例である。図中ａ〜cdおよびｌ
は第５図で示した機能，処理と同一内容である。また、
図中ｅ〜ｇはトラツクジヤンプの検出エリアを確定する
ための専用の処理であり、第５図で述べた同一の理由に
より、条件４は、ロード条件と同じくすることが適して
いる。トラツクジヤンプ検出動作が開始された後は、分
岐ｈにおいてアドレス検出回路によつて検出保護された
ブロツクアドレスの連続性をチエツクする。ここでトラ
ツクジヤンプが数ブロツクにわたつて発生し、これらの
ブロツクでロード条件が成立すれば、ブロツクアドレス
を検出保護するカウンターに異なるフレームのブロツク
アドレスがロードされることになり、トラツクジヤンプ
の前後でブロツクアドレスが連続する確率はブロツクア
ドレス全７ビツトのうち、チエツクするビツト数が多く
なるほど小さくなる。従つて、検出保護されたブロツク
アドレスの非連続性が検出された場合は、ただちにトラ
ツクジヤンプの発生と判断でき、その場合は前述と同
様、訂正回路におけるC₂イレージヤ訂正処理を禁止す
る。ところがトラツクジヤンプが発生しても誤検出の少
ない厳しいロード条件では成立しないことがあり、ブロ
ツクアドレスは単純カウントアツプにより保護されたま
ま、異なるフレームのデータを数ブロツク分RAMに書き
込んでしまう。この場合は、C₂誤訂正が発生しやすくな
る。即ち、トラツクジヤンプの検出もれである。したが
つて分岐ｈで検出ブロツクアドレスの非連続性が検出さ
れない場合は、さらに分岐i,jにより誤検出よりも検出
もれの少ない条件を考慮して選択する。たとえば条件５
は、パリテイチエツク結果を用い、パリテイ条件が成立
しかつ、分岐ｊで再生ブロツクアドレスと検出ブロツク
アドレスの一致が検出できなかつた場合はトラツクジヤ
ンプと判断する。分岐ｉのパリテイチエツク条件が成立
しない場合は、ドロツプアウトによりロード条件が成立
せずにブロツクアドレスは保護された状況であると判断
でき、分岐ｊで再生ブロツクアドレスと、検出ブロツク
アドレスの一致が検出された場合は、ロード条件が成立
するエラーのない通常の再生状況のパスである。 第７図で示した本発明によるトラツクジヤンプ検出処
理を実現するトラツクジヤンプ検出回路の一実施例を、
第８図により説明する。 図中、50〜57は入力端子,58はトラツクジヤンプ検出
時の誤り訂正処理切換制御信号の出力端子,59は第１図
〜第３図で示したアドレス検出回路４を構成する検出保
護用アドレスカウンタ,60はラツチ回路,61は検出ブロツ
クアドレスの連続性検出回路,62は再生ブロツクアドレ
スと、検出ブロツクアドレスの一致検出回路,63は検出
エリア生成回路を構成するセツトリセツトフリツプフロ
ツプ回路,64,65はANDゲート,66はORゲート,67はＤ−フ
リツプフロツプ回路,68はセツトリセツトフリツプフロ
ツプ回路である。アドレスカウンタ59では再生したブロ
ツクアドレス信号を入力し、このブロツクの再生時に前
述したロード条件が成立すればこれをロードし、成立し
なければクロツクにより単純カウントアツプすることに
よつてブロツクアドレスを保護する。したがつて、ドロ
ツプアウトやランダムエラーが存在しても通常の再生状
態ではアドレスカウンタ59の出力である検出ブロツクア
ドレス信号はほとんどの場合、連続性を保つことにな
る。ただし、トラツクジヤンプが発生した場合は、その
ブロツクについて容易にロード条件が成立し、その結果
ロードされるブロツクアドレスは連続性をそこなう確率
が非常に高くなる。従つて、検出ブロツクアドレスをラ
ツチ回路60で１ブロツク遅延され、ラツチ回路60とアド
レスカウンタ59の出力とで検出ブロツクアドレスの連続
性を連続性検出回路61で検出し、非連続性が１トラツク
内で１ブロツクでも検出された場合は、ゲート66を介し
てＤ−フリツプフロツプ回路67にラツチし、セツトリセ
ツトフリツプフロツプ回路68をセツトすることで、C₂訂
正処理切換信号を生成する。また、検出ブロツクアドレ
スの連続性チエツクでトラツクジヤンプの検出もれが発
生することを考慮して、さらに、アドレスカウンタの入
出力信号、即ち再生ブロツクアドレスと、検出ブロツク
アドレスとの一致を、一致検出回路62でチエツクし、条
件５すなわちパリテイチエツクが成立しかつ、検出／再
生ブロツクアドレスが一致しないときのみをゲート65で
検出して、トラツクジヤンプと判断する。 検出エリア生成回路および誤り訂正処理の制御信号生
成回路を構成するセツトリセツトフリツプフロツプ63お
よび68は、誤り訂正処理が再生信号と同一トラツク内で
完結される場合は、入力端子50からトラツクの先頭信号
を入力することにより初期セツトし、検出エリアは条件
４（たとえばロード条件と同一）の成立によつて検出エ
リアをオープンにするとともに、PCMエリア外または検
出エリア外ではトラツクジヤンプ誤検出防止のために、
トラツクジヤンプ検出信号のラツチ回路であるＤ−フリ
ツプフロツプ67をリセツトする。 〔発明の効果〕 本発明によれば記録媒体における傷や、メカ走行系の
外乱等により、通常再生では起こり得ない異なるフレー
ム信号のクロス再生や、トラツクジヤンプ再生がブロツ
ク単位あるいは、訂正処理が完結するトラツク単位で検
出でき、この検出信号を用いて、上記異常再生発生時の
みメモリーへのデータ書き込み制御あるいはC₂訂正処理
をイレージヤ訂正のみ禁止することにより、異フレーム
データのC₁訂正時に必ず誤りが検出できる、または誤つ
たC₁訂正時の情報を用いてC₂イレージヤ訂正を行うこと
がないので、C₂誤訂正あるいはインターリーブずれによ
る異常データの出力を防止する効果がある。

【図面の簡単な説明】 第１図，第２図，第３図は本発明の一実施例のデイジタ
ル信号再生回路ブロツク図、第４図は、第１図〜第３図
で示した回路の動作タイミング図、第５図は本発明のト
ラツクジヤンプ検出処理の一実施例を示すフローチヤー
ト図、第６図は第４図のトラツクジヤンプ検出処理を実
現する一実施例のトラツクジヤンプ検出回路図、第７図
は本発明によるトラツクジヤンプ検出処理の他の一実施
例を示すフローチヤート図、第８図は第７図のトラツク
ジヤンプ検出処理を実現する一実施例のトラツクジヤン
プ検出回路図である。 ３……パリテイ検査回路 ４……ブロツクアドレス検出保護回路 ５……トラツクジヤンプ検出回路 ６……RAM、７……データ制御回路 ８……RAMアドレス制御回路 ９……書込みデータ制御回路 10……誤り検出訂正回路 22……フレームアドレス一致回路 61……検出ブロツクアドレス連続性検出回路 62……再生／検出ブロツクアドレス一致回路 23,63……トラツクジヤンプ検出エリア生成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑中 裕治 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 坂本 俊一郎 埼玉県川越市山田字西町25番地１ パイ オニア株式会社川越工場内 (72)発明者 三宅 一郎 埼玉県所沢市花園４丁目2610番地 パイ オニア株式会社所沢工場内 (72)発明者 涌村 進一 埼玉県所沢市花園４丁目2610番地 パイ オニア株式会社所沢工場内 (56)参考文献 特開 昭62−208472（ＪＰ，Ａ) 特開 昭60−136961（ＪＰ，Ａ) 特開 昭61−145705（ＪＰ，Ａ) 特開 昭59−140738（ＪＰ，Ａ) 特開 昭57−46585（ＪＰ，Ａ) 特開 昭62−16277（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．ディジタルデータに第１の誤り訂正符号および第２
   の誤り訂正符号を付加し、前記ディジタルデータおよび
   誤り訂正符号を所定のビット毎に分割してブロックと
   し、ブロック毎に同期信号、ブロックアドレスおよびト
   ラック識別アドレスを付加し、複数個のブロックでトラ
   ックを構成して記録されたディジタル信号を再生する装
   置であり、再生ディジタルデータを再生ブロックアドレ
   スを用いて記憶回路に記憶し、前記第１および第２の誤
   り訂正符号により順次訂正処理を行うディジタル信号の
   再生装置において、 前記トラック内の前記トラック識別アドレスの基準とな
   る値を記憶する第１の記憶回路と、 前記トラック内で検出された前記トラック識別アドレス
   の値を順次記憶する第２の記憶回路と、 前記第１の記憶回路に記憶されているトラック識別アド
   レスの値と前記第２の記憶回路に記憶されているトラッ
   ク識別アドレスの値の同一性を検査する検査回路と、 前記検査回路において、異常が検出された場合に、少な
   くとも第１の誤り訂正符号で誤りが検出されるように前
   記記憶回路へのデータ書き込み禁止あるいは書き込むデ
   ータを変換する制御回路と を設けたことを特徴とするディジタル信号再生装置。 ２．前記第１の記憶回路には、前記トラック内で最初に
   正しく検出された前記トラック識別アドレスの値を記憶
   し、 前記第２の記憶回路には前記トラック内で２番目以降に
   正しく検出された前記トラック識別アドレスを順次記憶
   することを特徴とする特許請求の範囲第１項記載のディ
   ジタル信号再生装置。 ３．前記検査回路において、異常が検出された場合に、
   前記誤り訂正符号による訂正処理を切換えることを特徴
   とする特許請求の範囲第１項または第２項記載のディジ
   タル信号再生装置。 ４．前記検査回路において異常が検出された場合に、前
   記第２の誤り訂正符号による訂正処理を、第１の誤り訂
   正符号による誤り検出情報を用いないで行うように切換
   えることを特徴とする特許請求の範囲第３項記載のディ
   ジタル信号再生装置。