[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS62173749A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62173749A
JPS62173749A JP61016245A JP1624586A JPS62173749A JP S62173749 A JPS62173749 A JP S62173749A JP 61016245 A JP61016245 A JP 61016245A JP 1624586 A JP1624586 A JP 1624586A JP S62173749 A JPS62173749 A JP S62173749A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
lead
pellet
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61016245A
Other languages
English (en)
Inventor
Eizo Ito
伊藤　栄三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61016245A priority Critical patent/JPS62173749A/ja
Publication of JPS62173749A publication Critical patent/JPS62173749A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は信頼性の高い多ピンの半導体装置に関するも
のである。
〔従来の技術〕
第６〜８図は従来の半導体装置を示し、第６図はその断
面図、第７図は要部斜視図、第８図は第７図の平面図で
ある。
図において、１はキャップ材、２はベース基板、２ａは
ペレット載置部、３はリードフレーム、３ａはリードフ
レーム３のリード部、５は絶縁接着部材、７は金属細線
、８はペレット載置部２ａに固定したペレット、８ａは
ペレット電極である。
この半導体装置の組立て手順は次のとおりである。まず
、ベース基板２にリードフレーム３を絶縁接着部材５に
より接着する。ついで、ペレット８をベース基板２のペ
レット載置部２ａに接着し、ペレット′ｒ！！、ｍｓａ
とリードフレーム３の各リード部３ａを金属細線７で接
続する。次に、キャップ材１をリードフレーム３の上に
絶縁接着部材５で、ペレット８と金属細線７を被うよう
に接着する。
このようにしてペレットを内蔵した半導体装置は組み立
てられる。
〔発明が解決しようとする問題点〕
従来の半導体装置は、以上のように一枚のＩＪ−ドフレ
ーム３を使用するので、リードフレーム３のリード部３
ａのピッチＰ１（第８図）を対向するペレット電極８ａ
のピッチＰ２に合わせて小さくしようとしても、リード
フレーム３の加工精度に制約され限界がある。このため
、リード部３ａのピッチＰ１がペレット１！極８ａのそ
れＰ２より大きくなり、第８図のように、金属細線７が
放射状の配線となる。その結果、矢符Ａで示す部分にお
いて、金属細線７が隣接する他のリードフレーム３と短
絡する可能性が高くなり、多ピンの半導体装置の設計が
困難となるという問題があった。
この発明は、このような従来の問題点を解消するために
なされたもので、内部短絡のおそれがない信頼性の高い
多ビンの半導体装置を得ることを目的とする。
〔問題点を解決するだめの手段〕
この発明に係る半導体装置は、リードフレームを、ペレ
ットを載置するベース基板とキャップ部材との間に、絶
縁接着部材で接着してなる中空パッケージ構造を有する
半導体装置において、前記リードフレームとして、複数
枚のリードフレームを絶縁性シート部材を挟んで積層し
た積層リードフレームを使用したものである。
〔作　用〕
この発明における積層リードフレームは、複数枚のリー
ドフレームを、絶縁性シート部材″を挟んで積層したも
のであるから、一方のリードフレームのリード部と他方
のリードフレームのリード部とを、平面配置において、
近接ないし接触させ、あるいは一部重ねて配置すること
ができ、したがってリード部のピンチをペレット電極の
それに合わせることが可能となる。このため、リード部
とペレット電極とと接続する金属細線が隣接する他のリ
ード部と短絡するおそれはなくなり、半導体装置の多ピ
ン化が容易となる。
〔発明の実施例〕
以下、この発明の第１実施例を第１〜３図によって説明
する。
第１図はその断面図、第２図は第１図の要部斜視図、第
３図は第２図の平面図である。
図において、１はキャップ材、２はベース基板で、２ａ
はペレット載置部、３は第一層リードフレームで、３ａ
はそのリード部、４は第二層リードフレームで、４ａは
そのリード部、５は絶縁接着部材、６は第一層リードフ
レーム３と第二層リードフレーム４０間の絶縁性を保つ
だめの絶縁性シート部材、７は後述のペレット電極８ａ
とリードフレーム３．４のリード部３ａ、４ａと′ｆ：
接続する金属細線、８はベース基板２のペレット載置部
２ａに接着されたペレットである。Ｆは積層リードフレ
ームであって、上記２枚のリードフレーム３．４を、＠
球性シート部材６を挟んで積層したものである。
上記絶縁性シート部材６としては、例えば、ガラス繊維
シートに低融点ガラスを含浸させたシート部材、または
、Ｂステージ（半硬化）シリコン樹脂シート部材、ある
いはガラス繊維シートにエポキシ系接着剤を含浸させた
シート部材を使用する０ この半導体装置の組立て手順は次のとおりである。まず
、ベース基板２に、第一層リードフレーム３と第二層リ
ードフレーム４を絶縁性シート部材６を挟んで積層した
積層リードフレームＦを絶縁接着部材５によって接着す
る。ついで、ペレット８をベース基板２のペレット載置
部２ａに接着シ、ペレット電極８ａと第一層リードフレ
ーム３の各リード部３ａ及び第二層リードフレーム４の
各リード部４ａとを金属細線７で接続する。次に、キャ
ップ材１を積層リードフレームＥの上に絶縁接着部材５
で、ペレット８と金属細線７全被うように接着する。
この実施例の積層リードフレームＦは、第一層＋）−Ｆ
７Ｌ／−ム３とｉ二層リードフレーム４全、絶縁性シー
ト部材６を挟んで積層するから、第一層リードフレーム
３のリード部３ａと第二層リードフレーム４のリード部
４ａとを、平面配置する場合、第３図のように、交互に
間をつめて配置し、それらのリード部３ａ、４ａのピッ
チＰ３を対向するペレット電極８ａのピッチＰ４に合わ
せることができる。このため、各リード部３ａ、４ａと
各ペレット電極８ａを接続する金属細線７は隣接する他
のリード部３ａまたは４８と平行に配線され、両者が短
絡するおそれはない。したがって、半導体装置の多ピン
化が容易となる。
第４図及び第５図はこの発明の第２実施例を示す。
第４図は第１図に、第５図は第３図にそれぞれ対応する
図で、同一または相当部分には同符号が付しである。こ
の実施例は、金属細線上接続するリード部３ａ、４ａは
、第１実施例と同様に配置し、取出しリード部３ｂ、４
ｂは間隔をおいて同一面上に並列配置し、リード部３ａ
ｓ４ａと取出しリード部３ｂ、４ｂとをつなぐ連結リー
ド部３ｃ、４ｃは放射状に配置することによって、リー
ド部全体を屈曲させて外側へ開いた構造にした例である
。リード部３ａと４ａ及び連結リード部３Ｃと４Ｃば、
互に接触するので、絶縁性シート部材６で絶縁しである
。作用効果ｔ／′ｉ第１実施例と同じである。
なお、上記各実施例では、２枚のリードフレームを使用
した例を示したが、３枚以上のリードフレーム全使用し
ても、上記実施例と同様の効果が得られる。
〔発明の効果〕
以上のように、この発明によれば、複数枚のリードフレ
ームを絶縁性シートを介して積層した積層リードフレー
ムを使用するので、内部短絡のおそれのない信頼度の高
い多ピンの半導体装置が得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の第１実施例による半導体装置の断面
図、第２図は第１図の要部斜視図、第３図は第２図の平
面図、第４図はこの発明の第２実施例による半導体装置
の断面図、第５図は第４図の要部平面図、第６図は従来
の半導体装置の断面図、第７図は第６図の要部斜視図、
第８図は第７図の平面図である。 １はキャップ材、２はペース基板、３は第一層リードフ
レーム、４は第二層リードフレーム、５は絶縁接着部材
、６は絶縁性シート部材、７は金属細線、８はペレット
である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (4)

    【特許請求の範囲】
  1. （１）リードフレームを、ペレットを載置するベース基
    板とキャップ材との間に、絶縁接着部材で接着してなる
    中空パッケージ構造を有する半導体装置において、前記
    リードフレームとして、複数枚のリードフレームを絶縁
    性シート部材を挟んで積層した積層リードフレームを使
    用することを特徴とする半導体装置。
  2. （２）絶縁性シート部材は、ガラス繊維シートに低融点
    ガラスを含浸させたシート部材であることを特徴とする
    特許請求の範囲第１項記載の半導体装置。
  3. （３）絶縁性シート部材は、Ｂステージ（半硬化）シリ
    コン樹脂シート部材であることを特徴とする特許請求の
    範囲第１項記載の半導体装置。
  4. （４）絶縁性シート部材は、ガラス繊維シートにエポキ
    シ系接着剤を含浸させたシート部材であることを特徴と
    する特許請求の範囲第１項記載の半導体装置。
JP61016245A 1986-01-27 1986-01-27 半導体装置 Pending JPS62173749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61016245A JPS62173749A (ja) 1986-01-27 1986-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61016245A JPS62173749A (ja) 1986-01-27 1986-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS62173749A true JPS62173749A (ja) 1987-07-30

Family

ID=11911169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61016245A Pending JPS62173749A (ja) 1986-01-27 1986-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS62173749A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156661A (ja) * 1988-12-09 1990-06-15 Mitsui High Tec Inc リードフレームおよびその製造方法
JPH02196450A (ja) * 1989-01-25 1990-08-03 Nec Corp 樹脂封止型半導体装置
JPH02209760A (ja) * 1989-02-09 1990-08-21 Shinko Electric Ind Co Ltd 多重リードフレーム
JPH0327563A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
FR2664097A1 (fr) * 1990-06-28 1992-01-03 Sgs Thomson Microelectronics Boitier de circuit integre et son procede de fabrication.
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
JPH02156661A (ja) * 1988-12-09 1990-06-15 Mitsui High Tec Inc リードフレームおよびその製造方法
JPH02196450A (ja) * 1989-01-25 1990-08-03 Nec Corp 樹脂封止型半導体装置
JPH02209760A (ja) * 1989-02-09 1990-08-21 Shinko Electric Ind Co Ltd 多重リードフレーム
JPH0327563A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
FR2664097A1 (fr) * 1990-06-28 1992-01-03 Sgs Thomson Microelectronics Boitier de circuit integre et son procede de fabrication.

Similar Documents

Publication Publication Date Title
US6153924A (en) Multilayered lead frame for semiconductor package
US5086018A (en) Method of making a planarized thin film covered wire bonded semiconductor package
US5151559A (en) Planarized thin film surface covered wire bonded semiconductor package
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
KR970067783A (ko) LOC(lead on chip)유형의 적층 칩 패키지
JPS62173749A (ja) 半導体装置
JPH0831868A (ja) Ｂｇａ型半導体装置
JPH04363031A (ja) 半導体装置
JPH0582977B2 (ja)
JP4085639B2 (ja) 半導体装置およびその製造方法
JPS622628A (ja) 半導体装置
JPH0645515A (ja) 混成集積回路装置
JPS60157243A (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JP2002289741A (ja) 半導体装置
JP2665914B2 (ja) 半導体装置及びその製造方法
JPS62260343A (ja) 半導体装置
JPS6276661A (ja) 樹脂封止型半導体装置
JPS61166148A (ja) 多層混成集積回路装置
JP2587722Y2 (ja) 半導体装置
JPS60262434A (ja) 半導体装置
JPH02172245A (ja) 半導体装置
JPH01207938A (ja) 半導体装置
JPH0786497A (ja) インテリジェントパワーモジュール
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置