[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH02156661A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH02156661A
JPH02156661A JP31161088A JP31161088A JPH02156661A JP H02156661 A JPH02156661 A JP H02156661A JP 31161088 A JP31161088 A JP 31161088A JP 31161088 A JP31161088 A JP 31161088A JP H02156661 A JPH02156661 A JP H02156661A
Authority
JP
Japan
Prior art keywords
lead
lead frame
leads
frame
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31161088A
Other languages
English (en)
Inventor
Atsuo Noukuma
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP31161088A priority Critical patent/JPH02156661A/ja
Publication of JPH02156661A publication Critical patent/JPH02156661A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本弁明は、リードフレームに係り、特にリードをgi層
してなる積層構造のリードフレームに関する。
(従来の技術) 例えば通常のICは、第7図に示すように、リードフレ
ーム1のダイパッドに、半導体素子3を固着し、この半
導体素子3のポンディングパッドとリードフレームのイ
ンナーリード4とを金線あるいはアルミ線のボンディン
グワイヤ5によって結線し、更にこれらを樹脂6で封止
することにより製造されている。
ここで用いられるリードフレームは、第8図(a)およ
び(b)に1例を示す如く、半導体素子を搭載するため
のダイパッド2と、先端が該ダイパラドをとり囲むよう
に延在せしめられたインナーリード4と、該インナーリ
ードとほぼ直交する方向に延びこれらインナーリードを
一体的に支持するタイバー11と、該タイバーの外側に
前記各インナーリードに接続するように配設せしめられ
たアウターリード12とダイパッド2を支持するサポー
トパー13とから構成されている。
そしてインナーリードの先端は、ダイパッド2を取り囲
むように所定の間隔をおいて、ダイパッド2の外周と平
行に配置されている。
ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形によってインナーリード間の
短絡を生じることがある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなる上、先端の変形により、
ボンディングミスが発生し易くなる。
また、リード数が多いため、リード先端をダイパッドの
すぐ近くまで伸ばすことができず、ボンディングワイヤ
を長くする必要がある。これはボンディングワイヤの無
駄であるのみならず、ワイヤボンディングが順調に行な
われた後においてもワイヤ同志またはワイヤとリードと
の短絡事故を生じるおそれがある等、多くの問題があっ
た。
このような問題を解決するため、本出願人は、ダイパッ
ド2の周囲に伸長するインナーリード4を1本おきにダ
イパッド2に近接せしめ、先端に幅広部rを形成し、ボ
ンディングエリアとなるインナーリードの先端を千鳥状
にしたものを提案している。これは、インナーリードの
先端部を除けば、他は第8図(b)のリードフレームと
全く同様である。
これにより、ボンディングは容易となったが、リード幅
が小さいことに起因してリードの強度が低下しており、
リードの変形およびその変形によるリード同志の短絡の
問題が依然として半導体装置の信頼性を低下させる要因
となっている。
また、2枚のリードフレームを絶縁性物質を介して接合
することにより、同−面積内においてリード本数を増加
させる方法も提案されている(特開昭63−66959
号公報)。
この方法では、取扱の困難性や、専用の封止金型が必要
であることなど、多大な設備投資をしなければならない
という問題があった。例えば、アターリードの折り曲げ
位置が、パッケージの端部から千鳥状に変位するため、
樹脂封止後のアウターリード成型工程においても特殊な
リード折り曲げ工具を準備する必要がある。また、プリ
ント基板への実装工程においても、リード位置が千鳥状
に変位しているため、困難であるという問題があった。
(発明が解決しようとする課題) このように、2枚のリードフレームを絶縁性物質を介し
て接合することにより、同−面積内においてリード本数
を増加させる方法においても、アウターリードがバ°ツ
ケージの端部から千鳥状に変位するため、組み立てが極
めて困難であり、設備投資等の面からも、実用上は使用
不能であった。
本発明は、前記実情に鑑みてなされたもので、高密度化
に際しても、実装が容易で、信頼性の高い半導体装置用
リードフレームを提供することを目的とする。
(発明のの構成) 〈課題を解決するための手段) そこで本発明では、複数枚のリードフレームの積層体か
らなるリードフレームにおいて、インナーリードの一部
は絶縁性層を介して固定されると共に、アウターリード
が、少なくともパッケージの端部から同一面上にくるよ
うに配置している。
望ましくは、総リード数の約半分のリードを有する第1
のリードフレームと、同様に総リード数の約半分のリー
ドを有する第2のリードフレームとを絶縁性接着剤を介
して積層し、第1のリードフレームのアウターリードの
間に第2のリードフレームのアウターリードが配置され
るように構成する。
(作用) 上記構成によれば、インナーリードの先端部は、立体的
に構成されているため、パッケージを大型化することな
く、インナーリードの幅あるいは間隔を十分に大きくと
ることができ、かつアウターリードが、パッケージの端
部から同一面上にくるように配置されているため、樹脂
封止工程、プリント基板への実装工程などにおいても従
来の設備装置で従来と同様におこなうことができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
本発明実施例のリードフレーム1は、第1図に示す如く
、第1のリードフレーム1aと第2のリードフレーム1
bとがポリイミドフィルム10を介して積層せしめられ
てなる積層構造体から構成され、第1のリードフレーム
のインナーリード4aと第2のリードフレームのインナ
ーリード4bは交互に異なる面上から伸長し立体的に配
置される一方、第1のリードフレームの7ウターリード
12aと第2のリードフレームのアウターリード12b
とは交互に同一平面上から伸長するように構成されてい
る。
この第1のリードフレームは、半導体素子を搭載するた
めの四角形のダイパッド2と、該ダイパッド2の角部か
ら外側対角線方向に伸長し該ダイパッド2を支持するサ
ポートパー13、先端がこのダイパッドを囲むように伸
長するインナーリド4aと、該インナーリード4aとほ
ぼ直交する方向に伸長し、第2のリードフレームのタイ
バーと係合してこれらインナーリードを一体的に支持す
べく、リード間隔の1/2の長さで伸長する第1のタイ
バー11aと、前記各インナーリードから該第1のタイ
バー118の外側に伸長するアウターリード12aとか
ら構成されている。
また、第2のリードフレームは、ダイバンド2がないこ
とと、インナーリードがタイバーの近傍で段差りを有し
ている他は、前記第1のリードフレームと同様に、先端
が、該第1のリードフレームのダイパッド2を囲むよう
に伸長するインナーリード4bと、該インナーリード4
bとほぼ直交する方向に伸長し、該第1のリードフレー
ムのタイバーと係合してこれらインナーリードを一体的
に支持すべく、リード間隔の1/2の長さで伸長する第
2のタイバー11bと、前記各インナーリードから該第
2のタイバー11bの外側に伸長するアウターリード1
2bとから構成されている。
さらに、これら第1および第2のリードフレームのタイ
バーの係合部には、タイバーの一方が7字状の満部、他
方が凸部を有し、これらが嵌合せしめられて固定される
ようになっている。
次に、このリードフレームの製造方法について説明する
まず、第2図(a)に示すように、ダイパッド2(図示
せず)を有し、所定のリードピッチpの2倍の間隔2p
で、所定のリード数の2分の1のリード数を有する第1
のリードフレームの形状加工を行う。
この後、第2図(b)に示すように、ボンディングエリ
ア8aにメツキを行う。
この後、第2図(C)に示すように、ボンディングエリ
アBaを除くパッケージエリアにポリイミドテープFを
貼着し、インナーリード4aを一体的に固定する。
さらに、第2図(d)に示ずように、各リード間のタイ
バーを切断し、リード間隔の2分の1となるようにし、
第1のリードフレームを形成する。
なお、この第1のリードフレームのザイドレール(図示
せず)にはノツチを形成し、破断し易くすると共に、第
2のリードフレームとの位置合わせのためのパイロット
ホールを形成しておく。
一方、第2のリードフレームについても、細部について
は異なるが、はぼ第1のリードフレームと同様に形成す
る。
すなわちまず、第3図(a)に示すように、ダイパッド
がなく、第1のリードフレームと同様に所定のリードピ
ッチpの2倍の間隔2pで、所定のリード数の2分・の
1)のリード数を有する第2のリードフレームの形状加
工を行う。
この後、第3図(b)に示すように、第1のリードフレ
ームの場合と同様にボンディングエリアBaにメツキを
行い、さらに、金型を用いて、タイバーの近傍で段差を
形成する。この段差は、リードフレームの板厚にポリイ
ミドフィルムの厚さを加えた程度の大きさとなるように
する。
この後、第3図(C)に示すように、同様にボンディン
グエリアBaを除くパッケージエリアにポリイミドテー
プFを貼着し、インナーリード4aを一体的に固定し、
さらに第3図fd)に示すように、各リード間のタイバ
ーを切断し、リード間隔の2分の1となるようにし、第
2のリードフレームを形成する。
このようにして形成された第1のリードフレーム1aの
表面にポリイミドフィルム10を貼着し、この上に、パ
イロットホールによって位置合わせをしながら、第2の
リードフレーム1bを積層し、タイバーの係合部Kを嵌
合させた後、低温で加熱し両者をポリイミドフィルムに
よって固着し、さらにこの上にリード固定用のテープ1
0aを貼着固定し、第1図に示したようなリードフレー
ムが完成される。
そして、実装に際しては、従来と同様に、第4図(a)
に示すように、所望の半導体チップ3をダイパッド2上
に固着し、第4図fb)に示すように、ワイヤボンディ
ングを行った後、第4図fc)に示すように、樹脂封止
を行い、樹脂パッケージ内に封止する。
そして最後に、アウターリードを所望の形状に曲げ加工
し、タイバーを切除し、第4図(d)に示すように、実
装が完了する。
このようにして形成された半導体装置をプリント基板上
に実装するに際しては、アウターリードが同一面−トか
ら伸長しているため、従来の平面型リードフレームとま
ったく同様に実装することができる。
また、付随的効宋として、このリードフレームによれば
、インナーリード4の先端部を、両端がサポートバー1
3に貼着された絶縁性のポリイミドテープFで固定して
いるため、ポリイミドテープにより補強されると共にサ
ポートバーによって絶縁性のフィルムの収縮が防止され
、サポートバーおよびインナーリードは互いの位置関係
が保持されるようになっている。このため、サポートバ
ナーリード先端との位置関係は常に正しく維持され、ボ
ンディング時に位置ずれを生じることもなく、極めてボ
ンディング精度の高いものとなる。
また、リード同志の帰路やボンディングワイヤ間の短絡
が防止されることはいうまでもない。
また、第1および第2のリードフレームのインナーリー
ドは立体構造となっているため、先端でのリード幅を細
くすることなく、高密度に配置することができ、さらに
絶縁性テープによる補強がなされるため、ダイパッドと
各インナーリード先端との位置関係を常に正しく維持す
ることができる。これによりダイパッドに対してインナ
ーリードの先端を更に近接せしめ得、ボンディングワイ
ヤの使用量が低減され、製造コスI・の節減をはかるこ
とができる。
なお、前記実施例ではインナーリードは互いにもう一方
のリードフレームのインナーリードの間から交互に伸長
するように°形成したが、第5図にボすように、上下で
市なるように形成してもよい。
また、前記実施例ではインナーリードの先端とダイパッ
ドどの間隔は、一定となるようにしたが、第6図に示す
ように、各インナーリード先端とダイパッドとの距離は
交互に長短を有し、千鳥状をなすように形成してもよい
このように千鳥状に形成することにより、ボンγイング
ワイヤを短くすることができ、短絡が防止されるのに加
え、長いボンディングワイヤの下には絶縁性フィルムが
あるため、ワイヤがたるんでも短絡のおそれは極めて少
ない。
このように、各インナーリードの先端は、絶縁性フィル
ムで固定されると共に、末端はタイバーで固定されてお
り、かつ長いワイヤの下には絶縁性テープがあるため、
樹脂封止工程における短絡事故も大幅に低減され、極め
て信頼性の高い半導体装置を高歩留りで形成することが
できる。
また、前記実施例では、2枚のリードフレームの内の一
方にのみダイパッドを配設するようにしたが、それぞれ
にダイパッドを配設し、ダイパッドを重ねて使用するよ
うにしても良い。この場合、ダイパッドの熱容量が大き
くなり、表面積も増大するため、成熱性が良好となる。
加えて、前記実施例では、2枚のリードフレームをW4
層したものについて説明したが、2枚以上でも、有効で
あることはいうまでもない。
〔発明の効果〕
以上説明してきたように、本光明によれば、インナーリ
ードの先端部は、立体的に構成される一方、アウターリ
ードはパッケージの端部で同一面上から伸長するように
構成されているため、パッケージを大型化することなく
、インナーリードの幅あるいは間隔を十分に大きくとる
ことができ、樹脂封止工程、プリント基板への実装にお
いても従来の設(#iVR置で従来と同様におこなうこ
とができ、信頼性の高い半導体装置を得ることができる
【図面の簡単な説明】
第1図は、本発明実施例の半導体装置用リードフレーム
を示す図、第2図(a)乃至第2図(d)は、同半導体
装置用リードフレームの第1のリードフレームの製造工
程図、第3図(a)乃至第3図(d)は、同半導体装置
用リードフレームの第2のリードフレームの製造工程図
、第4図(a)乃至第4図(d)は、同半導体装置用リ
ードフレームを用いた半導体装置の実装工程図、第5図
および第6図は同リードフレームの変形例を示す図、第
7図は従来の半導体装置を示す図、第8図(a)および
第8図fb)は同半導体装置のリードフレームを示す図
である。 1・・・リードフレーム、1a・・・第1のリードフレ
ーム、1b・・・第2のリードフレーム、2・・・ダイ
パッド、3・・・半導体素子、4.4a、4b・・・イ
ンナーリード、5・・・ボンディングワイヤ、6・・・
樹脂、f・・・幅広部、F・・・ポリイミドテープ、1
0・・・ポリイミドフィルム、11・・・タイバー 1
2.12a。 12b・・・アウターリード、13・・・サポートバー
第1図 第2 図(C) 第2図(d) 第4図(G) 第4図(b) 第4 図(C) 第4図(d) 第3 図(0) 第3図(b) 第3 図(C) 第3 図(d) 第5Lζ; 第6図 第7図

Claims (2)

    【特許請求の範囲】
  1. (1)複数枚のリードフレームの積層体からなるリード
    フレームにおいて、 インナーリードの一部は絶縁性層を介して固定されると
    共に、 アウターリードが、少なくともパッケージの端部から同
    一面上にくるように配置されていることを特徴とするリ
    ードフレーム。
  2. (2)総リード数の約半分のリードを有すると共にダイ
    パッドを有する第1のリードフレームと、総リード数の
    約半分のリードを有すると共にインナーリードに段差を
    有する第2のリードフレームとからなり、 前記第1のリードフレーム上に第2のリードフレームが
    絶縁性接着層を介して積層され、第1のリードフレーム
    のアウターリードの間に第2のリードフレームのアウタ
    ーリードが配置されるように構成されていることを特徴
    とするリードフレーム。
JP31161088A 1988-12-09 1988-12-09 リードフレームおよびその製造方法 Pending JPH02156661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31161088A JPH02156661A (ja) 1988-12-09 1988-12-09 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31161088A JPH02156661A (ja) 1988-12-09 1988-12-09 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH02156661A true JPH02156661A (ja) 1990-06-15

Family

ID=18019324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31161088A Pending JPH02156661A (ja) 1988-12-09 1988-12-09 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH02156661A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (ja) * 1990-09-12 1992-05-06
JPH04180668A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452755U (ja) * 1990-09-12 1992-05-06
JPH04180668A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム

Similar Documents

Publication Publication Date Title
US6362022B1 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
US5864173A (en) Multi-layer lead frame
JP4969113B2 (ja) 回路装置の製造方法
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
JPH0669275A (ja) 半導体装置
US20020056904A1 (en) Semiconductor device and method of fabricating the same
KR19990014257A (ko) 반도체 장치, 반도체 장치용 탭 테이프, 탭 테이프 제조방법 및 반도체 장치 제조방법
JPH02156661A (ja) リードフレームおよびその製造方法
TWI692042B (zh) 半導體封裝結構及其製作方法
JPH04133459A (ja) リードフレーム
JPH06252334A (ja) 半導体装置
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JPH08181273A (ja) リードフレーム及び半導体装置
JP2836208B2 (ja) フィルムキャリアテープ
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JPH031551A (ja) 樹脂封止型半導体装置
JPH0543294B2 (ja)
JPH077817B2 (ja) 複合リードフレームの製造方法
JPH0583178B2 (ja)
JPH06232200A (ja) 半導体装置
JPH0828397B2 (ja) 樹脂封止型半導体装置
JPH02246129A (ja) 半導体装置の実装構造および実装方法
JPH0964107A (ja) Tcpテープおよびそれを用いた半導体集積回路装置
JPH04133457A (ja) 導電プレート及びその製造方法
JPH07106495A (ja) 半導体装置