JPS6215998A - 位相同期クロツク信号発生装置 - Google Patents
位相同期クロツク信号発生装置Info
- Publication number
- JPS6215998A JPS6215998A JP60154647A JP15464785A JPS6215998A JP S6215998 A JPS6215998 A JP S6215998A JP 60154647 A JP60154647 A JP 60154647A JP 15464785 A JP15464785 A JP 15464785A JP S6215998 A JPS6215998 A JP S6215998A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock signal
- clock
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号の記録再生装置に関するもので、再
生映像信号に位相同期したクロック信号を得るのに非常
に有用なものである。
生映像信号に位相同期したクロック信号を得るのに非常
に有用なものである。
従来の技術
第３図は、従来のアナログ信号処理によって位相同期ク
ロックを得るものの動作波形図である。
ロックを得るものの動作波形図である。
第３図において１は水平同期信号、２．４はクロック信
号、３は検出したバースト信号、６は位相誤差パルス、
６は三角波クロック信号、７はスライスレベル、８は位
相同期クロック信号である。
号、３は検出したバースト信号、６は位相誤差パルス、
６は三角波クロック信号、７はスライスレベル、８は位
相同期クロック信号である。
以上のような従来の位相同期クロック信号発生装置にお
いては、再生映像信号から水平同期信号１及びバースト
信号３を検出しこの水平同期信号で位相ロックループ（
以後ＰＬＬとする）を制御してクロック信号２，４を得
、前記バースト信号３の立ち上がりと前記ＰＬＬから得
られたクロック信号４の立ち上がりの位相差をパルス幅
として検出して位相誤差パルス５としこの位相誤差パル
ス５のパルス幅に従ってコンデンサー等をチャージしで
あるスライスレベル７を設定し、前記クロック信号４か
ら三角波クロック信号６を得て、この三角波クロック信
号６を前記スライスレベル７でレベル比較することによ
り前記バースト信号３の立ち上がシと位相同期した位相
同期クロック信号８を得るものである。
いては、再生映像信号から水平同期信号１及びバースト
信号３を検出しこの水平同期信号で位相ロックループ（
以後ＰＬＬとする）を制御してクロック信号２，４を得
、前記バースト信号３の立ち上がりと前記ＰＬＬから得
られたクロック信号４の立ち上がりの位相差をパルス幅
として検出して位相誤差パルス５としこの位相誤差パル
ス５のパルス幅に従ってコンデンサー等をチャージしで
あるスライスレベル７を設定し、前記クロック信号４か
ら三角波クロック信号６を得て、この三角波クロック信
号６を前記スライスレベル７でレベル比較することによ
り前記バースト信号３の立ち上がシと位相同期した位相
同期クロック信号８を得るものである。
また、デジタル信号処理で位相同期クロック信号を得る
ものとして第４図に示すものがある。
ものとして第４図に示すものがある。
第４図において、９は基準クロック信号、１０は再生バ
ースト信号、１１は位相同期クロック信号である。
ースト信号、１１は位相同期クロック信号である。
この従来の位相同期クロック信号発生装置においては、
水晶発振等により基準クロック信号９を得、この基準ク
ロック信号９の２の周波数に設定した再生バースト信号
１ｏを標本化する。このバースト信号１０の１サイクル
は、丸印で示すＸ。
水晶発振等により基準クロック信号９を得、この基準ク
ロック信号９の２の周波数に設定した再生バースト信号
１ｏを標本化する。このバースト信号１０の１サイクル
は、丸印で示すＸ。
からｘ３の４点で標本化され、その標本値Ｘ、は、再生
バースト信号レベルをＡ、直流レベルをＢ。
バースト信号レベルをＡ、直流レベルをＢ。
ｘｏの標本化位相をθ。と′すれば次式で与えられるＱ
Ｘｏ＝ Ｂ＋Ａｓ１ｎθＯ
ｘ ＝ Ｂ＋ＡＣＯ３θ０
Ｘ２＝ Ｂ −Ａｓ１ｎ ｆ）。
Ｘ３＝ Ｂ−Ａｃｏｓθ０
上式から一標本点おきの差分を求めその比をとれば、標
本化位相θ。が求められる。
本化位相θ。が求められる。
この標本化位相θ。は、基準クロック信号と再生映像信
号の位相差θ。を示し、この標本化位相θ。
号の位相差θ。を示し、この標本化位相θ。
に対応して基準クロック信号９を遅延させて位相同期ク
ロック信号１１を得る。
ロック信号１１を得る。
発明が解決しようとする問題点
しかしながら第３図の従来例で示す構成では、クロック
信号を位相シフトするのに複雑なアナログ回路や精度良
い調整を必要とし、部品のばらつきやレベル設定するコ
ンデンサーのリーク等でスライスレベル７が変動したり
、アナログ信号処理であるためにスライスレベル７の設
定を精度良く行なえずこの構成によって得られる位相同
期クロック信号を記録再生装置のタイムペースコレクタ
ー（以後ＴＢＣとする）の制御クロック信号として用い
ても再生映像信号の時間軸変動成分を完全に除去するこ
とは難しいという問題がある。
信号を位相シフトするのに複雑なアナログ回路や精度良
い調整を必要とし、部品のばらつきやレベル設定するコ
ンデンサーのリーク等でスライスレベル７が変動したり
、アナログ信号処理であるためにスライスレベル７の設
定を精度良く行なえずこの構成によって得られる位相同
期クロック信号を記録再生装置のタイムペースコレクタ
ー（以後ＴＢＣとする）の制御クロック信号として用い
ても再生映像信号の時間軸変動成分を完全に除去するこ
とは難しいという問題がある。
また、第４図に示す従来例の構成では、位相差θ。を検
出するのに加減算器及び逆正接を算出する演算回路を必
要としＴＢＣの書き込みクロック信号としてこの構成に
よって得られる位相同期クロック信号を用いるためには
、少なくとも、再生映像信号のバースト信号位置から水
平ブランキング終了位置までの期間内で複雑な位相演算
を完了しなくてはならないため非常に高速の演算素子を
必要とする。さらにＴＢＣの読み出しクロック信号とし
てこの構成による位相同期クロック信号を用いれば高速
の演算素子を必要としないが、ＴＢＣの映像出力信号の
データ列は、再生映像信号の時間軸変動成分を持つ標本
化列で単に信号処理クロック信号が位相変調を受けただ
けであるのでＴＢＣの次段で画像処理することは困難で
あり、ＴＢＣの次段で画像処理するためには、前記位相
変調を受けたクロック信号で前記データ列をＤ／Ａ変換
器を介してアナログ信号に変換して時間軸変動成分を除
去したのち、基準クロック信号でＡ／Ｄ変換器を介して
標本化する複雑な処理が必要であり、再生映像信号の画
質を劣化させる原因となる。
出するのに加減算器及び逆正接を算出する演算回路を必
要としＴＢＣの書き込みクロック信号としてこの構成に
よって得られる位相同期クロック信号を用いるためには
、少なくとも、再生映像信号のバースト信号位置から水
平ブランキング終了位置までの期間内で複雑な位相演算
を完了しなくてはならないため非常に高速の演算素子を
必要とする。さらにＴＢＣの読み出しクロック信号とし
てこの構成による位相同期クロック信号を用いれば高速
の演算素子を必要としないが、ＴＢＣの映像出力信号の
データ列は、再生映像信号の時間軸変動成分を持つ標本
化列で単に信号処理クロック信号が位相変調を受けただ
けであるのでＴＢＣの次段で画像処理することは困難で
あり、ＴＢＣの次段で画像処理するためには、前記位相
変調を受けたクロック信号で前記データ列をＤ／Ａ変換
器を介してアナログ信号に変換して時間軸変動成分を除
去したのち、基準クロック信号でＡ／Ｄ変換器を介して
標本化する複雑な処理が必要であり、再生映像信号の画
質を劣化させる原因となる。
本発明はかかる点に鑑み構成回路規模が小さく高速追従
が可能で高安定度、高信頼性の位相同期クロック信号発
生装置を提供することを目的とする。
が可能で高安定度、高信頼性の位相同期クロック信号発
生装置を提供することを目的とする。
問題点を解決するための手段
本発明は、再生映像信号からバースト信号を検出しこの
バースト信号のｍ×ｎ倍の周波数ｆＯ（ｆｏ＝：ｍｘｎ
ｆＢ）で発振する発振器からクロッり信号ｆＯを得て、
１７ｍ分周器によりこのクロック信号ｆＯを前記検出し
た検出バースト信号の第１のタイミング信号ＳＢ１ に
同期させてリセットして１／ｍに分周してクロック信号
ｆ Ｓ Ｃｆ５＝ｎｆＢ’）を得、このクロック信号ｆ
ｓを少なくとも２π／ｍの位相が遅れるように遅延させ
てこれら遅延出力から２π／ｍλずつ位相の異なる２個
のクロ・ンク信号ｆ ｓｔ （１＝１〜２）を得て、前
記検出した検出ノ（−スト信号の第２のタイミング信号
ＳＢ２とこのＵ個のクロック信号ｆＳｉの位相をそれぞ
れ比較して最も近い位相のクロック信号ｆ３．を示す位
相検出信号を得てこの同位相検出信号に対応した前記２
個のクロック信号ｆＳｉの一つを選び位相同期クロック
信号とする位相同期クロック信号発生装置である。
バースト信号のｍ×ｎ倍の周波数ｆＯ（ｆｏ＝：ｍｘｎ
ｆＢ）で発振する発振器からクロッり信号ｆＯを得て、
１７ｍ分周器によりこのクロック信号ｆＯを前記検出し
た検出バースト信号の第１のタイミング信号ＳＢ１ に
同期させてリセットして１／ｍに分周してクロック信号
ｆ Ｓ Ｃｆ５＝ｎｆＢ’）を得、このクロック信号ｆ
ｓを少なくとも２π／ｍの位相が遅れるように遅延させ
てこれら遅延出力から２π／ｍλずつ位相の異なる２個
のクロ・ンク信号ｆ ｓｔ （１＝１〜２）を得て、前
記検出した検出ノ（−スト信号の第２のタイミング信号
ＳＢ２とこのＵ個のクロック信号ｆＳｉの位相をそれぞ
れ比較して最も近い位相のクロック信号ｆ３．を示す位
相検出信号を得てこの同位相検出信号に対応した前記２
個のクロック信号ｆＳｉの一つを選び位相同期クロック
信号とする位相同期クロック信号発生装置である。
作 用
本発明は、前記した構成により前記１／ｍ分周器の分周
により前記バースト信号と前記クロック信号ｆｓの位相
差を、前記クロック信号ｆＯの２π／ｍ位相内に追い込
み、さらに前記遅延、λ個の遅延したクロック信号との
位相検出及びクロック信号選択により位相誤差範囲２π
／βｍ以内の位相同期クロック信号を得るものである。
により前記バースト信号と前記クロック信号ｆｓの位相
差を、前記クロック信号ｆＯの２π／ｍ位相内に追い込
み、さらに前記遅延、λ個の遅延したクロック信号との
位相検出及びクロック信号選択により位相誤差範囲２π
／βｍ以内の位相同期クロック信号を得るものである。
実施例
第１図は本発明の位相同期クロック信号発生装置の一実
施例を示すブロック図で、第２図はその動作波形図であ
る。本実施例においては、ｍ＝ｎ＝２＝４とした場合に
ついて説明する。第２図において２０はバンドパスフィ
ルタ（以後Ｂ、ＰＦ）で帯域制限した映像信号のバース
ト信号ｆＢ、２１ハハ一スト信号ケートパルス、２２，
２３はバースト信号２ｏの平均値でレベル検出した検出
バースト信号ＳＢ、２４はクロック信号ｆＯ．２６は５
Ｂ２３の第１波の立ち上がりをｆＯ２４でラッチして一
周期長にした第１のタイミング信号ＳＢ１．２６はＳＢ
２３の第２波の立ち上がりでＬＯからＨｉに立ち上が
シ所定のパルス幅の第２のタイミング信号ＳＢ２．２７
はクロック信号ｆＯ２４を５Ｂ１２５でリセットして八
に分周したクロック信号ｆ ３ 、２８ 、２９ 、３
０ 、３１はｆ Ｂ ２７をそれぞれ所定遅延時間だけ
遅延させた２π／１６ずつ位相の異なるクロッ′り信号
ｆＳ１ｙｆ３２＋ｆ３３＋ｆｓ４．３２．３３．３４．
３５はＳＢ２２６とｆｓ１２８．ｆｓ２２９．ｆｓ３３
０．ｆｓ４３１のそれぞれの論理積をとった位相検出パ
ルスＳＰ１゜ＳＦ３．ＳＦ３．ＳＦ３．３６，３７．３
８．３９は５ｐ１３２．５Ｐ２３３．５Ｐ３３４．５ｐ
４３５で７リツプ７０ツブ（以後Ｆ、Ｆ）をそれぞれセ
ットして得られる位相検出信号ＳＤ１．ＳＤ２．ＳＤ３
．ＳＤ４．４ｏは位相周期クロック信号である。
施例を示すブロック図で、第２図はその動作波形図であ
る。本実施例においては、ｍ＝ｎ＝２＝４とした場合に
ついて説明する。第２図において２０はバンドパスフィ
ルタ（以後Ｂ、ＰＦ）で帯域制限した映像信号のバース
ト信号ｆＢ、２１ハハ一スト信号ケートパルス、２２，
２３はバースト信号２ｏの平均値でレベル検出した検出
バースト信号ＳＢ、２４はクロック信号ｆＯ．２６は５
Ｂ２３の第１波の立ち上がりをｆＯ２４でラッチして一
周期長にした第１のタイミング信号ＳＢ１．２６はＳＢ
２３の第２波の立ち上がりでＬＯからＨｉに立ち上が
シ所定のパルス幅の第２のタイミング信号ＳＢ２．２７
はクロック信号ｆＯ２４を５Ｂ１２５でリセットして八
に分周したクロック信号ｆ ３ 、２８ 、２９ 、３
０ 、３１はｆ Ｂ ２７をそれぞれ所定遅延時間だけ
遅延させた２π／１６ずつ位相の異なるクロッ′り信号
ｆＳ１ｙｆ３２＋ｆ３３＋ｆｓ４．３２．３３．３４．
３５はＳＢ２２６とｆｓ１２８．ｆｓ２２９．ｆｓ３３
０．ｆｓ４３１のそれぞれの論理積をとった位相検出パ
ルスＳＰ１゜ＳＦ３．ＳＦ３．ＳＦ３．３６，３７．３
８．３９は５ｐ１３２．５Ｐ２３３．５Ｐ３３４．５ｐ
４３５で７リツプ７０ツブ（以後Ｆ、Ｆ）をそれぞれセ
ットして得られる位相検出信号ＳＤ１．ＳＤ２．ＳＤ３
．ＳＤ４．４ｏは位相周期クロック信号である。
以上のように構成された本実施例の位相同期クロック信
号発生装置について、以下その動作を説明する。
号発生装置について、以下その動作を説明する。
入力映像信号は入力端子からＢＰＦ１２及び同期信号分
離器１８に入力する。前記同期信号分離器１８では、水
平同期信号を分離してＰＬＬ１ｅに水平同期信号ｆＨを
、バースト信号検出器にバースト信号ゲートパルス２１
を出力する。前記ＰＬＬ１９では前記水平同期信号ｆＨ
に同期したクロック信号ｆＯ２４を発生させハ分周器１
４及び前記バースト信号検出器１３に出力する。前記バ
ースト信号検出器１３では前記ＢＰＦ１２からの映像信
号と前記バースト信号ゲートパルス２１とからバースト
信号ｆＢ２０を検出して検出バースト信号５Ｂ２２を得
、この検出バースト信号５Ｂ２２とクロック信号ｆＯ２
４から前記第１のタイミング信号５Ｂ１２５、及び第２
のタイミング信号５Ｂ２２６を得る。３Ａ分周器１４で
は、前記クロック信号ｆ。２４を前記第１のタイミング
信号５Ｂ１２５でリセットしてハに分周して検出バース
ト信号５Ｂ２３に位相誤差２π／４以内のクロック信号
ｆＢ２７を得て遅延器１６に出力する。前記遅延器１６
では、前記クロック信号ｆ ３２７を位相が少なくとも
２π／４に相当する時間だけ遅延させこの遅延出力から
それぞれ２π／１６ずつの位相差を持つ４個のクロック
信号ｆｓ１２８．ｆｓ２２９゜ｆｓ３３０．ｆｓ４３１
を得て２π／１６位相検出器１６及びクロック信号選択
器１７に出力する。前記２π／１６位相検出器１６では
、前記クロック信号ｆｓ１２８．ｆｓ２２９．ｆｓ３３
０．ｆｓ４３１ と第２のりイミング信号５Ｂ２２６と
の論理積をそれぞれとって位相検出パルス５Ｐ１３２，
５Ｐ２３３，５Ｐ３３４゜Ｓ ｐ ４３６としこの位相
検出パルスでＦ、Ｆをセットしてその出力から位相検出
信号５Ｄ１３６，５Ｄ２３７．５Ｄ３３８，５Ｄ４３９
を得る。第２のタイミング信号５Ｂ２２６が遅延したク
ロック信号ｆＳｔよりも遅れていれば位相検出パルスＳ
ＰｉにパルスがでてＦ、Ｆをセットし、進んでいればパ
ルスがでないだめＦ、Ｆをセットしない。これら位相検
出信号の前記セットするタイミングより後の信号を一水
平走査期間内保持し前記クロック信号選択器１７に出力
する。前記クロック信号選択器１７では、前記位相検出
信号５Ｄ１３６，５Ｄ２３７，５Ｄ３３８，５Ｄ４３９
のレベルが５Ｄ１３６から５Ｄ４３９に向けてＨｉから
ＬＯレベルになる変化点の位相検出信号に対応するクロ
ック信号を前記クロック信号ｆ Ｓ 、 ２８゜ｆ２９
＋ ｆ Ｂ ３３０ 、 ｆ３４３１の中か°ら一つ
選択し位相同期クロック信号ｆ Ｂ ｏ ４０として出
力端子に出力する。例えば前記位相検出信号５Ｄ１３６
，５Ｄ２３７、Ｓ ３８，５Ｄ４３９のレベルがそれ
ぞれＨｉ。
離器１８に入力する。前記同期信号分離器１８では、水
平同期信号を分離してＰＬＬ１ｅに水平同期信号ｆＨを
、バースト信号検出器にバースト信号ゲートパルス２１
を出力する。前記ＰＬＬ１９では前記水平同期信号ｆＨ
に同期したクロック信号ｆＯ２４を発生させハ分周器１
４及び前記バースト信号検出器１３に出力する。前記バ
ースト信号検出器１３では前記ＢＰＦ１２からの映像信
号と前記バースト信号ゲートパルス２１とからバースト
信号ｆＢ２０を検出して検出バースト信号５Ｂ２２を得
、この検出バースト信号５Ｂ２２とクロック信号ｆＯ２
４から前記第１のタイミング信号５Ｂ１２５、及び第２
のタイミング信号５Ｂ２２６を得る。３Ａ分周器１４で
は、前記クロック信号ｆ。２４を前記第１のタイミング
信号５Ｂ１２５でリセットしてハに分周して検出バース
ト信号５Ｂ２３に位相誤差２π／４以内のクロック信号
ｆＢ２７を得て遅延器１６に出力する。前記遅延器１６
では、前記クロック信号ｆ ３２７を位相が少なくとも
２π／４に相当する時間だけ遅延させこの遅延出力から
それぞれ２π／１６ずつの位相差を持つ４個のクロック
信号ｆｓ１２８．ｆｓ２２９゜ｆｓ３３０．ｆｓ４３１
を得て２π／１６位相検出器１６及びクロック信号選択
器１７に出力する。前記２π／１６位相検出器１６では
、前記クロック信号ｆｓ１２８．ｆｓ２２９．ｆｓ３３
０．ｆｓ４３１ と第２のりイミング信号５Ｂ２２６と
の論理積をそれぞれとって位相検出パルス５Ｐ１３２，
５Ｐ２３３，５Ｐ３３４゜Ｓ ｐ ４３６としこの位相
検出パルスでＦ、Ｆをセットしてその出力から位相検出
信号５Ｄ１３６，５Ｄ２３７．５Ｄ３３８，５Ｄ４３９
を得る。第２のタイミング信号５Ｂ２２６が遅延したク
ロック信号ｆＳｔよりも遅れていれば位相検出パルスＳ
ＰｉにパルスがでてＦ、Ｆをセットし、進んでいればパ
ルスがでないだめＦ、Ｆをセットしない。これら位相検
出信号の前記セットするタイミングより後の信号を一水
平走査期間内保持し前記クロック信号選択器１７に出力
する。前記クロック信号選択器１７では、前記位相検出
信号５Ｄ１３６，５Ｄ２３７，５Ｄ３３８，５Ｄ４３９
のレベルが５Ｄ１３６から５Ｄ４３９に向けてＨｉから
ＬＯレベルになる変化点の位相検出信号に対応するクロ
ック信号を前記クロック信号ｆ Ｓ 、 ２８゜ｆ２９
＋ ｆ Ｂ ３３０ 、 ｆ３４３１の中か°ら一つ
選択し位相同期クロック信号ｆ Ｂ ｏ ４０として出
力端子に出力する。例えば前記位相検出信号５Ｄ１３６
，５Ｄ２３７、Ｓ ３８，５Ｄ４３９のレベルがそれ
ぞれＨｉ。
Ｈｉ、Ｌｏ、Ｌｏであればレベル変化点である５Ｄ２３
７に対応するクロック信号ｆ ３２２９を位相同期クロ
ック信号ｆｓｏ４ｏとして出力する。
７に対応するクロック信号ｆ ３２２９を位相同期クロ
ック信号ｆｓｏ４ｏとして出力する。
以上のように本実施例によればクロック信号ｆｓの４倍
の周波数のクロック信号ｆｏと％の周波数のバースト信
号ｆＢ とからクロック信号ｆＯをバースト信号ｆＢに
ほぼ位相同期させてハに分周することによってクロック
信号ｆｓとバースト信号ｆＨの位相誤差をクロック信号
ｆｓ２π／４位相差以内に追い込み、さらにバースト信
号ｆＢと遅延した４個のクロック信号ｆｓ１〜ｆｓ４の
位相をそれぞれ検出して、最も近い位相のクロック信号
を選択することによって２π／４位相内の位相誤差を位
相誤差２π／１６範囲の精度で追い込む構成になってい
るため位相同期をデジタル信号処理でしかも極めて簡単
な回路構成で行ない、瞬時に高精度で安定度の良い位相
同期クロック信号を得ることができる。またバースト信
号検出において狭帯域ｌＢ、Ｐ、Ｆ、を介して検出して
いるのでバースト信号をＳ／Ｎ良く検出することができ
る。
の周波数のクロック信号ｆｏと％の周波数のバースト信
号ｆＢ とからクロック信号ｆＯをバースト信号ｆＢに
ほぼ位相同期させてハに分周することによってクロック
信号ｆｓとバースト信号ｆＨの位相誤差をクロック信号
ｆｓ２π／４位相差以内に追い込み、さらにバースト信
号ｆＢと遅延した４個のクロック信号ｆｓ１〜ｆｓ４の
位相をそれぞれ検出して、最も近い位相のクロック信号
を選択することによって２π／４位相内の位相誤差を位
相誤差２π／１６範囲の精度で追い込む構成になってい
るため位相同期をデジタル信号処理でしかも極めて簡単
な回路構成で行ない、瞬時に高精度で安定度の良い位相
同期クロック信号を得ることができる。またバースト信
号検出において狭帯域ｌＢ、Ｐ、Ｆ、を介して検出して
いるのでバースト信号をＳ／Ｎ良く検出することができ
る。
なお、本実施例では、第２のタイミング信号Ｓ ２６
と４個のクロック信号ｆＳｉとのそれぞれの論理積をと
り位相検出パルス”Ｐｉとしこの位相検出パルスＳＰｉ
でＦ、Ｆをセットして位相検出信号としたが、前記第２
のタイミング信号Ｓ Ｂ ２２６で前記４個のクロック
信号’ＳＬをそれぞれラッチして位相検出信号ＳＤｉと
しても良い。
と４個のクロック信号ｆＳｉとのそれぞれの論理積をと
り位相検出パルス”Ｐｉとしこの位相検出パルスＳＰｉ
でＦ、Ｆをセットして位相検出信号としたが、前記第２
のタイミング信号Ｓ Ｂ ２２６で前記４個のクロック
信号’ＳＬをそれぞれラッチして位相検出信号ＳＤｉと
しても良い。
また、本実施例においてクロック信号ｆＱを、ＰＬＬに
より水平同期信号に位相同期したものとしたが、映像゛
信号の時間軸変動成分が、比較的低い周波数成分だけで
あれば水晶発振器等で発生させた固定クロック信号、ま
たは、外部基準同期信号に位相同期したクロック信号で
もよい。
より水平同期信号に位相同期したものとしたが、映像゛
信号の時間軸変動成分が、比較的低い周波数成分だけで
あれば水晶発振器等で発生させた固定クロック信号、ま
たは、外部基準同期信号に位相同期したクロック信号で
もよい。
また、第１図の２π／１６位相検出器１６において第２
のタイミング信号ＳＢ２と遅延したクロック信号ｆＳｉ
の位相比較によって位相検出信号ＳＤｉを得ているが、
第２．第３・・・・・・のタイミング信号ＳＢ２ ＋
”Ｂ３ ｊ・・・・・・のそれぞれと遅延クロック信号
ｆｓｆ との位相比較結果を平均化したものを位相検出
信号”ＤＩとすれば、さらに高精度に位相同期した位相
同期クロック信号を得ることができる。
のタイミング信号ＳＢ２と遅延したクロック信号ｆＳｉ
の位相比較によって位相検出信号ＳＤｉを得ているが、
第２．第３・・・・・・のタイミング信号ＳＢ２ ＋
”Ｂ３ ｊ・・・・・・のそれぞれと遅延クロック信号
ｆｓｆ との位相比較結果を平均化したものを位相検出
信号”ＤＩとすれば、さらに高精度に位相同期した位相
同期クロック信号を得ることができる。
発明の詳細
な説明したように、本発明によれば、クロック信号ｆＯ
をバースト信号に同期させて１／ｍに分周してこの分周
により得るクロック信号ｆｓとバースト信号との位相誤
差範囲を２π／ｍ位相内に追い込み２π／ｍ位相内の位
相誤差は、クロック信号ｆｓを少なくとも２π／ｍ位相
以上遅延させて遅延出力から２π／ｆｌ ｍ位相ずつ位
相の異なる２個のクロック信号ｆｓ１〜ｆｓβを得てこ
のクロック信号ｆｓ１〜ｆｓＩ１．をバースト信号と位
相比較して最も近い位相のクロック信号ｆＳｉを選択す
ることによって２π／ｎ ｍ位相の精度で位相同期クロ
ック信号ｆＳｏ を得ることができる。したがって、位
相検出範囲は２π／ｍ位相内だけで良いため簡単な回路
構成で規模も小さく高速追従が可能であるため高速の演
算素子がなくても映像信号の水平ブランキング期間内で
位相同期クロック信号の選択までを良い。また、ディジ
タル信号処理であるため回路の調整も不必要で、しかも
２π／ｎ ｍ位相の精度で位相同期させることができ安
定度の高い高信頼性の位相同期クロック信号発生装置を
提供することができ、その実用的効果は非常に太きい。
をバースト信号に同期させて１／ｍに分周してこの分周
により得るクロック信号ｆｓとバースト信号との位相誤
差範囲を２π／ｍ位相内に追い込み２π／ｍ位相内の位
相誤差は、クロック信号ｆｓを少なくとも２π／ｍ位相
以上遅延させて遅延出力から２π／ｆｌ ｍ位相ずつ位
相の異なる２個のクロック信号ｆｓ１〜ｆｓβを得てこ
のクロック信号ｆｓ１〜ｆｓＩ１．をバースト信号と位
相比較して最も近い位相のクロック信号ｆＳｉを選択す
ることによって２π／ｎ ｍ位相の精度で位相同期クロ
ック信号ｆＳｏ を得ることができる。したがって、位
相検出範囲は２π／ｍ位相内だけで良いため簡単な回路
構成で規模も小さく高速追従が可能であるため高速の演
算素子がなくても映像信号の水平ブランキング期間内で
位相同期クロック信号の選択までを良い。また、ディジ
タル信号処理であるため回路の調整も不必要で、しかも
２π／ｎ ｍ位相の精度で位相同期させることができ安
定度の高い高信頼性の位相同期クロック信号発生装置を
提供することができ、その実用的効果は非常に太きい。
第１図は、本発明における一実施例の位相同期クロック
信号発生装置のブロック図、第２図は、同実施例の動作
波形図、第３図は、従来のアナログ信号処理による位相
同期クロック信号発生装置の動作波形図、第４図は、従
来のデジタル信号処理による位相同期クロック信号発生
装置の動作波形図である。 １２・・・・・・ＢＰＦ、１３・・・・・・バースト信
号検出器、１４・・・・・・３分周器、１６・・・・・
・遅延器、１６・・・・・・２π／１６位相検出器、１
７・・・・・・クロック信号選択器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図 第４図
信号発生装置のブロック図、第２図は、同実施例の動作
波形図、第３図は、従来のアナログ信号処理による位相
同期クロック信号発生装置の動作波形図、第４図は、従
来のデジタル信号処理による位相同期クロック信号発生
装置の動作波形図である。 １２・・・・・・ＢＰＦ、１３・・・・・・バースト信
号検出器、１４・・・・・・３分周器、１６・・・・・
・遅延器、１６・・・・・・２π／１６位相検出器、１
７・・・・・・クロック信号選択器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図 第４図
Claims (1)
- 映像信号からバースト信号ｆ＿Ｂを検出するバースト信
号検出器と、前記バースト信号のｍ×ｎ倍の周波数ｆ＿
Ｏ（ｆ＿Ｏ＝ｍ・ｎｆ＿Ｂ）で発振する発振器と、前記
発振器から得られるクロック信号ｆ＿Ｏを前記バースト
信号検出器から得られる検出バースト信号の第１のタイ
ミング信号Ｓ＿Ｂ＿１に同期させてリセットして１／ｍ
に分周する１／ｍ分周器と、前記１／ｍ分周器から得ら
れるクロック信号ｆ＿Ｓ（ｆ＿Ｓ＝ｎｆ＿Ｂ）を最大こ
のクロック信号ｆ＿Ｓの２π／ｍだけ位相が遅れるよう
に遅延させてこれら遅延出力から２π／ｌｍづつ位相の
異なる少なくともｌ個のクロック信号ｆ＿Ｓ＿ｉ（ｉ＝
１〜ｌ）を得る遅延器と前記バースト検出器から得られ
る検出バースト信号の第２のタイミング信号Ｓ＿Ｂ＿２
と前記遅延器から得られるｌ個のクロック信号ｆ＿Ｓ＿
ｉの位相をそれぞれ比較して、前記第２のタイミング信
号Ｓ＿Ｂ＿２と同位相のクロック信号を示す位相検出信
号を一水平走査期間内保持する２π／ｌｍ位相検出器と
、この２π／ｌｍ位相検出器から得られる位相検出信号
に対応した前記ｌ個のクロック信号ｆ＿Ｓ＿ｉの一つを
選ぶクロック信号選択器とを少なくとも備えた位相同期
クロック信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154647A JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154647A JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6215998A true JPS6215998A (ja) | 1987-01-24 |
| JPH0710113B2 JPH0710113B2 (ja) | 1995-02-01 |
Family
ID=15588797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154647A Expired - Lifetime JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710113B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162983A (ja) * | 1988-12-16 | 1990-06-22 | Mitsubishi Electric Corp | 時間軸補正装置 |
| CN113364457A (zh) * | 2021-05-17 | 2021-09-07 | 翱捷科技股份有限公司 | 一种四倍频电路 |
-
1985
- 1985-07-12 JP JP60154647A patent/JPH0710113B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162983A (ja) * | 1988-12-16 | 1990-06-22 | Mitsubishi Electric Corp | 時間軸補正装置 |
| CN113364457A (zh) * | 2021-05-17 | 2021-09-07 | 翱捷科技股份有限公司 | 一种四倍频电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710113B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JP3088233B2 (ja) | 再生クロック生成回路 | |
| US7642862B2 (en) | Digital phase locked loop | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| JPS6215998A (ja) | 位相同期クロツク信号発生装置 | |
| US5745314A (en) | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| JPH047157B2 (ja) | ||
| JP2833844B2 (ja) | 位相保持回路 | |
| JPH0528829Y2 (ja) | ||
| SU758527A1 (ru) | Способ автоматической подстройки частоты генератора опорного сигнала | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JP2005244648A (ja) | デジタルｐｌｌ回路 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH0322773A (ja) | 位相同期型発振回路 |