JPS62115752A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62115752A JPS62115752A JP60254801A JP25480185A JPS62115752A JP S62115752 A JPS62115752 A JP S62115752A JP 60254801 A JP60254801 A JP 60254801A JP 25480185 A JP25480185 A JP 25480185A JP S62115752 A JPS62115752 A JP S62115752A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- resin
- center
- dimples
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、％ｋ、レジンクラックの発
生や樹脂とリードフレームとの界面剥離を防止した樹脂
封止型半導体装置に関する。
生や樹脂とリードフレームとの界面剥離を防止した樹脂
封止型半導体装置に関する。
一般に、リードフレームな利用した樹脂封止型半導体装
置は、その主要工程として、該フレームの半導体チップ
を搭載する部分であるタブ（ダイアタッチ部）上に当該
チップを固着させ、該チップと前記フレームのリードと
をコネクタワイヤにより結線し、樹脂モールドすること
により得られている。
置は、その主要工程として、該フレームの半導体チップ
を搭載する部分であるタブ（ダイアタッチ部）上に当該
チップを固着させ、該チップと前記フレームのリードと
をコネクタワイヤにより結線し、樹脂モールドすること
により得られている。
当該リードフレームは、一般に、金属より成っている。
一方、かかる金属製リードフレーム（無機物）に対して
モールドされる樹脂は有機物であって、両者の本質的な
差異や熱膨張係数の差異などにより、これらリードフレ
ームとモールド樹脂（レジン）との界面に剥離を生じた
り、レジンにクランクを生じさせたりする。
モールドされる樹脂は有機物であって、両者の本質的な
差異や熱膨張係数の差異などにより、これらリードフレ
ームとモールド樹脂（レジン）との界面に剥離を生じた
り、レジンにクランクを生じさせたりする。
そこで、モールド樹脂のリードフレームに対する接着性
の向上などを目的として、タブに多数の凹孔（ディンプ
ル）Ｊ４Ｆ貫通孔を設けたりすることが行われている。
の向上などを目的として、タブに多数の凹孔（ディンプ
ル）Ｊ４Ｆ貫通孔を設けたりすることが行われている。
しかし、本発明者らの検討によれば、例えばディンプル
をタブの全面に設けた場合樹脂との接着性は向上するが
、高低温温度サイクル試験にかけると、かかる形態では
熱応力の逃げ場がなくタブの四隅（コーナー）！１１に
その応力が集中し、当該コーナ一部にレジンクラックが
生じることが判った。
をタブの全面に設けた場合樹脂との接着性は向上するが
、高低温温度サイクル試験にかけると、かかる形態では
熱応力の逃げ場がなくタブの四隅（コーナー）！１１に
その応力が集中し、当該コーナ一部にレジンクラックが
生じることが判った。
一方、タブの周辺部にのみ当該ディンプル加工Ｙ！した
ものについて同様に試験したところ、タブの当該周辺部
ではレジンとの間で強固な接着が行われているのに、中
心部のディンプル加工の行われていない部分ではタブが
７ラツトな面でレジンと接しており、このような場合に
は、タブ中心に向かって応力が集中するようになり、周
辺から次第に中心部へと界面剥離が生じることが判った
。
ものについて同様に試験したところ、タブの当該周辺部
ではレジンとの間で強固な接着が行われているのに、中
心部のディンプル加工の行われていない部分ではタブが
７ラツトな面でレジンと接しており、このような場合に
は、タブ中心に向かって応力が集中するようになり、周
辺から次第に中心部へと界面剥離が生じることが判った
。
なお、タブ（ダイアタッチ部）に凹孔なとを設ける技術
について詳しく述べた特許の例として、特開昭５７−６
０８６０号、同５８−１４５５７号、同５６−１０４４
５８号、同５９−８６２５１号公報などがある。
について詳しく述べた特許の例として、特開昭５７−６
０８６０号、同５８−１４５５７号、同５６−１０４４
５８号、同５９−８６２５１号公報などがある。
本発明はレジンとリードフレームのタブとの接着面にお
ける界面剥ｆｉを防し、レジンクラックの発生を阻止す
る技術を提供することを目的とする。
ける界面剥ｆｉを防し、レジンクラックの発生を阻止す
る技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきもかになるであ
ろう。
本明細書の記述および添付図面からあきもかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、全面に多数のディンプル加工を
施すのではなく、また、周辺部にのみ多数のディンプル
加工を施すのではなく、周辺部にディンプル加工を施す
ことにその内部空間に適切なディンプル加工を施したこ
とにある。
施すのではなく、また、周辺部にのみ多数のディンプル
加工を施すのではなく、周辺部にディンプル加工を施す
ことにその内部空間に適切なディンプル加工を施したこ
とにある。
すなわち、全面にディンプル加工を施す場合にはタブの
各コーナ一部に応力が集中し応力のバランスを欠くし、
また、周辺部のみにディンプル加工を施す場合にはタブ
中心に向かって応力が集中し、応力のバランスを欠くの
で、本発明ではかかる欠点を解消すべく応力のバランス
のとれたディンプル加工ヲ施すようにした。これにより
レジンとリードフレームのタブとの間の界面剥離やレジ
ンクラックを生じない樹脂封止型半導体装置を得ること
に成功した。
各コーナ一部に応力が集中し応力のバランスを欠くし、
また、周辺部のみにディンプル加工を施す場合にはタブ
中心に向かって応力が集中し、応力のバランスを欠くの
で、本発明ではかかる欠点を解消すべく応力のバランス
のとれたディンプル加工ヲ施すようにした。これにより
レジンとリードフレームのタブとの間の界面剥離やレジ
ンクラックを生じない樹脂封止型半導体装置を得ること
に成功した。
し実施例〕
次に、本発明の実施例を、図面に基づいて説明する。
第３図はリードフレームの一例平面図で、当該リードフ
レーム１は、その略中夫に半導体素子を搭載する部分で
あるタブ２と該タブ２の外周に配さ才したり−ド３と該
タブを支持しているタブ吊りリード４と樹脂封止の際の
樹脂の流れを止めるなどの目的で設けられているダム５
と枠６とを備えて成っている。
レーム１は、その略中夫に半導体素子を搭載する部分で
あるタブ２と該タブ２の外周に配さ才したり−ド３と該
タブを支持しているタブ吊りリード４と樹脂封止の際の
樹脂の流れを止めるなどの目的で設けられているダム５
と枠６とを備えて成っている。
第４図は当該タブ２の拡大図で、同図にて、４は上記の
ごとくタブ吊りリードである。
ごとくタブ吊りリードである。
タブ２は長方形などの方形に形成され、ここでは長方形
状のタブを例示しである。
状のタブを例示しである。
タブ２の中心を含む適宜の太ぎさのエリア７内はこの第
４図では空間とし曵おり、その周辺部８には多数のディ
ンプル９を設けている。
４図では空間とし曵おり、その周辺部８には多数のディ
ンプル９を設けている。
本発明ではかかる周辺部８に多数のディンプル９を設け
て成るタブ２において、当該エリア７内に、前記のごと
く応力のバランスをとるために、適切にディンプル加工
を施す。
て成るタブ２において、当該エリア７内に、前記のごと
く応力のバランスをとるために、適切にディンプル加工
を施す。
次に、これを、第５図〜第１３図に図示した例に従い説
明する。
明する。
第５図に示すように、タブの横方向中心！！１１０と同
縦方向中心線１１と対角線１２．１３と？想定する。
縦方向中心線１１と対角線１２．１３と？想定する。
これら線の交わる叉点１４はタブの中心をなす。
第−例として、第６図および第７図に示すように、叉点
１４にディンプル９を設けるとともに・備中心線１０上
に等間隔にディンプル９を設け、かつ、縦中心ｉｌｌ上
にも等間隔にディンプル９を設ける。
１４にディンプル９を設けるとともに・備中心線１０上
に等間隔にディンプル９を設け、かつ、縦中心ｉｌｌ上
にも等間隔にディンプル９を設ける。
第二例は、第８図および第９図に示すように、対角線１
２及び１３上に上記と同様にしてディンプル９を設ける
。
２及び１３上に上記と同様にしてディンプル９を設ける
。
第三例は、第１０図および第１１図に示すように、横縁
中心１ｉＡ１０．１１のみならず、対角線１２．１３上
にも同様にディンプル９を設けた例を示す。
中心１ｉＡ１０．１１のみならず、対角線１２．１３上
にも同様にディンプル９を設けた例を示す。
第四例は、第１２図に示すように、叉点１４にディンプ
ル９を設けるとともに、横縦中心線１０゜１１及び対角
線１２．１３上にもディンプル９を設け、これら線１０
．１１，１２．１３上のディンプル９を仮に結ぶと円を
構成するようになっている。
ル９を設けるとともに、横縦中心線１０゜１１及び対角
線１２．１３上にもディンプル９を設け、これら線１０
．１１，１２．１３上のディンプル９を仮に結ぶと円を
構成するようになっている。
第五例は、第１３図に示すよ５に、上記に加えてさらに
円を構成するディンプル９を第四例に示すディンプル９
の外部に配設したものである。
円を構成するディンプル９を第四例に示すディンプル９
の外部に配設したものである。
第六例は第１４図に示すようにディンプル９の平面サイ
ズを檜々変えて設けた例を示したもので第１５図は同上
のディ／グルの断面を示したものである。
ズを檜々変えて設けた例を示したもので第１５図は同上
のディ／グルの断面を示したものである。
このように、本発明では叉点１４にディンプル９を形成
するとともに、当該中心線１０．１１および／または対
角Ｍ１２，１３上にディンプル９を形成する。
するとともに、当該中心線１０．１１および／または対
角Ｍ１２，１３上にディンプル９を形成する。
第１図は上記第１例による本発明のタブの拡大平面′図
であり、タブ２０周辺部８にディンプル９が設けられて
いるとともに、当該周辺部８内部のエリア７にはタブの
縦横中央線上にディンプル９が設けられている。第２図
はタブの対角線上で切断した断面図である。
であり、タブ２０周辺部８にディンプル９が設けられて
いるとともに、当該周辺部８内部のエリア７にはタブの
縦横中央線上にディンプル９が設けられている。第２図
はタブの対角線上で切断した断面図である。
本発明による応力集中について第１６図〜第１８図に基
づいて説明するに、第１７図に示すようにディンプルを
全面に施した場合は各コーナ一部に応力が集中する。ま
た、第１８図に示すようにディンプルを周辺部のみに設
けたときは中心に向かって応力が集中する。
づいて説明するに、第１７図に示すようにディンプルを
全面に施した場合は各コーナ一部に応力が集中する。ま
た、第１８図に示すようにディンプルを周辺部のみに設
けたときは中心に向かって応力が集中する。
これに対し、本発明では第１６図に示すように、各コー
ナ一部のみに応力が集中したり、あるいは中心に向かっ
てのみ応力が集中したすせず応力のバランスをとること
ができる。
ナ一部のみに応力が集中したり、あるいは中心に向かっ
てのみ応力が集中したすせず応力のバランスをとること
ができる。
第１９図は本発明に係る樹脂封止型半導体装置の一例断
面図であり、同図にて、１５は半纏体テップ、１６はコ
ネクタワイヤ、１７は接合材料を示す。
面図であり、同図にて、１５は半纏体テップ、１６はコ
ネクタワイヤ、１７は接合材料を示す。
本発明によれば上述のごとく応力のバランスがとれた半
導体装置が得られるので、レジンとリードフレームとの
界面剥離の発生を阻止し、また、レジンクラックを防止
でざる。
導体装置が得られるので、レジンとリードフレームとの
界面剥離の発生を阻止し、また、レジンクラックを防止
でざる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で櫛々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で櫛々変更可
能であることはいうまでもない。
例えば、前記実施例ではディンプル（凹孔ンをタブの片
面にのみ設ける例を示したが両面でもよい。
面にのみ設ける例を示したが両面でもよい。
また、ディンプル加工の例を示したが、貫通孔でもよい
。
。
また、これら孔の太ささ、形状は円形でも、細条角形な
ど任意である。
ど任意である。
本発明は樹脂で刺止するタイプの樹脂封止型半導体装置
全般に適用できるが、半田付などによる実装の際に、装
置に熱がかかる面付は実装タイプの樹脂封止型半導体装
置に特に有効である。
全般に適用できるが、半田付などによる実装の際に、装
置に熱がかかる面付は実装タイプの樹脂封止型半導体装
置に特に有効である。
第１図は本発明の実施例を示す要部平面図、第２図は同
断面図、 第３図は本発明に使用されるリードフレームの一例平面
図、 第４図はタブの説明図、 第５図は本発明におけるディンプルの配置説明図、 第６図は同配置の一例説明図、 第７図同具体例を示す説明図、 第８図は同配−の他の一例説明図、 第９図は同具体例を示す説明図、 １１ｇ１Ｏ図は同配置のさらに他の一例説明図、第１１
図は同具体列を示す説明図、 第１２図は同配置のさらに他の一例説明図、第１３図は
同配置のさらに他の一例説明図、第１４図は具体例を示
す説明図、 第１５図は同断面図、 第１６図は本発明の作用効果を示す説明図、第１７図は
従来例による作用効果を示す説明図、第１８図は従来例
による作用効果を示す説明図、第１９図は樹脂封止型半
導体装置の一例断面図である。 １・・・リードフレーム、２・・・タブ、３・・・す・
−ド、４・・・タブ吊りリード、５・・・ダム、６・・
・枠、７・・・空間（エリア）、８・・・周辺部、９・
・・ディンプル、ｌＯ・・・タブ横方向中心線、１１・
・・タブ横縦方向中心線、１２・・・対角線、１３・・
・対角線、１４・・・交点、１５・・・半導体チップ、
１６・・・コネクタワイヤ、１７・・・接合材料。 第 １ 図 ダ 第 ２ 図 ′ 第 ３ 図 瞥 第 ４ 図 第 ５ 図 第 １４ 図 第 １５ 図 第１６図
断面図、 第３図は本発明に使用されるリードフレームの一例平面
図、 第４図はタブの説明図、 第５図は本発明におけるディンプルの配置説明図、 第６図は同配置の一例説明図、 第７図同具体例を示す説明図、 第８図は同配−の他の一例説明図、 第９図は同具体例を示す説明図、 １１ｇ１Ｏ図は同配置のさらに他の一例説明図、第１１
図は同具体列を示す説明図、 第１２図は同配置のさらに他の一例説明図、第１３図は
同配置のさらに他の一例説明図、第１４図は具体例を示
す説明図、 第１５図は同断面図、 第１６図は本発明の作用効果を示す説明図、第１７図は
従来例による作用効果を示す説明図、第１８図は従来例
による作用効果を示す説明図、第１９図は樹脂封止型半
導体装置の一例断面図である。 １・・・リードフレーム、２・・・タブ、３・・・す・
−ド、４・・・タブ吊りリード、５・・・ダム、６・・
・枠、７・・・空間（エリア）、８・・・周辺部、９・
・・ディンプル、ｌＯ・・・タブ横方向中心線、１１・
・・タブ横縦方向中心線、１２・・・対角線、１３・・
・対角線、１４・・・交点、１５・・・半導体チップ、
１６・・・コネクタワイヤ、１７・・・接合材料。 第 １ 図 ダ 第 ２ 図 ′ 第 ３ 図 瞥 第 ４ 図 第 ５ 図 第 １４ 図 第 １５ 図 第１６図
Claims (1)
- 【特許請求の範囲】 １、リードフレームのタブ上に半導体チップを搭載し、
該チップの各電極と前記リードフレームのリードとを結
線し、樹脂封止して成る半導体装置において、前記タブ
の中心を含む適宜エリアを空間とし、該エリア周辺部に
多数の凹孔および／または透孔を設け、かつ、前記エリ
アには、タブの縦横中心線及び対角線を想定したときに
、これら中心線及び対角線の交点に前記凹孔または透孔
を設けるとともに、これら中心線および／または対角線
上に適宜個数の当該凹孔および／または透孔を設けて成
ることを特徴とする樹脂封止型半導体装置。 ２、タブの中心に凹孔および／または透孔を設けるとと
もに、タブの縦横中央線上に一定間隔で凹孔および／ま
たは透孔を設けて成る特許請求の範囲第１項記載の樹脂
封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254801A JPS62115752A (ja) | 1985-11-15 | 1985-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254801A JPS62115752A (ja) | 1985-11-15 | 1985-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115752A true JPS62115752A (ja) | 1987-05-27 |
Family
ID=17270079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254801A Pending JPS62115752A (ja) | 1985-11-15 | 1985-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115752A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910577A (en) * | 1987-08-10 | 1990-03-20 | Kabushiki Kaisha Toshiba | Lead frame |
| KR100499606B1 (ko) * | 2000-06-13 | 2005-07-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재 |
| JP2008159742A (ja) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | 半導体素子の実装構造 |
| DE102011016566A1 (de) * | 2011-03-07 | 2012-09-13 | Osram Opto Semiconductors Gmbh | Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente |
-
1985
- 1985-11-15 JP JP60254801A patent/JPS62115752A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910577A (en) * | 1987-08-10 | 1990-03-20 | Kabushiki Kaisha Toshiba | Lead frame |
| KR100499606B1 (ko) * | 2000-06-13 | 2005-07-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재 |
| JP2008159742A (ja) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | 半導体素子の実装構造 |
| DE102011016566A1 (de) * | 2011-03-07 | 2012-09-13 | Osram Opto Semiconductors Gmbh | Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente |
| US9130136B2 (en) | 2011-03-07 | 2015-09-08 | Osram Opto Semiconductors Gmbh | Leadframe for optoelectronic components and method for producing optoelectronic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62115752A (ja) | 半導体装置 | |
| JPH0777257B2 (ja) | リードフレーム | |
| JP3633364B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPS60186044A (ja) | 集積回路装置 | |
| JPS5827352A (ja) | 半導体装置 | |
| TW200304190A (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JPH0870087A (ja) | リードフレーム | |
| JPS6223096Y2 (ja) | ||
| JPS63208255A (ja) | 電子装置 | |
| JPH02174149A (ja) | 半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH02250359A (ja) | 半導体装置 | |
| JPH0526761Y2 (ja) | ||
| JPS6340353A (ja) | 樹脂封止半導体装置 | |
| JPS6112682Y2 (ja) | ||
| JPH03220760A (ja) | 樹脂封止型半導体装置 | |
| JPS63236353A (ja) | 半導体装置 | |
| JPS61267333A (ja) | 半導体装置 | |
| JPS6381965A (ja) | 電子装置 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPS6386461A (ja) | 樹脂封止半導体装置 | |
| JPH04280439A (ja) | 半導体装置およびその製造方法 | |
| JPH02205351A (ja) | 樹脂封止型半導体装置 |