JPS6175553A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS6175553A JPS6175553A JP59196709A JP19670984A JPS6175553A JP S6175553 A JPS6175553 A JP S6175553A JP 59196709 A JP59196709 A JP 59196709A JP 19670984 A JP19670984 A JP 19670984A JP S6175553 A JPS6175553 A JP S6175553A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- tip
- mounting
- fixing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 47
- 230000001737 promoting effect Effects 0.000 claims description 8
- 238000009736 wetting Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置等の面実装型の電子部品、特にリー
ドの半田濡れ性が良好な電子部品に関する。
ドの半田濡れ性が良好な電子部品に関する。
電子機器は、機能面から高密度実装化が、実装面から軽
量化、小型化、薄型化が要請されている。
量化、小型化、薄型化が要請されている。
このため、電子機器に組み込まれる電子部品の多くは、
面実装が可能な構造に移行してきている。
面実装が可能な構造に移行してきている。
また、電子部品の製造コスト低減のために、パッケージ
形態は＋７１料が安くかつ生産性が良好なレジンパッケ
ージが多用されている。
形態は＋７１料が安くかつ生産性が良好なレジンパッケ
ージが多用されている。
このような電子部品（半導体装置）の一つとして、超小
型の半導体装置、いわゆるミニモールド部品（たとえば
、ミニモールドトランジスタ）が知られている。
型の半導体装置、いわゆるミニモールド部品（たとえば
、ミニモールドトランジスタ）が知られている。
一方、電子機器の製造コスト低減等の目的から、電子部
品の実装（搭載）の自動化が図られている。
品の実装（搭載）の自動化が図られている。
また、前記ミニモールドトランジスタ等の電子部品の固
定は、半田ペーストが印刷された基板上に電子部品を仮
付け（半田ペーストの表面張力によってリードの半田ペ
ーストとの接触部分が仮付けされる。）した後、半田を
リフローすることによって行われている。（なお、自動
実装技術を詳しく述べである文献の例として、工業調査
会発行［電子材料Ｊ １９７９年３月号、昭和５４年３
月１日発行、Ｐ５４〜Ｐ５８がある）。
定は、半田ペーストが印刷された基板上に電子部品を仮
付け（半田ペーストの表面張力によってリードの半田ペ
ーストとの接触部分が仮付けされる。）した後、半田を
リフローすることによって行われている。（なお、自動
実装技術を詳しく述べである文献の例として、工業調査
会発行［電子材料Ｊ １９７９年３月号、昭和５４年３
月１日発行、Ｐ５４〜Ｐ５８がある）。
ところで、前記ミニモールドトランジスタは、パッケー
ジの寸法は縦、横、高さが１〜３ｍｍ程度と極めて小さ
く、パッケージの一側面から２本。
ジの寸法は縦、横、高さが１〜３ｍｍ程度と極めて小さ
く、パッケージの一側面から２本。
他側面から１本とそれぞれ突出したリードをも含む製品
幅も３ｍｍにも満たない。また、突出したリードの幅も
狭いことから、ミニモールドトランジスタを基板に取付
ける取付は面積も小さくならざるを得ない。
幅も３ｍｍにも満たない。また、突出したリードの幅も
狭いことから、ミニモールドトランジスタを基板に取付
ける取付は面積も小さくならざるを得ない。
したがって、ミニモールドトランジスタの半田によるよ
り確実な固定が望まれる。
り確実な固定が望まれる。
本発明の目的は半田の濡れ性が良好な面実装型の電子部
品を提供することにある。
品を提供することにある。
本発明の他の目的は実装歩留りが高くできる面実装型の
電子部品を提供することにある。
電子部品を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のミニモールドトランジスタは、基板
の半田ペース！司二に載置されるリード部分を先端に向
かうに従って徐々に薄＜シて先端を薄くシ、この先端の
−Ｌ面に半田ペーストが接触し易いようにすることによ
り、半田の濡れ性および表面張力作用を利用して溶融し
た半田をリード先端部に這い」−がるようにしているこ
とから、リードはノん仮に確実に固定され、ミニモール
ドトランジスタの実装の信頬度向上が達成できる。
の半田ペース！司二に載置されるリード部分を先端に向
かうに従って徐々に薄＜シて先端を薄くシ、この先端の
−Ｌ面に半田ペーストが接触し易いようにすることによ
り、半田の濡れ性および表面張力作用を利用して溶融し
た半田をリード先端部に這い」−がるようにしているこ
とから、リードはノん仮に確実に固定され、ミニモール
ドトランジスタの実装の信頬度向上が達成できる。
第１図は本発明の一実施例によるミニモールドトランジ
スタの反転状態の斜視図、第２図は同じく実装状態を示
す斜視図、第３図は同じく実装された状態を示す斜視図
である。
スタの反転状態の斜視図、第２図は同じく実装状態を示
す斜視図、第３図は同じく実装された状態を示す斜視図
である。
この実施例のミニモールドトランジスタ１は、第１図に
示されるように、プラスチック（たとえば、エポキシ樹
脂）のパッケージ２の両側から合計３本のリード３を突
出させた構造となっている。
示されるように、プラスチック（たとえば、エポキシ樹
脂）のパッケージ２の両側から合計３本のリード３を突
出させた構造となっている。
同図は、トランジスタ１の実装面４が上となるように裏
返しにした状態を示す図である。前記パッケージ２は、
縦が１．５ｍｍ、横が２．９ｍｍ。
返しにした状態を示す図である。前記パッケージ２は、
縦が１．５ｍｍ、横が２．９ｍｍ。
高さが１．１ｍｍとなっている。また、前記リード３は
パッケージ２の付は根近傍で実装面４側に折れ曲がると
ともに、その先端部分は再び外方に折れ曲がり、先端に
固定部５を形成している。リード３は幅がＱ、４ｍｍ、
厚さが０．１６ｍｍ。
パッケージ２の付は根近傍で実装面４側に折れ曲がると
ともに、その先端部分は再び外方に折れ曲がり、先端に
固定部５を形成している。リード３は幅がＱ、４ｍｍ、
厚さが０．１６ｍｍ。
パッケージ２の側面からの突出長さが０．５ｍｍとなっ
ている。この固定部５は実装面４と同一面となっていて
、実験時配線基板等の導体層に半田等によって接続され
る。前記固定部５のリード３部分はその先端に向かって
徐々に薄くなり濡れ促進部を形成している。すなわち、
固定部５のリード３部分ではり一部３の主面が先端に向
かうに従って徐々にその高さが低くなり、先端部分では
その厚さが、たとえば、Ｑ、１ｍｍとなり、先鋭となっ
ている。これは、実装時、溶けた半田が固定部５の先端
の主面（−Ｊ−面）に接触し、半田の濡れ性と表面張力
によって、半田１１が固定部５の上面全域にｊＨい上が
ることを期待して形成されている。なお、前記固定部５
の薄形化はリード３の切断成型時にプレスすることによ
って同時に行われる。
ている。この固定部５は実装面４と同一面となっていて
、実験時配線基板等の導体層に半田等によって接続され
る。前記固定部５のリード３部分はその先端に向かって
徐々に薄くなり濡れ促進部を形成している。すなわち、
固定部５のリード３部分ではり一部３の主面が先端に向
かうに従って徐々にその高さが低くなり、先端部分では
その厚さが、たとえば、Ｑ、１ｍｍとなり、先鋭となっ
ている。これは、実装時、溶けた半田が固定部５の先端
の主面（−Ｊ−面）に接触し、半田の濡れ性と表面張力
によって、半田１１が固定部５の上面全域にｊＨい上が
ることを期待して形成されている。なお、前記固定部５
の薄形化はリード３の切断成型時にプレスすることによ
って同時に行われる。
一方、パッケージ２内に延在するリード３の内端ばそれ
ぞれ幅広となっている。そして、中央のリード３の内端
には半導体素子（チップ）６が固定されている。また、
両側のリード３の内端と前記チップ６の電極とはワイヤ
７によって接続されている。
ぞれ幅広となっている。そして、中央のリード３の内端
には半導体素子（チップ）６が固定されている。また、
両側のリード３の内端と前記チップ６の電極とはワイヤ
７によって接続されている。
つぎに、このようなトランジスタ１の実装構造、特に半
田リフローによる実装について説明する。
田リフローによる実装について説明する。
第２図で示されるように、最初に基板（配線基板）８が
用意される。この基板８はセラミック等の絶縁体によっ
て形成されているとともに、表面（主面）には導電体か
らなる配線層９が設けられている。また、この基板８の
配線層９の所定部分には、半田ペースト１０がスクリー
ン印刷等によって印刷されている。
用意される。この基板８はセラミック等の絶縁体によっ
て形成されているとともに、表面（主面）には導電体か
らなる配線層９が設けられている。また、この基板８の
配線層９の所定部分には、半田ペースト１０がスクリー
ン印刷等によって印刷されている。
そこで、ミニモールドトランジスタ１は自動搭載装置等
によって基板８の所定位置に載置される（第２図参照）
。この際、リード３の固定部５は半田ペースト１０上に
載ることから、半田ペースト１０の表面張力によって仮
り固定される。 つぎに、基板８に印刷された半田ペー
スト１０はリフローによって一時的に溶かされる。この
際、固定部５の先端は薄くかつ半田ペースト１０に直接
接触していることから、半田ペースト１０が熔けると、
固定部５はミニモールドトランジスタ１の自重で半田１
１中に埋まるようになり、半田１１は固定部５の上面に
接触する。また、半田１１はその濡れ性と表面張力によ
って固定部５の略全域に這い」−がる。この結果、第３
図で示されるように、ミニモールドトランジスタ１のリ
ード３の固定部５部分は半田１１に被われるようにして
配線層９に確実に固定される。この半田の濡れ性の再現
性は高く、実装の歩留りは高い。
によって基板８の所定位置に載置される（第２図参照）
。この際、リード３の固定部５は半田ペースト１０上に
載ることから、半田ペースト１０の表面張力によって仮
り固定される。 つぎに、基板８に印刷された半田ペー
スト１０はリフローによって一時的に溶かされる。この
際、固定部５の先端は薄くかつ半田ペースト１０に直接
接触していることから、半田ペースト１０が熔けると、
固定部５はミニモールドトランジスタ１の自重で半田１
１中に埋まるようになり、半田１１は固定部５の上面に
接触する。また、半田１１はその濡れ性と表面張力によ
って固定部５の略全域に這い」−がる。この結果、第３
図で示されるように、ミニモールドトランジスタ１のリ
ード３の固定部５部分は半田１１に被われるようにして
配線層９に確実に固定される。この半田の濡れ性の再現
性は高く、実装の歩留りは高い。
（１）本発明によれば、リード３の先端の固定部５には
濡れ促進部が形成されていることから、半田の濡れ性が
良好となり、半田１１を介して固定部５を配線層９に強
固にかつ再現性良く接合することができるという効果が
得られる。
濡れ促進部が形成されていることから、半田の濡れ性が
良好となり、半田１１を介して固定部５を配線層９に強
固にかつ再現性良く接合することができるという効果が
得られる。
（２＋ １記（ｌｌから、本発明によれば半田ペースト
１０がリード３の厚さと同じ程度と薄くなっても、リー
ド３の固定部５は確実に配線層９に固定できるという効
果が得られる。
１０がリード３の厚さと同じ程度と薄くなっても、リー
ド３の固定部５は確実に配線層９に固定できるという効
果が得られる。
（３）上記（２）から実装において半田ペースト１０を
薄くできることから、電子部品の実装密度を高めても、
隣り合う電子部品における半田接合部分間の半田による
連結現象（ブリッジ）も発生し難くなり、実装密度向上
が達成できるという効果が得られる。
薄くできることから、電子部品の実装密度を高めても、
隣り合う電子部品における半田接合部分間の半田による
連結現象（ブリッジ）も発生し難くなり、実装密度向上
が達成できるという効果が得られる。
（４）上記ｆ１）〜（３）により、本発明によれば、実
装歩留りの向上、使用半田量の軽減、高密度実装化によ
って、電子部品の実装コストの低減が達成できるという
相乗効果が得られる。
装歩留りの向上、使用半田量の軽減、高密度実装化によ
って、電子部品の実装コストの低減が達成できるという
相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第４図で示さ
れるように、濡れ促進部はり−ド３の固定部５を先端に
向かうに従って徐々に細くして先端を鋭利とし、この鋭
利部１２が溶けた半田１１中に埋まり易いことを利用し
て固定部５の上面全域に半田１１が這い上がるようにし
ても、前記実施例同様な効果が得られる。なお、この実
施例は、パッケージ２の四辺からそれぞれリード３を突
出させる構造の半導体装置１３に本発明を適用した例で
ある。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第４図で示さ
れるように、濡れ促進部はり−ド３の固定部５を先端に
向かうに従って徐々に細くして先端を鋭利とし、この鋭
利部１２が溶けた半田１１中に埋まり易いことを利用し
て固定部５の上面全域に半田１１が這い上がるようにし
ても、前記実施例同様な効果が得られる。なお、この実
施例は、パッケージ２の四辺からそれぞれリード３を突
出させる構造の半導体装置１３に本発明を適用した例で
ある。
また、濡れ促進部としての構造は、表面張力現象と接触
角現象による毛管現象（毛細管現象）を利用した構造が
考えられる。すなわち、第５図は固定部５に溝状の切り
欠き１４を設けた例であり、第６図は固定部５にスリッ
ト（スリット孔）１５を設Ｌ３た例であり、第７図は固
定部５に円形の孔１６を３個設けた例である。これら切
り欠き１４．スリット１５．孔１６はいずれも毛管現象
によって半田１１を固定部５の−に面に吸い上げること
ができるような寸法となっている。また、第５図〜第７
図で示す矢印は半田１１の吸い上がり状態を示すもので
ある。
角現象による毛管現象（毛細管現象）を利用した構造が
考えられる。すなわち、第５図は固定部５に溝状の切り
欠き１４を設けた例であり、第６図は固定部５にスリッ
ト（スリット孔）１５を設Ｌ３た例であり、第７図は固
定部５に円形の孔１６を３個設けた例である。これら切
り欠き１４．スリット１５．孔１６はいずれも毛管現象
によって半田１１を固定部５の−に面に吸い上げること
ができるような寸法となっている。また、第５図〜第７
図で示す矢印は半田１１の吸い上がり状態を示すもので
ある。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるトランジスタおよび
ＩＣ０面実装技術に適用した場合について説明したが、
それに限定されるものではなく、他の構造の面実装型の
電子部品に適用できる。
をその背景となった利用分野であるトランジスタおよび
ＩＣ０面実装技術に適用した場合について説明したが、
それに限定されるものではなく、他の構造の面実装型の
電子部品に適用できる。
本発明は少なくとも面実装構造の物品の固定技術には通
用できる。
用できる。
第１図は本発明の一実施例によるミニモールドトランジ
スタの反転状態の斜視図、 第２図は同じく実装状態を示す斜視図、第３図は同じく
実装された状態を示す斜視図、第４図は本発明の他の実
施例による半導体装置の斜視図、 第５図は本発明の他の実施例によるリードの先端部分を
示す斜視図、 第６図は本発明の他の実施例によるリードの先端部分を
示す斜視図、 第７図は本発明の他の実施例によるリードの先端部分を
示す斜視図である。 １・・・ミニモールドトランジスタ、２・・・パッケー
ジ、３・・・リード、４・・・実装面、５・・・固定部
、６・・・チップ、７・・・ワイヤ、８・・・基板、９
・・・配線層、１０・・・半田ペースト、１１・・・半
田、１２・・・鋭利部、１３・・・半導体装置、１４・
・・切り欠き、１５・・・スリット、１６・・・孔。 第 ６ 図 第 ７ 図
スタの反転状態の斜視図、 第２図は同じく実装状態を示す斜視図、第３図は同じく
実装された状態を示す斜視図、第４図は本発明の他の実
施例による半導体装置の斜視図、 第５図は本発明の他の実施例によるリードの先端部分を
示す斜視図、 第６図は本発明の他の実施例によるリードの先端部分を
示す斜視図、 第７図は本発明の他の実施例によるリードの先端部分を
示す斜視図である。 １・・・ミニモールドトランジスタ、２・・・パッケー
ジ、３・・・リード、４・・・実装面、５・・・固定部
、６・・・チップ、７・・・ワイヤ、８・・・基板、９
・・・配線層、１０・・・半田ペースト、１１・・・半
田、１２・・・鋭利部、１３・・・半導体装置、１４・
・・切り欠き、１５・・・スリット、１６・・・孔。 第 ６ 図 第 ７ 図
Claims (1)
- 【特許請求の範囲】 １、パッケージと、このパッケージの周面から突出した
リードと、からなる面実装型の電子部品であって、前記
リードの先端部分には半田の濡れ性の良い濡れ促進部を
有していることを特徴とする電子部品。 ２、前記濡れ促進部はリード先端部分が先端に向かうに
従って徐々に薄くなる構造によって形成されていること
を特徴とする特許請求の範囲第１項記載の電子部品。 ３、前記濡れ促進部はリード先端部分が先端に向かうに
従って徐々に細くなる構造によって形成されていること
を特徴とする特許請求の範囲第１項記載の電子部品。 ４、前記濡れ促進部は毛管現象による半田吸い上げが可
能なスリット、切り欠き、孔によって形成されているこ
とを特徴とする特許請求の範囲第１項記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196709A JPS6175553A (ja) | 1984-09-21 | 1984-09-21 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196709A JPS6175553A (ja) | 1984-09-21 | 1984-09-21 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175553A true JPS6175553A (ja) | 1986-04-17 |
Family
ID=16362280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196709A Pending JPS6175553A (ja) | 1984-09-21 | 1984-09-21 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175553A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920074A (en) * | 1987-02-25 | 1990-04-24 | Hitachi, Ltd. | Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof |
| JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
| EP0794560A3 (en) * | 1996-03-08 | 1998-03-18 | Nec Corporation | Production method for insulated semiconductor device |
| WO2015141114A1 (ja) * | 2014-03-19 | 2015-09-24 | パナソニックＩｐマネジメント株式会社 | 電子部品 |
| JP2016167480A (ja) * | 2015-03-09 | 2016-09-15 | 三菱電機株式会社 | 電力用半導体装置 |
| US11735509B2 (en) * | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
-
1984
- 1984-09-21 JP JP59196709A patent/JPS6175553A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920074A (en) * | 1987-02-25 | 1990-04-24 | Hitachi, Ltd. | Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof |
| JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
| EP0794560A3 (en) * | 1996-03-08 | 1998-03-18 | Nec Corporation | Production method for insulated semiconductor device |
| KR100246694B1 (ko) * | 1996-03-08 | 2000-03-15 | 가네꼬 히사시 | 절연형 반도체 디바이스의 제조 방법 |
| WO2015141114A1 (ja) * | 2014-03-19 | 2015-09-24 | パナソニックＩｐマネジメント株式会社 | 電子部品 |
| JP2016167480A (ja) * | 2015-03-09 | 2016-09-15 | 三菱電機株式会社 | 電力用半導体装置 |
| US11735509B2 (en) * | 2019-03-22 | 2023-08-22 | Mitsubishi Electric Corporation | Power semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| US4598972A (en) | High density electrical lead | |
| JPH01217993A (ja) | 半導体装置 | |
| US5398165A (en) | Electronic circuit component and mounting method therefor | |
| JPH07153907A (ja) | 電力用半導体モジュール | |
| US4724473A (en) | Micropackage for encapsulating an electronic component | |
| JPS6175553A (ja) | 電子部品 | |
| US5712197A (en) | Method of manufacturing a semiconductor device suitable for surface mounting | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP3365426B2 (ja) | チップ型電子部品 | |
| JPH04255291A (ja) | 印刷配線板 | |
| JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
| JPS635248Y2 (ja) | ||
| JPS6143458A (ja) | 電子部品 | |
| JPH01232753A (ja) | 半導体装置 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| JPH07302653A (ja) | 整列板 | |
| KR200177247Y1 (ko) | 압정형 반도체 패키지 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| JPH0225245Y2 (ja) | ||
| JP2707899B2 (ja) | 混成集積回路装置 | |
| JPH11121272A (ja) | コンデンサの端子構造 | |
| JPH10106654A (ja) | 端子装置及びその製造方法 | |
| JPH06176811A (ja) | 接続用の導電性部品 | |
| JPH11261187A (ja) | 基板実装部品及びその取付構造 |