JPS6165372A - ベクトル展開方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データをＸ方向とＹ方向の２次元の座標で指
定しドツトパターンデータとして書込み記憶するイメー
ジメモリへのベクトル展開方式に関する。

情報処理技術の発達により、各種資料を即時に一時的な
可視像として表示したり、印字したりすることを多く要
請されるようになって来た。

作成する資料としては文字・記号・図形を組み合わせた
ものであるため１表示装置も又ブリンク装置でも、これ
ら組み合わせた内容をイメージメモリ等に一旦記憶させ
、マイクロプロセッサ等の制御のもとにデータを取出し
１表示したり、印字したりすることで一般的に処理され
ている。

特に図形表示の場合は、ベクトル（線分）データをイメ
ージメモリ上に書込むことが多くあり。

かかるベクトルデータをイメージメモリｊ二に展開する
にあたり高速で容易上展開出来る方式の実用化が要望さ
れている。

〔従来の技術〕

第３図は従来のイメージメモリ書込み方式、第４図はベ
クトル展開例で、　（Ａ）は座標軸上の表示、　（Ｂ）
はドツト表示、第５図はベクトルのメモリ上の割付は状
況をそれぞれ示す。

イメージメモリ５の大きさは装置（表示装置やプリンタ
装置等）で定義されたページの最大（例えば、横１３．
６インチ×縦１２インヂ）の大きさで保有しなければな
らない。これは、２４０　　ドツト／インチの画素で構
成すると１．５ＭＸ８ドツトのメモリ５を必要とする。

このメモリ５」二に線分を描画する場合、第４図（Ａ）
に示すように、起点座標アドレス（ＸＩ、Ｖｌ）と終点
座標アドレス（Ｘ２．Ｙ２　）が与えられ、この間のド
ツト対応のメモリチップ（例えば、１６ビツト単位で構
成）上に順次ベクトル展開し、描画する。

即ち９本例のメモリ５へのアクセス単位を１６ビツトと
し、メモリ５」二の割付けが第５図に示すように起点座
標アドレスがＹ座標ａの３ドツト目。

終点座標アドレスがＹ座標ｅの１６ドソト目とずれば、
まずカウンタ２にはＹ座標ａのデータ■がセットされ、
レジスタ４に格納される。

一方、カウンタ１には３トソト目のデータ■がセットさ
れ、１６ドツトまでのデータ■が順次セットされ、レジ
スタ３に格納される。

尚■、■はＸ又はＹ座標上のアップ／ダウンデータであ
る。即ち、第４図（Ｂ）に示すように起点座標（ＸＩ、
Ｙｌ　）を中心として、右上に終点座標（Ｘ２．Ｙ２　
）がある場合は、書込む線分はＸ軸、Ｙ輪具にアップ方
向を意味するデータ■、■がカウンタ１．２に与えられ
る。

又■、■はＸ軸アドレスクロック信号、Ｙ軸アドレスク
ロック信号で、クロック信号■、■によりレジスタ３及
び４に格納しているメモリ５上のＸ軸アドレス■、Ｙ軸
アドレス■を出力し、第５図の′○印のデータを書込ん
で行く。

上記方法によれば、本例でのメモリ５に対するアクセス
回数はＹ座標ａの３ドツト目からＹ座標ｅの１６ドツト
目の１４回となる。

〔発明が解決しようとする問題点〕

上述のような従来のアクセス方法によれば、同−Ｙ軸ア
ドレスを複数回アクセスするため、全体のアクセス回数
が多くなり、従ってメモリ５上への書込み処理速度がそ
の分だけ遅くなると言う問題点があった。

〔問題点を解決するための手段〕

本発明は、上記問題点を解消した新規なベクトル展開方
式を実現することを目的とするものであり、該問題点は
、イメージメモリにベクトル展開する時、同一方向のド
ツトデータは一括して書込む手段を設け、前記イメージ
メモリへの書込みがＸ方向を基準とする場合、Ｙ方向の
変位を見て。

変化した所より前のドツト分をまとめて前記イメージメ
モリに書込み、Ｙ方向を基準にして書込む場合、Ｘ方向
の変位を見て、変化した所より前のドツト分をまとめて
前記イメージメモリに書込む本発明によるベクトル展開
方式により解決される。

〔作用〕

即ち、Ｘ軸又はＹ軸上の同一アドレス分のデータはシフ
トレジスタ内に蓄え２次のデータの展開位置が現アドレ
スと違う場合は、それまでのデータをイメージメモリ上
に書込むことにより、全体的なイメージメモリのアクセ
ス回数が減り処理速度の向上が図れる。

〔実施例〕

以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。

第１図は本発明に係るイメージメモリ上へのベクトル展
開方式の一実施例を示すブロックダイヤグラム、第２図
はＸ基準領域、Ｙ基準領域の配分をそれぞれ示す。尚全
図を通じて同一記号は同一対象物又は内容を示す。

次に本実施例の動作を、追加された機能部分を中心に説
明する。

Ｙ座標ａがＹアドレスクロック信号■で、Ｘ座標３ドツ
トがＸア１゛レスクロツタ信号■でセットされ、論理和
回路６経由シフトレジスタ８に格納される。一方、メモ
リ　（ＲＯＭ　）７に格納されている線分の種別（例え
ば、連続線１点線、一点鎖線等）がアドレス信号■によ
り読出され、同様にシフトレジスタ８に格納される。

又論理積回路１０には、Ｙアドレスクロック信号■とＸ
基準信号■とが入力され、論理積回路１１にはＸアドレ
スクロック信号■とＹ基準信号＠とが入力される。

尚Ｘ基準信号■、Ｙ基準信号＠とは第２図に示すように
メモリ５を４分割し、領域ａ、ａ’をＸ基準、領域す、
ｂ’をＹ基準とし１例えばＸ基準の領域ａ、ａ’に線分
を展開する場合、メモリ５上の１ドツト展開する毎にＸ
アドレス■が領域ａでは＋１．領域ａ′では−１を指示
する信号である。

同様に、Ｙ基準の領域す、ｂ’にベクトル展開する場合
、Ｙアドレス■が領域すでは＋１．領域ｂ′では−１を
指示する。

又バウンダリ検出信号０は、同−Ｙアドレスでのドツト
展開が１６になった場合出力され２次のＹアドレスに移
ることを指示する信号である。

フリップフロップ回路（以下Ｆ、Ｐ回路と称する）１３
はＹ座標ａの３ドツト目のデータ■、■をシフトレジス
タ８に格納する時の論理積条件により。

論理積回路１０から出力される信号によりセットされ１
次の論理積条件による論理積回路１ｏからの出力、即ち
、Ｙ座標すに移ったことによりＹアドレスが変更されＹ
アドレスクロック信号■と５ドツト目の書込みのための
Ｘ基準信号０が出力された時に信号［相］を出力する。

Ｆ、Ｆ回路１３の信号［相］は１メモリ５に対する直接
記憶アクセスモード制御要求信号であり、この信号■を
受けたメモリ５は、レジスタ３に格納されているＸアド
レスデータ■、レジスタ４に格納されているＹアドレス
データ■及びレジスタ９に格納しているデータ■の取り
込ゐを行う。

以上のように、Ｙ方向の変位を見て変化したところより
前のドツト分をまとめてメモリ５へ書込みを行うと、Ｙ
アドレスが変更される回数、即ち本実施例では５回でベ
クトル展開が完了する。

尚本実施例はＸ方向を基準として、その展開を行った場
合の説明をしたが１本発明はＹ方向を基準としたベクト
ル展開も可能である。

即ち、Ｙ方向を基準としたベクトル展開を行う場合、論
理積回路１１にてＸ方向の変位を見て変化したところよ
り前のドツト分をまとめてメモリ５への書込みを行う。

これは縦方向の書込みを行うことを意味する。

〔発明の効果〕

以上のような本発明によれば、イメージメモリへのアク
セス、回数が減少するため、イメージメモリへのベクト
ル展開処理速度のスピードアップが図れると言う効果が
ある。

【図面の簡単な説明】

第１図は本発明に係るイメージメモリ上へのヘク°　ト
ル展開方式の一実施例を示すブロックダイヤグラム。 第２図はＸ基準領域、Ｙ基準ｗ４域の配分。 第３図は従来のイメージメモリ書込み方式。 第４図はベクトル展開例で、　（Ａ）は座標軸上の表示
、　（Ｂ）はドツト表示。 第５図はベクトルのメモリ上の割付は状況。 をそれぞれ示す。 図において。 １．２はカウンタ、３，４．９はレジスタ。 ５はメモリ、　　　　　　６．１２は論理和回路。 ７はメモリ　（ＲＯＭ　）　、　　８はシフトレジスタ
。 １０、１１　は論理積回路、１３はｐ、ｐ回路。 をそれぞれ示す。 ■■　　Ｏ■　Ｏ■

Claims (1)

【特許請求の範囲】
1. データをＸ方向とＹ方向の２次元の座標で指定し、ドッ
   トパターンデータとして書込み記憶するイメージメモリ
   を備えてなる装置において、前記イメージメモリにベク
   トル展開する時、同一方向のドットデータは一括して書
   込む手段を設け、前記イメージメモリへの書込みがＸ方
   向を基準とする場合、Ｙ方向の変位を見て、変化した所
   より前のドット分をまとめて前記イメージメモリに書込
   み、Ｙ方向を基準にして書込む場合、Ｘ方向の変位を見
   て、変化した所より前のドット分をまとめて前記イメー
   ジメモリに書込むことを特徴とするベクトル展開方式。