[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6159873A - 薄膜電界効果トランジスタおよびその製造方法 - Google Patents

薄膜電界効果トランジスタおよびその製造方法

Info

Publication number
JPS6159873A
JPS6159873A JP18171784A JP18171784A JPS6159873A JP S6159873 A JPS6159873 A JP S6159873A JP 18171784 A JP18171784 A JP 18171784A JP 18171784 A JP18171784 A JP 18171784A JP S6159873 A JPS6159873 A JP S6159873A
Authority
JP
Japan
Prior art keywords
layer
silicon compound
semiconductor layer
compound semiconductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18171784A
Other languages
English (en)
Inventor
Shigenobu Shirai
白井 繁信
Masatoshi Kitagawa
雅俊 北川
Sadakichi Hotta
定吉 堀田
Ikunori Kobayashi
郁典 小林
Seiichi Nagata
清一 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18171784A priority Critical patent/JPS6159873A/ja
Publication of JPS6159873A publication Critical patent/JPS6159873A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L29/7866
    • H01L29/78618
    • H01L29/78669

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置にかかわり、と夛わけ非晶質シリコ
ン、微結晶シリコン等のシリコン化合物半導体薄膜を用
いた薄膜電界効果トランジスタおよび製造方法(以降T
PTと略す)に関するものである。
従来例の構成とその問題点 第1図は、従来開発された半導体の活性@域に非晶質ン
ソコン化合物半導体水素化合物、フ、素化合物、ゲルマ
ニウム[−化合物etcをもちいだTFTの工程断面図
である。まず、第1図(alに示すように、絶縁性基板
1上にゲートとなる第1の金、回層2(たとえばMo 
、 Cr 、 NiCr等)を選択的に被着形成する。
ついで全面に第1の絶縁層3(たとえば窒化シリコン、
酸化シリコン等)、非晶質シリコン化合物半導体層4た
とえば水素化非晶質シリコン(以降i層と略す)、そし
て第2の絶縁層5を順次被着する。
次に第1図(b)に示したように第2の絶縁層5を第1
の金属層2と重なった部分でTFTのチャンネルとなる
べき部分は少なくとも残し、そうして1層4を選択びフ
にほとんど露出した後に全面に不純物を含む非単結晶シ
リコン化合物半導体層6たとえばPをドープしたn型非
晶質シリコン層(以降n+層と略す)を被着する。その
後、第1図(C)に示したように、n+6 、i層4.
を選択的に除去して、第2の絶縁層を残した部分5を含
む島状の非晶質シリコン層(6′+ 4′)を形成する
さらに、第1の金、次層2への接続を与えるための開口
部7を第1の絶縁層3に形成した後に、全面に第2の金
属FI9を被着し、1.多4上に被着されたn+層6り
上を含んで第1の絶縁層3上にはソース・ドレイン配線
8を、また曲記開口部7を含んで第1の絶縁層3上には
ゲート配線9を形成する。最後にソース・ドレイン配線
8をマスクとして第2の絶縁層5′上のn+層を除去し
て第1図(d)に示すように従来の薄膜電界効果トラン
ジスタが完成する。
従来のTPTでは、半導体の活性@域に非晶質シリコン
層4′をもちいているため、有効電子移動度が0.1〜
1.○、、l/V、secと低い。それでも高速動作や
大きなON電流を必要としない液晶セルと組み合せるこ
とによって画像表示装置を構成するTFTのスイッチン
グアレイを得ることはできる。しかし半導体の活性領域
に非晶、質シリコンを用いる限り、画像入力信号処理回
路を構成するに充分な応答速度が得られない。
ところで、微結晶シリコン化合物半導体の有効電子易動
度は、非晶質シリコン化合物半導体のものの数倍程度大
きい。従って、半導体の活性@域としてゲート絶縁膜に
続いて微結晶シリコン化合物半導体を被着形成すれば良
いのだが、この場合。
■微結晶シリコン化合物半導体をグロー放電分解法によ
っ製膜する場合、製膜条沖の高周波電力が大きく(後述
)、ゲート絶縁膜と半導体層との界面のダメージが大き
いこと、■グロー放電とともに基板表面温度が上昇し、
水素分子及び原子が膜中から扱けることの二つの原因で
、界面坐位密度がかなり大きくなり電気的特性が不安定
で劣悪である。
発明の目的 本発明は、半導体の活性領域に電子易動度の大きい微結
晶シリコン化合物半導体をうまくもちいて、従来の方法
では実現できなかった高速動作を可能にするだめの改菩
すべき一つのテーマとして、薄膜電界効果トランジスタ
の電子易動度を高めることが目的である。
発明の構成 本発明によるTPTは、電子易動度を高めるために、半
導体層に微結晶シリコン化合物をもちいる際絶縁膜と微
結晶シリコン化合物層との間に、非晶質シリ・コン化合
物層をもうけだ。
これにより従来より優れていた絶縁膜と非晶質シリコン
化合物半導体層との界面準位密度を小さくたもちつつ、
微結晶シリコン化合物半導体の製作時の物理化学現象を
利用して、非晶質シリコン化合物半導体と微結晶シリコ
ン化合物半導体との界面学位を良好にし、エネルギー学
位密度の低下をはかると伴に、電子易動度の大きい微結
晶シリコン化合物半導体を導入し、電子易動度の高いT
FTを製作した。
実施例の説明 第2図は、本発明の一実施例における半導体装置の工程
断面図を示すものである。なお同一機能の各部について
は、第1図と同じ番号を付す。
まず第2図(d)に示すように絶縁性基板1例えばガラ
ス板上にゲート電極及びゲート配線となる第1の金属層
2例えばCr 、 NiCr 、 Moなどを選択的に
被着形成する。次いで全面にまずゲート絶縁層3として
例えば窒化ンリコン層、酸化シリコン層などを、次に第
1の半導体層として非晶質シリコン化合物半導体層14
(以降11と略す)例えば水素化非晶質シリコン27ノ
素化非晶質シリコン、炭化非晶質シリコンなどを、続い
て第2の半導体層とし微結晶シリコン化合物半導体層2
4(以降12と略す)例えば水素化微結晶シリコン。
フッ素化微結晶ンリコンなどを、さらに続いて第2の絶
縁層5例えば窒化シリコン、酸化シリコンなどを順次被
着する。
これら絶縁膜及び半導体膜の被着方法は、容量結合型高
周波グロー放電法による。原料ガスとしては、絶縁層3
,5に窒化ンリコン層を得るならStH、NH3,N2
  の混合ガスを使用し、非晶質シリコン化合物半導体
層14(11)に水素化非晶質シリコン層を得るならS
 iHaを使用し、真空度0.6 Torr 、基板温
度300℃、高周波電力12W(電極直径30crn)
+電極距離21閲で得られる。また微結晶シリコン化合
物半導体層24(i2層)に水素化微結晶シリコンを得
るなら、51H4,55ccrnr H2150Scc
mの混合ガスを使用し、真空度1.4Torr 、基板
温度260℃。
13、56)K ノ高周波電力250W(電極直径30
crn)、電極間距離22酎で得られる。
次に第2図(b)に示したように、第2の絶縁層5を第
1の金属層2と重なった所でTFTのチャンネルとなる
べき部分は少なくとも残して、11層14と12層24
を選択的にほとんどの部分を露出させた後に全面に不純
物を含む非単結晶シリコン化合物半導体層(以降は仮り
にn+−μC層と略す)6を被着する。例えばPをドー
プしたn型水素化微結晶シリコ7層6を被着する場合、
その条件は、SiH6sccrn、  H2150sc
cIn、 PR。
0、05 s CCrn  の混合ガスを使用し、真空
度1.4Torr 、基板温度250℃、高周波電力2
00W(電極直径30 cm )、電極距離21叫であ
る。
得られた膜の比抵抗は1o Ω/口、活性エネルギー0
.02 eVであった。
その後、第2図(C)に示したように、n+−μC層6
.12層24.11層14を選択的に除去して、第2の
絶縁層を残した部分5′を含み島状に形成する。
さらに第1の金属層2への接続を与えるための開口部7
を第1の絶縁層3に形成した後に、全面に第2の金属層
9例えばAQ 、 Cr 、 NiCr 、Auなどを
被着し、 11層14′ 、12層24′上に被着され
たn+−μC層6り上を少なくとも一部含んで、第1の
絶縁層3上にはソース・ドレイン配線8を、また卯記開
口部7を含んで第1の絶縁層3上にはゲート配a9を形
成する。
最後にソース・ドレイン配線8をマスクとして、第2の
絶縁層5′ 上のn+−μC層を除去して、第2図(d
)に示すように本発明のR膜電界効果トランジスタが完
成する。
第1の半導体層として711Mする非晶質シリコン化合
物半導体層14の膜厚は、2000Å以上では従来の半
導体活性領域に非晶質シリコン化合物半導体のみをもち
いたTPTの特性とさほどかわらず、また前記第1の半
導体層14の膜厚が2ωÅ以下では従来の半導体活性領
域に微結晶シリコン化合物半導体のみをもちいたTPT
と同様、ゲート絶縁膜と半導体層との界面学位密度がか
なり大きく、電気的特性の大きな改善は見られなかった
しかしゲート絶縁膜に続く第1の半導体層として非晶質
シリコン化合物半導体層14(ここでは水素化非晶質シ
リコンをもちいた)の膜厚を500人波着し、第2の半
導体層として微結晶シリコン本発明によるTFTでは、
絶縁膜と半導体層との界面単位密度を低く保つため、ま
ず第1の半導体層として非晶質ンリコン化合物半専体層
を被着した。またそのTPTの空え層が大きく広がり、
第2の半導体層にまで広がることを利用して、第2の半
導体層に、電子易動度の大きい微結晶シリコン化合物半
導体をもちい前記目的を達成した。
尚、第1の半導体層として具体的に用いた水素化非晶質
シリコン層は、たとえば高周波電力12Wで製作され、
次に続く第2の半導体層として具体的に用いた水素化微
結晶シリコン膜は、たとえば高周波電力250Wと約2
0倍の電力で製作されるが、第1の半導体層の膜厚が5
00人の場合第2の半導体層被着時の水素プラズマを主
体とするプラズマに、絶縁膜と第1の半導体層との界面
は影響を受けずに、第1の半導体層と第2の半導体層と
の界面となる表面は、前記プラズマにさらされ欠陥が補
償されるため、エネルギー学位密度の大きな増大を伴な
わずに、連続的に第2の半導体層が被着される。また第
2の半導体層被着に要する時間は十数分間と短時間であ
り、そのプラズマによる基板表面温度もさほど上昇しな
いので電気的特性の優れた有効電子易動度の大きいTP
Tが得られた。
【図面の簡単な説明】
第1図f−)〜(d)は従来の工程断面図、第2図(a
)〜(d)は本発明の一実施例のTFTの概略工程断面
7である。 1・・・・・絶縁性基板、2・・・・・・第1の金属層
、3・・・・・・第1の絶縁層、14 、14’・・・
・・・非晶質シリコン化合物半導体層、5.d・・・・
・・第2の絶縁層、ら。 6(・・・・・非単結晶ンリコ/化合物半導作、@、8
・・・・・・ンース・ドレイン配線、9・・・・・・ゲ
ー11.24124′・・・・・・微結晶シリコン化合
物半導体層。 代理人の氏名 弁理士 中 尾 軟 男 ほか1名第1
図 第1図 5′

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁性基板上にゲートとなる第1の金属層が選択
    的に形成され、第1の絶縁層を介して第1の金属層を含
    む絶縁性基板上に、第1の半導体層として非晶質シリコ
    ン化合物半導体層、第2の半導体層として微結晶シリコ
    ン化合物半導体層の二層が島状に選択形成され、前記二
    層からなる島状の半導体層上で第1の金属層と一部重な
    り合うように形成された1対の不純物を含む非単結晶シ
    リコン化合物半導体層をソース・ドレインとし、このソ
    ース・ドレインを除く前記二層からなる島状の半導体層
    上には第2の絶縁層が選択形成され、前記不純物を含む
    非単結晶シリコン層よりなるソース・ドレイン上に第2
    の金属層よりなるソース・ドレイン配線が形成されてい
    ることを特徴とする薄膜電界効果トランジスタ。
  2. (2)絶縁性基板上に第1の金属層を選択的に被着形成
    する工程と、全面に第1の絶縁層、第1の半導体層とし
    て非晶質シリコン化合物半導体層、第2の半導体層とし
    て微結晶シリコン化合物半導体層、第2の絶縁層を順次
    形成する工程と、第1の金属層と重なった部分で、チャ
    ンネルとなるべき部分は、少なくとも第2の絶縁層を残
    す工程と、全面に不純物を含む非単結晶シリコン化合物
    半導体層を形成する工程と、前記第2の絶縁層を残した
    部分を含んで不純物を含む非単結晶シリコン化合物半導
    体層と前記第2、第1の半導体層である微結晶シリコン
    化合物半導体層、非晶質シリコン化合物半導体層の三層
    を島状に形成する工程と、前記第2の絶縁層を残した部
    分以外の前記三層よりなる島部の少なくとも一部を含ん
    で第2の金属層を選択的に被着形成する工程と、前記第
    2の金属層をマスクとして第2の絶縁層上の不純物を含
    む非単結晶シリコン化合物半導体層を除去する工程とか
    らなる薄膜電界効果トランジスタの製造方法。
JP18171784A 1984-08-31 1984-08-31 薄膜電界効果トランジスタおよびその製造方法 Pending JPS6159873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18171784A JPS6159873A (ja) 1984-08-31 1984-08-31 薄膜電界効果トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18171784A JPS6159873A (ja) 1984-08-31 1984-08-31 薄膜電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS6159873A true JPS6159873A (ja) 1986-03-27

Family

ID=16105632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18171784A Pending JPS6159873A (ja) 1984-08-31 1984-08-31 薄膜電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS6159873A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214476A (ja) * 1985-03-19 1986-09-24 Agency Of Ind Science & Technol 薄膜トランジスタ
JPH021174A (ja) * 1988-03-04 1990-01-05 Hitachi Ltd 薄膜電界効果素子
US4979006A (en) * 1988-05-30 1990-12-18 Seikosha Co., Ltd. Reverse staggered type silicon thin film transistor
EP0535979A2 (en) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH0728092A (ja) * 1993-07-08 1995-01-31 Nec Corp 駆動回路内蔵型液晶表示装置の製造方法
EP0744776A2 (en) * 1995-05-25 1996-11-27 Central Glass Company, Limited Amorphous silicon thin film transistor and method preparing same
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US5808316A (en) * 1995-05-25 1998-09-15 Central Glass Company, Limited Microcrystal silicon thin film transistor
US5834345A (en) * 1995-09-28 1998-11-10 Nec Corporation Method of fabricating field effect thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886776A (ja) * 1981-11-19 1983-05-24 Matsushita Electric Ind Co Ltd Mos型トランジスタの製造方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886776A (ja) * 1981-11-19 1983-05-24 Matsushita Electric Ind Co Ltd Mos型トランジスタの製造方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214476A (ja) * 1985-03-19 1986-09-24 Agency Of Ind Science & Technol 薄膜トランジスタ
JPH055186B2 (ja) * 1985-03-19 1993-01-21 Kogyo Gijutsu Incho
JPH021174A (ja) * 1988-03-04 1990-01-05 Hitachi Ltd 薄膜電界効果素子
US4979006A (en) * 1988-05-30 1990-12-18 Seikosha Co., Ltd. Reverse staggered type silicon thin film transistor
EP0535979A2 (en) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH0728092A (ja) * 1993-07-08 1995-01-31 Nec Corp 駆動回路内蔵型液晶表示装置の製造方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6271062B1 (en) 1994-07-27 2001-08-07 Sharp Kabushiki Kaisha Thin film semiconductor device including a semiconductor film with high field-effect mobility
EP0744776A2 (en) * 1995-05-25 1996-11-27 Central Glass Company, Limited Amorphous silicon thin film transistor and method preparing same
US5808316A (en) * 1995-05-25 1998-09-15 Central Glass Company, Limited Microcrystal silicon thin film transistor
US5834796A (en) * 1995-05-25 1998-11-10 Central Glass Company, Limited Amorphous silicon thin film transistor and method of preparing same
US5834345A (en) * 1995-09-28 1998-11-10 Nec Corporation Method of fabricating field effect thin film transistor

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
US20030148567A1 (en) Poly-silicon thin film transistor having back bias effects and fabrication method thereof
US6558986B1 (en) Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
JPS6159873A (ja) 薄膜電界効果トランジスタおよびその製造方法
EP0082783B1 (fr) Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant
JP2001102587A (ja) 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
JPH0422120A (ja) 薄膜半導体装置の製造方法
JPS63200572A (ja) 薄膜半導体装置の製造方法
JPH05304171A (ja) 薄膜トランジスタ
JPS58212177A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JP3057770B2 (ja) 薄膜トランジスタの製造方法
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランジスタの製造方法
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JP2001102590A (ja) 半導体製造方法
JPH05235353A (ja) アクティブマトリックス基板とその製造方法
JPS5968975A (ja) 半導体装置およびその製造方法
JPS63250178A (ja) 薄膜半導体装置の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JPS59124165A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH02189935A (ja) 薄膜トランジスタの製造方法
JPH05291220A (ja) 半導体装置の製造方法
JP3346060B2 (ja) 薄膜半導体装置の製造方法
JPH03108319A (ja) 半導体装置の製造方法
JPH03241874A (ja) 薄膜半導体装置の製造方法
JPH04373124A (ja) 半導体装置及びその製造方法