JPS6158858B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、マルチプロセツサ・システム初期設
定処理方式、特に負荷分散形のマルチプロセツ
サ・システムにおいて、初期設定に先立つて初期
設定処理を中心となつて実行するプロセツサを定
めることなく、各プロセツサが夫々「主体となる
プロセツサ」となり得るようにして、各プロセツ
サの機能を固定化しないよう配慮したマルチプロ
セツサ・システム初期設定処理方式に関するもの
である。

各プロセツサの処理を分散して実行するように
したいわゆる負荷分散形のマルチプロセツサ・シ
ステムが考慮されている。このようなマルチプロ
セツサ・システムにおける初期設定に当つては、
従来、初期設定に先立つて初期設定の中心となる
１つのプロセツサを決めておき、当該初期設定処
理中には当該決められたプロセツサが中心となつ
て処理を進めてゆくようにされている。しかし、
この方式を採用すると、上記中心となるべきプロ
セツサが障害となつている場合には、初期設定が
出来ないこととなる。また負荷分散型のマルチプ
ロセツサ・システムは、本来各プロセツサに特有
の機能をもたせないようにするものであるが、上
記初期設定に関して固定機能を与えることは好ま
しくない。

本発明は上記の点を解決することを目的とし、
本発明のマルチプロセツサ・システム初期設定処
理方式は、各プロセツサ対応に個別メモリをもつ
複数台のプロセツサと、各プロセツサからアクセ
スできる共通メモリと、各プロセツサに共通な共
通周辺装置が共通バスに接続されているマルチプ
ロセツサ・システムにおいて、プロセツサに対す
る割込み要求を各プロセツサに順次分配する機能
をもつ循環割込み制御回路と、各プロセツサから
の要求によるプロセツサ間割込みに当つて指定さ
れたプロセツサへの割込みを実現するプロセツサ
間割込み制御回路と、各プロセツサ毎の初期設定
進行状態表示部とをもうけ、初期設定処理に当つ
て、主体となるプロセツサが決定されつつ、プロ
グラムが上記共通メモリにロードされ、各プロセ
ツサが自己対応のプログラムを上記個別メモリに
ロードするよう構成されてなり、上記主体となる
プロセツサは、次のプロセツサのために２次記憶
装置上から当該次プロセツサ対応のプログラムを
上記共通メモリにロードし、当該次プロセツサに
対して割込み、当該次プロセツサをして主体とな
るプロセツサに決定するよう構成され、かつ夫々
のプロセツサに対してプログラムロードが終了し
たことを検出したプロセツサは、個別装置の初期
設定起動を少なくとも１つの他プロセツサに対し
て指示するよう構成されてなり、更に夫々の個別
装置の初期設定が終了したことを検出したプロセ
ツサが共通装置の初期設定を実行した上で終了表
示を行なうよう構成されることを特徴としてい
る。以下図面を参照しつつ説明する。

第１図は本発明の一実施例構成を示し、第２図
は本発明の初期設定処理をフローチヤートの形で
表わした一実施例、第３図は障害発生時の処理を
フローチヤートの形で表わした一実施例を示す。

第１図において、１は共通メモリ、２−ｏない
し２−ｎは夫々プロセツサ、３−ｏないし３−ｎ
は夫々パス制御回路、４−ｏないし４−ｎは夫々
個別メモリ、５は共通バス、６はシステム制御コ
ンソール、７は２次記憶装置、８−ｏないし８−
ｍは夫々周辺装置、９は初期設定進行状態表示
部、１０は競合制御回路部、１１はプロセツサ障
害状況表示部、１２は循環割込み制御回路、１３
はプロセツサ間割込み制御回路、１４は割込み分
配回路部、１５は次プロセツサ指示カウンタを表
わしている。

本発明の場合、プロセツサ障害状況が表示され
ている表示部１１の内容を参照しながら割込み先
を決定する循環割込み制御回路が用いられ、障害
プロセツサをシステムから除去し、しかも初期設
定進行状態が表示されている初期設定進行状態表
示部９の内容を全プロセツサが個々に周期的に監
視することによつて、全プロセツサが相互に夫々
のプロセツサの正常性を確認したり初期設定の進
行状態を把握するようにする。即ち、個々のプロ
セツサが自プロセツサの果すべき役割を決定しな
がら全体としてシステムの初期設定を進めてゆく
ようにしている。

今、システム制御コンソール６に設けられてい
る初期設定開始キイが押下されたとする。これに
よつて、第２図図示フローチヤートを参照すると
より明瞭となる如く、次のように初期設定処理が
開始されてゆく。即ち、 (1) 上記キイの押下によつて、システム制御コン
ソール６から循環割込み制御回路１２に対して
割込み要求が発せられる。

(2) 該割込み要求にもとづいて、循環割込み制御
回路１２は、プロセツサ障害状況表示部１１の
内容と図示の次プロセツサ指示カウンタ１５の
内容とから、１つの割込み先プロセツサを決定
して、当該プロセツサ例えば＃０プロセツサ２
−０に対して図示割込み分配回路１４を介して
割込みをかける。

(3) 割込まれた＃０プロセツサ２−０は、共通メ
モリ１上に固定的に存在するプログラム・ロー
ダ・プログラムを実行するようにし、次の動作
を行なう。

(3‐1) 先ず初期設定進行状態表示部９に「初期設
定開始表示」を設定する。

(3‐2) その後、２次記憶装置７に収容されている
＃１プロセツサ対応プログラムを共通メモリ
１にロードする。

(3‐3) 当該ロードが終了した時点で＃１プロセツ
サの障害状況を表示部１１を参照し、＃１プ
ロセツサが動作可能か否かを判断する。

(3‐4) 動作不能の場合には、次の例えば＃２プロ
セツサ対応プログラムを共通メモリ１にロー
ドして、＃２プロセツサの障害状況を調べ
る。

(3‐5) 動作可能であつた場合には、初期設定進行
状態表示部９に、当該ロードしてプログラム
に対応するプロセツサに対応して、当該プロ
セツサ「個別メモリ・ロード表示」を設定す
る。

(3‐6) そして当該プロセツサに対して、図示プロ
セツサ間割込み制御回路１３を介して割込み
をかける。

(4) 割込まれたプロセツサ例えば＃２は、初期設
定進行状態表示部９の内容を参照し、自プロセ
ツサについて個別メモリ・ロードであることを
認識し、共通メモリ１から自己の個別メモリ４
−２に対してプログラム・ロードを行なう。

(5) そして上記処理（３−２）ないし（３−６）
と同様の動作を行なう。即ち、次のプロセツサ
のために、プロセツサ対応プログラムを、２次
記憶装置７から共通メモリ１上にロードして、
次プロセツサに割込みをかけるようにする。

(6) 以下同様に次々と各プロセツサが主体となつ
てロード処理を実行してゆく。そして個別メモ
リに対してロードを終了した各プロセツサは、
夫々個別にかつ周期的に初期設定進行状態表示
部９の内容を参照し、相互に初期設定処理の正
常性を監視している。

(7) この間、上記表示部９の内容にもとづいて、
全プロセツサの上記個別メモリへのロードが終
了したことを検出したプロセツサは、初期設定
進行状態表示部９上に、各プロセツサについて
「個別装置初期設定中表示」を設定する。そし
て、プロセツサ障害状況表示部１１の内容を参
照し、動作可能な各プロセツサに対して、プロ
セツサ間割込み制御回路１３を介して割込みを
かける。

(8) 割込まれた各プロセツサは、表示部９の内容
を参照して「個別装置初期設定表示」であるこ
とから、自プロセツサの個別装置の初期設定を
行なう。そして、該初期設定を終了した後に
は、この旨を表示部９に表示すると共に再び表
示部９の内容を参照する他プロセツサ状態監視
処理に入る。

(9) 全プロセツサが夫々個別装置初期設定を終了
したことを検出したプロセツサは、上記表示部
９上に「共通装置初期設定中表示」を設定し、
共通装置の初期設定を行なう。

(10) そして、共通装置の初期設定を終了すると、
上記表示部９に「初期設定処理終了表示」を設
定する。そして図示プロセツサ障害状況表示部
１１の内容を参照して動作可能なプロセツサを
判断した上で、当該プロセツサに対して割込み
を行なう。

(11) 割込まれたプロセツサは、上記表示部９の内
容を参照して共通装置初期設定終了を認識し、
以後個別メモリの内容にもとづいたアプリケー
シヨン処理を開始する。

上記の如く、各プロセツサは夫々「主体となる
プロセツサ」となり得る形で初期設定が行なわれ
る。この間、上述した各プロセツサの相互監視に
もとづいて他プロセツサの異常を検出したプロセ
ツサは、第３図図示のフローにしたがう形で、障
害プロセツサをシステから除外してゆく、即ち (12) 個別メモリにロードを終えたプロセツサは、
上記表示部９の内容を読出し、初期設定処理が
正常に行なわれているかをチエツクしている。
正常な場合には、図示ループＡを回つている。

(13) もしも異常を検出すると、当該プロセツサ
が異常プロセツサを割出し、第１図図示のプロ
セツサ障害状況表示部１１にその旨を設定す
る。

以上説明した如く、本発明によれば、各プロセ
ツサの処理が、初期設定やプロセツサ障害対策に
対しても、同一の処理となり、負荷分散形システ
ムの本来の形が実現される。また１つまたは複数
のプロセツサ障害が発生したとしても、健全な他
のプロセツサシステム初期設定を行なう形とな
り、シテム耐力が増大される。そして、各プロセ
ツサ毎にアクセス・アドレス空間が異なる場合に
特に効率よく初期設定を行なうことができる。

なお、上記説明において、初期設定進行状態表
示部９を、１つの装置として共通バス５に接続す
ることを示した。しかし、共通メモリ１内にもう
けることは任意である。

【図面の簡単な説明】

第１図は本発明の一実施例構成を示し、第２図
は本発明の初期設定処理をフローチヤートの形で
表わした一実施例、第３図は障害発生時の処理を
フローチヤートの形で表わした一実施例を示す。 図中、１は共通メモリ、２−ｏないし２−ｎは
夫々プロセツサ、４−ｏないし４−ｎは夫々個別
メモリ、５は共通バス、６はシステム制御コンソ
ール、７は２次記憶装置、９は初期設定進行状態
表示部、１１はプロセツサ障害状況表示部、１２
は循環割込み制御回路、１３はプロセツサ間割込
み制御回路を表わす。

Claims (1)

【特許請求の範囲】
1. １ 各プロセツサ対応に個別メモリをもつ複数台
   のプロセツサと、各プロセツサからアクセスでき
   る共通メモリと、各プロセツサに共通な共通周辺
   装置が共通バスに接続されているマルチプロセツ
   サ・システムにおいて、プロセツサに対する割込
   み要求を各プロセツサに順次分配する機能をもつ
   循環割込み制御回路と、各プロセツサからの要求
   によるプロセツサ間割込みに当つて指定されたプ
   ロセツサへの割込みを実現するプロセツサ間割込
   み制御回路と、各プロセツサ毎の初期設定進行状
   態表示部とをもうけ、初期設定処理に当つて、主
   体となるプロセツサが決定されつつ、プログラム
   が上記共通メモリにロードされ、各プロセツサが
   自己対応のプログラムを上記個別メモリにロード
   するよう構成されてなり、上記主体となるプロセ
   ツサは、次のプロセツサのために２次記憶装置上
   から当該次プロセツサ対応のプログラムを上記共
   通メモリにロードし、当該次プロセツサに対して
   割込み、当該次プロセツサをして主体となるプロ
   セツサに決定するよう構成され、かつ夫々のプロ
   セツサに対してプログラムロードが終了したこと
   を検出したプロセツサは、個別装置の初期設定起
   動を少なくとも１つの他プロセツサに対して指示
   するよう構成されてなり、更に夫々の個別装置の
   初期設定が終了したことを検出したプロセツサが
   共通装置の初期設定を実行した上で終了表示を行
   なうよう構成されることを特徴とするマルチプロ
   セツサ・システム初期設定処理方式。