JPS6148266A - 時分割多重回線折返試験方法 - Google Patents
時分割多重回線折返試験方法Info
- Publication number
- JPS6148266A JPS6148266A JP59169277A JP16927784A JPS6148266A JP S6148266 A JPS6148266 A JP S6148266A JP 59169277 A JP59169277 A JP 59169277A JP 16927784 A JP16927784 A JP 16927784A JP S6148266 A JPS6148266 A JP S6148266A
- Authority
- JP
- Japan
- Prior art keywords
- division multiplex
- time division
- signal
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1316—Service observation, testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割交換機の時分割多重回線トランクに折
返回路を接続して、ネットワーク側から折返試験を行う
時分割多重回線折返試験方法に関するものである。
返回路を接続して、ネットワーク側から折返試験を行う
時分割多重回線折返試験方法に関するものである。
一般に、時分割交換機のネットワークと時分割多重回線
との間には時分割多重回線トランクが設けられる。この
時分割多重回線トランクは、時分割多重回線とネットワ
ークとの間の信号レベルの変換やバイポーラ・ユニポー
ラ変換等を行うと共に、位相合わせ等の制御を行うもの
である。第６図は、−例としての時分割交換機の要部ブ
ロック図であり、１は時間スイッチと空間スイッチとの
組合せ等により構成されたネットワーク（ＮＷ）、２は
中央制御装置（ＣＣ） 、３はメモリ （ＭＭ）、４は
信号受信分配回路（ＳＲＤ） 、ｇはネットワークの制
御メモリ （ＣＭ）、６は制御信号送信メモリ （ＳＳ
Ｍ）、’７は制御信号受信メモリ （ＳＲＭ）、８はデ
ィジタル集線装置、９，１０は加入者回路、Ａ、Ｂは加
入者、１１ばディジタル集線装置、１２は時分割多重回
線トランク、１３はインタフェース回路、１４はマイク
ロプロセッサ等から構成された制御回路、１５．１６は
位相合わせ等を行う為のバッファメモリ、１７．１８は
バイポーラ・ユニポーラ変換や信号レベル変換等を行う
インタフェース回路、１９．２０は時分割多重回線であ
る。
との間には時分割多重回線トランクが設けられる。この
時分割多重回線トランクは、時分割多重回線とネットワ
ークとの間の信号レベルの変換やバイポーラ・ユニポー
ラ変換等を行うと共に、位相合わせ等の制御を行うもの
である。第６図は、−例としての時分割交換機の要部ブ
ロック図であり、１は時間スイッチと空間スイッチとの
組合せ等により構成されたネットワーク（ＮＷ）、２は
中央制御装置（ＣＣ） 、３はメモリ （ＭＭ）、４は
信号受信分配回路（ＳＲＤ） 、ｇはネットワークの制
御メモリ （ＣＭ）、６は制御信号送信メモリ （ＳＳ
Ｍ）、’７は制御信号受信メモリ （ＳＲＭ）、８はデ
ィジタル集線装置、９，１０は加入者回路、Ａ、Ｂは加
入者、１１ばディジタル集線装置、１２は時分割多重回
線トランク、１３はインタフェース回路、１４はマイク
ロプロセッサ等から構成された制御回路、１５．１６は
位相合わせ等を行う為のバッファメモリ、１７．１８は
バイポーラ・ユニポーラ変換や信号レベル変換等を行う
インタフェース回路、１９．２０は時分割多重回線であ
る。
加入者回路９，１０により加入者Ａ、 Ｂのオンフッ
ク、オフフッタの検出が行われ、この検出情報は、制御
信号受信メモリ７から信号受信分配回路４を介して中央
制御装置２に転送される。又加入者Ａ、Ｂからのダイヤ
ル信号も制御信号受信メモリ７を経由して中央制御装置
２に転送される。
ク、オフフッタの検出が行われ、この検出情報は、制御
信号受信メモリ７から信号受信分配回路４を介して中央
制御装置２に転送される。又加入者Ａ、Ｂからのダイヤ
ル信号も制御信号受信メモリ７を経由して中央制御装置
２に転送される。
ダイヤル信号の解析結果、他の交換機に収容された加入
者を呼出す場合は、時分割多重回線トランク１２が起動
され、相手交換機に対して時分割多重回線１９の所定の
タイムスロットにより起動信号が送出される。この起動
信号に対する相手交換機からの応答信号は、時分割多重
回線２０の所定のタイムスロットに挿入されて転送され
るから、時分割多重回線トランク１２に於いて受信検出
して中央制御装置２に通知する。
者を呼出す場合は、時分割多重回線トランク１２が起動
され、相手交換機に対して時分割多重回線１９の所定の
タイムスロットにより起動信号が送出される。この起動
信号に対する相手交換機からの応答信号は、時分割多重
回線２０の所定のタイムスロットに挿入されて転送され
るから、時分割多重回線トランク１２に於いて受信検出
して中央制御装置２に通知する。
第７図の（ａｌは、時分割多重回線１９．２０の伝送フ
レームフォーマットを示し、Ｆはフレーム同期信号、Ｄ
ｉ、Ｄ２． ・・・は音声ＰＣＭ信号等のデータ、Ｃ
１，Ｃ２，・・・は起動信号や応答信号等の制御信号を
示し、１フレームは、例えば、２４チヤネルＣＨＩ〜Ｃ
Ｈ２４から構成されている。
レームフォーマットを示し、Ｆはフレーム同期信号、Ｄ
ｉ、Ｄ２． ・・・は音声ＰＣＭ信号等のデータ、Ｃ
１，Ｃ２，・・・は起動信号や応答信号等の制御信号を
示し、１フレームは、例えば、２４チヤネルＣＨＩ〜Ｃ
Ｈ２４から構成されている。
又（ｂ）は発呼側の時分割多重回線トランクから送出す
る制御信号、（Ｃ１は着呼側の時分割多重回線トランク
から送出する制御信号のそれぞれ一例を示すものであり
、（ａ）に示す制御信号Ｃ１，Ｃ２，・・・によるもの
である。例えば、加入者Ａが発呼し、中央制御装置２の
制御により加入者Ａからのダイヤル信号を受信蓄積し、
その解析結果、他の交換機に収容された加入者に対する
発呼であることを識別すると、中央制御袋Ｗ２は時分割
多重回線トランク１２を起動する。この起動指令は、信
号受信分配回路４を介して制御信号送信メモリ６に書込
まれ、この制御信号送信メモリ６の内容は所定のタイム
スロットに挿入されて、ネットワーク１からディジタル
集線装置１１を介して時分割多重回線トランク１２に転
送される。
る制御信号、（Ｃ１は着呼側の時分割多重回線トランク
から送出する制御信号のそれぞれ一例を示すものであり
、（ａ）に示す制御信号Ｃ１，Ｃ２，・・・によるもの
である。例えば、加入者Ａが発呼し、中央制御装置２の
制御により加入者Ａからのダイヤル信号を受信蓄積し、
その解析結果、他の交換機に収容された加入者に対する
発呼であることを識別すると、中央制御袋Ｗ２は時分割
多重回線トランク１２を起動する。この起動指令は、信
号受信分配回路４を介して制御信号送信メモリ６に書込
まれ、この制御信号送信メモリ６の内容は所定のタイム
スロットに挿入されて、ネットワーク１からディジタル
集線装置１１を介して時分割多重回線トランク１２に転
送される。
時分割多重回線トランクエ２では、インタフェース回路
１３に於いて所定のタイムスロットを分離して制御回路
１４に転送し、制御回路１４は起動指令を識別すると、
相手交換機に対する起動信号を送出する。この起動信号
がｆｂ）に示す時刻ｔ１に、例えば、チャネルＣＨＩの
制御信号ＣＩとして時分割多重回線１９に送出されると
、相手交換機では、この起動信号に対して応答信号を、
時分割多重回線２０のチャネルＣＨＩの制御信号Ｃ１と
して送出する。
１３に於いて所定のタイムスロットを分離して制御回路
１４に転送し、制御回路１４は起動指令を識別すると、
相手交換機に対する起動信号を送出する。この起動信号
がｆｂ）に示す時刻ｔ１に、例えば、チャネルＣＨＩの
制御信号ＣＩとして時分割多重回線１９に送出されると
、相手交換機では、この起動信号に対して応答信号を、
時分割多重回線２０のチャネルＣＨＩの制御信号Ｃ１と
して送出する。
この応答信号を（Ｃ）に示すように、時刻ｔ２で時分割
多重回線トランク１２が受信すると、インタフェース回
路１３を介して制御回路１４に転送され、制御回路１４
は時分割多重回線１９のチャネルＣＨＩで送出した起動
信号に対して、相手側交換機が送出したチャネルＣＨＩ
の応答信号であると判断して、制御信号受信メモリ７を
経由して中央制御装置２に通知する。中央制御装置２は
、この応答信号によりダイヤル送信の制御を行うもので
、例えば、時刻ｔ３にダイヤル送信が開始される。
多重回線トランク１２が受信すると、インタフェース回
路１３を介して制御回路１４に転送され、制御回路１４
は時分割多重回線１９のチャネルＣＨＩで送出した起動
信号に対して、相手側交換機が送出したチャネルＣＨＩ
の応答信号であると判断して、制御信号受信メモリ７を
経由して中央制御装置２に通知する。中央制御装置２は
、この応答信号によりダイヤル送信の制御を行うもので
、例えば、時刻ｔ３にダイヤル送信が開始される。
相手交換機はこのダイヤル信号を受信して、着呼加入者
の呼出しを行い、着呼加入者応答を検出すると、相手交
換機は、着呼加入者応答信号を送出する。この応答信号
を時刻ｔ４で時分割多重回線トランク１２が受信すると
、インタフェース回路１３を介して制御回路１４に受信
応答信号が転送され、制御回路１４は着呼加入者応答信
号であると判断して、制御信号受信メモリ７を経由して
中央制御装置２に通知する。中央制御装置２は制御メモ
リ５に通話路情報を書込むことによりネットワーク１を
制御して、発呼加入者Ａと他の交換機に収容された着呼
加入者との間の通話路を形成させる。
の呼出しを行い、着呼加入者応答を検出すると、相手交
換機は、着呼加入者応答信号を送出する。この応答信号
を時刻ｔ４で時分割多重回線トランク１２が受信すると
、インタフェース回路１３を介して制御回路１４に受信
応答信号が転送され、制御回路１４は着呼加入者応答信
号であると判断して、制御信号受信メモリ７を経由して
中央制御装置２に通知する。中央制御装置２は制御メモ
リ５に通話路情報を書込むことによりネットワーク１を
制御して、発呼加入者Ａと他の交換機に収容された着呼
加入者との間の通話路を形成させる。
かかる交換機に於いて、交換動作の正常性、トランク回
路の正常動作等をチェックする為に試験作業が必須とな
る。従来、空間背割形交換機と同様に、時分割交換機に
於いても、ネットワーク１と時分割多重回線トランク１
２とを含む構成の試験を行う場合に、時分割多重回線ト
ランク１２に接続されている時分割多重回線１９．２０
を接続し、例えば、加入者Ａ、Ｂとの間をこの時分割多
重回線トランク１２を介して接続させることにより、一
方から他方の交換接続が正常に行われるか−否かの試験
を行うことが考えられる。
路の正常動作等をチェックする為に試験作業が必須とな
る。従来、空間背割形交換機と同様に、時分割交換機に
於いても、ネットワーク１と時分割多重回線トランク１
２とを含む構成の試験を行う場合に、時分割多重回線ト
ランク１２に接続されている時分割多重回線１９．２０
を接続し、例えば、加入者Ａ、Ｂとの間をこの時分割多
重回線トランク１２を介して接続させることにより、一
方から他方の交換接続が正常に行われるか−否かの試験
を行うことが考えられる。
このように時分割多重回線トランク１２の送信側と受信
側との折返接続を行った時、送信側のインタフェース回
路１７から送出される制御信号は、前述の第７図の山）
に示すものとなるが、そのまま受信側のインタフェース
回路１８に加えられるので、その制御信号は第７図の（
ｄｌに示すものとなる。従って、相手交換機に対して時
刻ｔ１にチャネルＣＨＩにより起動信号を送出すると、
相手交換機からその時刻ｔ１に同一のチャネルＣＨＩに
よる起動信号が転送されたと同様になる。その場合、制
御回路１４では着信優先処理を行うので、インタフェー
ス回路１７から時分割多重回線１９に送出するチャネル
ＣＨＩの起動信号の送出を停止させることになる。それ
によって、インクフエ−ス回路１８で受信する起動信号
も停止することになる。
側との折返接続を行った時、送信側のインタフェース回
路１７から送出される制御信号は、前述の第７図の山）
に示すものとなるが、そのまま受信側のインタフェース
回路１８に加えられるので、その制御信号は第７図の（
ｄｌに示すものとなる。従って、相手交換機に対して時
刻ｔ１にチャネルＣＨＩにより起動信号を送出すると、
相手交換機からその時刻ｔ１に同一のチャネルＣＨＩに
よる起動信号が転送されたと同様になる。その場合、制
御回路１４では着信優先処理を行うので、インタフェー
ス回路１７から時分割多重回線１９に送出するチャネル
ＣＨＩの起動信号の送出を停止させることになる。それ
によって、インクフエ−ス回路１８で受信する起動信号
も停止することになる。
このように、単に時分割多重回線トランク１２の送信側
と受信側とを接続して折返回路を形成し、加入者Ａ等か
らの発呼により、加入者Ｂ等への着呼が正常に行われる
か否か等の折返試験を行うとしても、時分割多重回線ト
ランク１２では、相手交換機への起動信号を送出すると
同時に、相手交換機から起動信号が転送されてくる状態
となり、折返試験ができないことになる。
と受信側とを接続して折返回路を形成し、加入者Ａ等か
らの発呼により、加入者Ｂ等への着呼が正常に行われる
か否か等の折返試験を行うとしても、時分割多重回線ト
ランク１２では、相手交換機への起動信号を送出すると
同時に、相手交換機から起動信号が転送されてくる状態
となり、折返試験ができないことになる。
その為、折返試験時には、時分割多重回線トランク１２
に於いて、折返された起動信号を応答信号と見做すよう
な処理を行うことが必要となり、通常の交換処理手順と
は異なる試験処理手順を用いなければならない欠点があ
った。
に於いて、折返された起動信号を応答信号と見做すよう
な処理を行うことが必要となり、通常の交換処理手順と
は異なる試験処理手順を用いなければならない欠点があ
った。
本発明は、このような欠点を改善し、通常の交換処理手
順で折返試験が可能となるようにすることを目的とする
ものである。
順で折返試験が可能となるようにすることを目的とする
ものである。
割多重回線トランク又は付加装置に特定タイムスロット
間を交換する交換手段を設けて、時分割多重回線トラン
ク又は付加装置を介して時分割交換機のネットワークに
対して折返回路を形成し、時分割多重回線トランク又は
付加装置の交換手段により、試験チャネル間についての
交換を行い、ネットワーク側からの試験信号を時分割多
重回線トランクを介してネットワーク側へ折返して試験
するものである。
間を交換する交換手段を設けて、時分割多重回線トラン
ク又は付加装置を介して時分割交換機のネットワークに
対して折返回路を形成し、時分割多重回線トランク又は
付加装置の交換手段により、試験チャネル間についての
交換を行い、ネットワーク側からの試験信号を時分割多
重回線トランクを介してネットワーク側へ折返して試験
するものである。
時分割多重回線トランク又は付加装置に設けた交換手段
により、試験チャネルの交換を行って折返すことにより
、送信側からの制御信号を受信側へ折返することができ
、時分割多重回線トランクを含む構成を、通常の交換処
理手順によって試験することができる。
により、試験チャネルの交換を行って折返すことにより
、送信側からの制御信号を受信側へ折返することができ
、時分割多重回線トランクを含む構成を、通常の交換処
理手順によって試験することができる。
以下図面を参照して、本発明の実施例について詳細に説
明する。
明する。
第Ｆ図は本発明の実施例の要部ブロック図であす、第６
図と同一符号は同一部分を示し、２１は折返回路である
。この折返回路２１又はバッファメモリ１５．１６の何
れかに、特定タイムスロ・ノド間を交換する手段を設け
、通常の通話処理に於いては、時分割多重回線１９．２
０間を接続する折返回路２１を形成しないと共に、特定
タイムスロット間の交換を行わないものである。
図と同一符号は同一部分を示し、２１は折返回路である
。この折返回路２１又はバッファメモリ１５．１６の何
れかに、特定タイムスロ・ノド間を交換する手段を設け
、通常の通話処理に於いては、時分割多重回線１９．２
０間を接続する折返回路２１を形成しないと共に、特定
タイムスロット間の交換を行わないものである。
折返試験時は、時分割多重回ｖＡ１９，２０間をＵリン
ク等により接続して折返回路２１を形成する。この折返
回路２１は点線で示し、特定タイムスロット間の交換手
段を含む付加装置とすることもできるものである。相手
交換機に対する起動信号がインタフェース回路１７から
時分割多重回線１９に送出されると、折返回路２１を介
してインタフェース回路１８に入力され、バッファメモ
リ１６に於いて他のタイムスロットに交換されるので、
起動信号を送出したチャネルと同一のチャネルに対する
起動信号と見做されることはなくなる。そして、起動信
号を受信したチャネルでは応答信号を送出することにな
り、この応答信号が折返回路２１により折返され、バッ
ファメモリ１６により起動信号を送出したチャネルに返
送されるように交換され、通常の交換処理手順で折返試
験を行うことができることになる。
ク等により接続して折返回路２１を形成する。この折返
回路２１は点線で示し、特定タイムスロット間の交換手
段を含む付加装置とすることもできるものである。相手
交換機に対する起動信号がインタフェース回路１７から
時分割多重回線１９に送出されると、折返回路２１を介
してインタフェース回路１８に入力され、バッファメモ
リ１６に於いて他のタイムスロットに交換されるので、
起動信号を送出したチャネルと同一のチャネルに対する
起動信号と見做されることはなくなる。そして、起動信
号を受信したチャネルでは応答信号を送出することにな
り、この応答信号が折返回路２１により折返され、バッ
ファメモリ１６により起動信号を送出したチャネルに返
送されるように交換され、通常の交換処理手順で折返試
験を行うことができることになる。
第２図は、前述の動作の説明図であり、（ａｌはインタ
フェース回路１３からバッファメモリ１５に加えられる
信号で、通話ＰＣＭ信号等のデータは図示を省略してい
る。例えば、加入者へが折返試験の為に発呼し、チャネ
ルＣＨＩの制御信号Ｃ１により起動信号がバッファメモ
リ１５に書込まれて、時分割多重回線１９の位相に合わ
せる位相制御が行われ、インタフェース回路１７から時
分割多重回線１９に第２図の（ｂｌに示すように送出さ
れると、折返回路２１により折返されて時分割多重回線
２０からインタフェース回路１８に第２図の（Ｃ）に示
すように入力されることになる。
フェース回路１３からバッファメモリ１５に加えられる
信号で、通話ＰＣＭ信号等のデータは図示を省略してい
る。例えば、加入者へが折返試験の為に発呼し、チャネ
ルＣＨＩの制御信号Ｃ１により起動信号がバッファメモ
リ１５に書込まれて、時分割多重回線１９の位相に合わ
せる位相制御が行われ、インタフェース回路１７から時
分割多重回線１９に第２図の（ｂｌに示すように送出さ
れると、折返回路２１により折返されて時分割多重回線
２０からインタフェース回路１８に第２図の（Ｃ）に示
すように入力されることになる。
このインタフェース回路１８を介してバッファメモリ１
６に書込まれた信号は、ネットワーク１とフレーム同期
がとられ、且つチャネルＣＨ１゜ＣＨ２間の交換が行わ
れるものであるから、バッファメモリ１６からインタフ
ェース回路１３に加えられる信号は、第２図の（ｄｌに
示すものとなる。
６に書込まれた信号は、ネットワーク１とフレーム同期
がとられ、且つチャネルＣＨ１゜ＣＨ２間の交換が行わ
れるものであるから、バッファメモリ１６からインタフ
ェース回路１３に加えられる信号は、第２図の（ｄｌに
示すものとなる。
即ち、チャネルＣＨＩの制御信号ＣＩの起動信号は、チ
ャネルＣＨ２に転送されることになり、加入者Ａ対応の
チャネルＣＨＩに起動信号が戻るものではないから、チ
ャネルＣＨＩでは、送出した起動信号に対する応答信号
を待つことになる。そして、チャネルＣＨ２に起動信号
が転送されたことになるから、このチャネルＣＨ２で応
答信号が送出されることになる。
ャネルＣＨ２に転送されることになり、加入者Ａ対応の
チャネルＣＨＩに起動信号が戻るものではないから、チ
ャネルＣＨＩでは、送出した起動信号に対する応答信号
を待つことになる。そして、チャネルＣＨ２に起動信号
が転送されたことになるから、このチャネルＣＨ２で応
答信号が送出されることになる。
この応答信号は、第２図の（ａ）のチャネルＣＨ２の制
御信号Ｃ２としてインタフェース回路１３からバッファ
メモリ１５に加えられ、インタフェース回路１７から時
分割多重回線１９に（ｂ）に示すように送出され、折返
回路２１により折返されて時分割多重回線２０からイン
タフェース回路１８に第２図のｆｃｌに示すように入力
されることになる。
御信号Ｃ２としてインタフェース回路１３からバッファ
メモリ１５に加えられ、インタフェース回路１７から時
分割多重回線１９に（ｂ）に示すように送出され、折返
回路２１により折返されて時分割多重回線２０からイン
タフェース回路１８に第２図のｆｃｌに示すように入力
されることになる。
このインタフ夏−ス回路１日を介してバッファメモリ１
６に書込まれた信号は、ネットワーク１とフレーム同期
がとられるので、第２図の（ｄｌに示すものとなり、制
御信号Ｃ２はチャネルＣＨＩに転送されるから、加入者
Ａに対応するチャネルＣＨｌでは、送出した起動信号に
対応する応答信号として処理することになる。
６に書込まれた信号は、ネットワーク１とフレーム同期
がとられるので、第２図の（ｄｌに示すものとなり、制
御信号Ｃ２はチャネルＣＨＩに転送されるから、加入者
Ａに対応するチャネルＣＨｌでは、送出した起動信号に
対応する応答信号として処理することになる。
チャネルＣＨＩでは、応答信号受信によりダイヤル送出
を行い、このダイヤル信号はチャネルＣＨ２で受信され
、例えば、加入者Ｂの呼出しが行われる。この加入者Ｂ
の呼出応答に対しても、応答信号は、チャネルＣＨ２の
制御信号Ｃ２としてインタフェース回路１７から折返回
路２１を介してインタフェース回路１８に加えられるが
、バッファメモリ１６に於いてチャネルＣＨＩに交換さ
れるので、チャネルＣＨＩの発呼に対して着呼加入者応
答信号をチャネルＣＨＩが受信し、通話状態に移行する
ことになる。
を行い、このダイヤル信号はチャネルＣＨ２で受信され
、例えば、加入者Ｂの呼出しが行われる。この加入者Ｂ
の呼出応答に対しても、応答信号は、チャネルＣＨ２の
制御信号Ｃ２としてインタフェース回路１７から折返回
路２１を介してインタフェース回路１８に加えられるが
、バッファメモリ１６に於いてチャネルＣＨＩに交換さ
れるので、チャネルＣＨＩの発呼に対して着呼加入者応
答信号をチャネルＣＨＩが受信し、通話状態に移行する
ことになる。
第３図は、特定タイムスロット間の交換手段の一例を示
すものであり、２２はバッファメモリ、２３は続出制御
メモリ、２４は続出アドレス線、２５は書込アドレス線
、２６はカウンタ、２７は折返試験時に操作するスイッ
チ、ＣＭＡは通常の交換処理に於ける続出制御メモリの
領域、ＣＭＢは折返試験時に於ける続出制御メモリの領
域を示し、カウンタ２６はクロックＣＬ Ｋをカウント
して、書込アドレス線２５に書込アドレス信号を出力し
、又読出制御メモリ２３の続出アドレス信号を出力する
ものである。
すものであり、２２はバッファメモリ、２３は続出制御
メモリ、２４は続出アドレス線、２５は書込アドレス線
、２６はカウンタ、２７は折返試験時に操作するスイッ
チ、ＣＭＡは通常の交換処理に於ける続出制御メモリの
領域、ＣＭＢは折返試験時に於ける続出制御メモリの領
域を示し、カウンタ２６はクロックＣＬ Ｋをカウント
して、書込アドレス線２５に書込アドレス信号を出力し
、又読出制御メモリ２３の続出アドレス信号を出力する
ものである。
続出制御メモリ２３の領域ＣＭＡには、バッファメモリ
２２の番地０〜ｎに対応して順番にアドレス信号が格納
され、又領域ＣＭＢには、例えば、バッファメモリ２２
の番地２，３間の信号の入れ換えを行うように、時刻ｔ
１に１番地、時刻ｔ２に３番地、時刻ｔ３に２番地のア
ドレス信号が読出されるように、アドレス信号が格納さ
れている。又カウンタ２６からの読出アドレス信号は、
続出制御メモリ２３の下位アドレス信号であり、上位ア
ドレス信号は、スイッチ２７のオン、オフによるもので
ある。例えば、スイッチ２７をオフとすることにより、
領域ＣＭＡのアクセスが行われる。
２２の番地０〜ｎに対応して順番にアドレス信号が格納
され、又領域ＣＭＢには、例えば、バッファメモリ２２
の番地２，３間の信号の入れ換えを行うように、時刻ｔ
１に１番地、時刻ｔ２に３番地、時刻ｔ３に２番地のア
ドレス信号が読出されるように、アドレス信号が格納さ
れている。又カウンタ２６からの読出アドレス信号は、
続出制御メモリ２３の下位アドレス信号であり、上位ア
ドレス信号は、スイッチ２７のオン、オフによるもので
ある。例えば、スイッチ２７をオフとすることにより、
領域ＣＭＡのアクセスが行われる。
通常の交換処理の場合には、カウンタ２６からの書込ア
ドレス信号に従ってバッファメモリ２２に順次０− ｎ
番地にチャネルＣＨ１〜ＣＨｎのデータＤ１〜Ｄｎ及び
制御信号０１〜Ｃｎが書込まれる。そして、続出制御メ
モリ２３からの読出アドレス信号によりバッファメモリ
２２の読出しが行われる。なお、時分割多重回線トラン
ク１２のバッファメモリ１６に適用した場合は、時分割
多重回線２０により受信した信号から抽出したクロック
信号に同期させて書込アドレス信号が形成されるもので
あり、続出アドレス信号はネットワーク１に於けるクロ
ック信号に同期されることになる。それによって、時分
割多重回線２０とネットワーク１との間の位相合わせ制
御を行うことができるものである。
ドレス信号に従ってバッファメモリ２２に順次０− ｎ
番地にチャネルＣＨ１〜ＣＨｎのデータＤ１〜Ｄｎ及び
制御信号０１〜Ｃｎが書込まれる。そして、続出制御メ
モリ２３からの読出アドレス信号によりバッファメモリ
２２の読出しが行われる。なお、時分割多重回線トラン
ク１２のバッファメモリ１６に適用した場合は、時分割
多重回線２０により受信した信号から抽出したクロック
信号に同期させて書込アドレス信号が形成されるもので
あり、続出アドレス信号はネットワーク１に於けるクロ
ック信号に同期されることになる。それによって、時分
割多重回線２０とネットワーク１との間の位相合わせ制
御を行うことができるものである。
折返試験時は、スイッチ２７をオンとし、前述のように
折返回路２１を形成すると、バッファメモリ２２に於い
ては、３番地に書込まれた信号が時刻ｔ２に読出され、
次の時刻ｔ３に２番地に書も込まれた信号が読出される
ので、タイムスロット−間の交換が行われることになる
。即ち、前述のように、チャネルＣＨ１，ＣＨ２間の交
換を行うことができる。
折返回路２１を形成すると、バッファメモリ２２に於い
ては、３番地に書込まれた信号が時刻ｔ２に読出され、
次の時刻ｔ３に２番地に書も込まれた信号が読出される
ので、タイムスロット−間の交換が行われることになる
。即ち、前述のように、チャネルＣＨ１，ＣＨ２間の交
換を行うことができる。
時分割多重回線トランク１２に於けるバッファメモリ１
’５．１６は、第３図に示すようなアドレスカウンタや
続出制御メモリを備えているものであり、続出制御メモ
リはリードオンリメモリ （ＲＯＭ）により構成される
のが一般的であると共に、比較的小容量でよいものであ
るから、通常の交換処理時に用いる領域ＣＭＡと、折返
試験時に用いる領域Ｃ材Ｂとを設けることは容易である
。又スイッチ２７を、折返試験用のコマンド等により自
動的操作できる構成とすることも勿論可能である。
パ 第４図（Ａ）は、前述の実施例を簡略化したブロック図
を示すものであり、時分割多重回線からネットワーク１
側へ向かう伝送方向を上り、ネットワーク１側から時分
割多重回線へ向かう伝送方向を下りとすると、下り時分
割多重回線と上り時分割多重回線とを折返回路２１によ
り接続して、加入者Ａと加入者Ｂとの間を時分割多重回
線トランク１２を介して折返接続した時、ネットワーク
１に於いては、加入者Ａにタイムスロット１１加入者Ｂ
′にタイムスロットｊが割当てられ、ネットワーク１と
時分割多重回線トランク１２との間の下りハイウェイに
於いては、タイムスロットｉに加入者Ａ、タイムスロッ
トｊに加入者Ｂの情報がのせられることになり、時分割
多重回線トランク１２の下りバッファメモリに於いては
、タイムスロットの交換を行わないので ｉ −■、
ｊ −＊ Ｊのように時分割多重回線のタイムスロッ
トＩ、Ｊで送出される。
’５．１６は、第３図に示すようなアドレスカウンタや
続出制御メモリを備えているものであり、続出制御メモ
リはリードオンリメモリ （ＲＯＭ）により構成される
のが一般的であると共に、比較的小容量でよいものであ
るから、通常の交換処理時に用いる領域ＣＭＡと、折返
試験時に用いる領域Ｃ材Ｂとを設けることは容易である
。又スイッチ２７を、折返試験用のコマンド等により自
動的操作できる構成とすることも勿論可能である。
パ 第４図（Ａ）は、前述の実施例を簡略化したブロック図
を示すものであり、時分割多重回線からネットワーク１
側へ向かう伝送方向を上り、ネットワーク１側から時分
割多重回線へ向かう伝送方向を下りとすると、下り時分
割多重回線と上り時分割多重回線とを折返回路２１によ
り接続して、加入者Ａと加入者Ｂとの間を時分割多重回
線トランク１２を介して折返接続した時、ネットワーク
１に於いては、加入者Ａにタイムスロット１１加入者Ｂ
′にタイムスロットｊが割当てられ、ネットワーク１と
時分割多重回線トランク１２との間の下りハイウェイに
於いては、タイムスロットｉに加入者Ａ、タイムスロッ
トｊに加入者Ｂの情報がのせられることになり、時分割
多重回線トランク１２の下りバッファメモリに於いては
、タイムスロットの交換を行わないので ｉ −■、
ｊ −＊ Ｊのように時分割多重回線のタイムスロッ
トＩ、Ｊで送出される。
時分割多重回線トランク１２の上りバッファメモリに於
いては、Ｉ→ｊ、Ｊ−＋ｉのタイムスロットの交換が行
われるので、時分割多重回線トランク１２とネットワー
ク１との間の上りハイウェイに於いては、タイムスロッ
トｉに加入者Ｂ、タイムスロットｊに加入者Ａの情報が
のせられることになる。従って、加入者Ａの発呼による
起動信号は、時分割多重回線トランク１２から下り時分
割多重回線に送出され、折返回路２１により折返さく１
７） れて上り時分割多重向ｉから時分割多重回線トランク１
２に加えられ、加入者Ａ対応のタイムスロットｉから加
入者Ｂ対応のタイムスロットｊに交−されるので、加入
者Ｂに蛤する着呼として処理されることになる。又加入
者Ｂ対応の応答信号は、タイムスロットｊからタイムス
ロットｌへの交換により、加入者Ａ対応の起動信号に対
する応答信号として処理するこ′とがで畠る。即ち、通
常の交換処理手順で試験番行うことができるものである
二
゛・又第４図（Ｂ）は、第１図に於けるバ
ッファメモリ１５にタイムスロットの交換機能を持たせ
た場合を示し、下りバッファメモリに於いてタイムスロ
ットｉ力化時分割多重回線のタイムスロットＪに、又タ
イムスロットｊから時分割多重回線のタイムスロ”ット
Ｉに交換し、上りバッファメモリに於いては、タイムス
ロットの交換を行わないので、加入者Ａのタイムスロッ
トｊと加入者Ｂのタイムスロットｊとを交換して、折返
回路２１で時分割多重回線トランク１２の折返接続を行
い、通常の交換処理手順で折返試験を行うことができる
ことになる。
いては、Ｉ→ｊ、Ｊ−＋ｉのタイムスロットの交換が行
われるので、時分割多重回線トランク１２とネットワー
ク１との間の上りハイウェイに於いては、タイムスロッ
トｉに加入者Ｂ、タイムスロットｊに加入者Ａの情報が
のせられることになる。従って、加入者Ａの発呼による
起動信号は、時分割多重回線トランク１２から下り時分
割多重回線に送出され、折返回路２１により折返さく１
７） れて上り時分割多重向ｉから時分割多重回線トランク１
２に加えられ、加入者Ａ対応のタイムスロットｉから加
入者Ｂ対応のタイムスロットｊに交−されるので、加入
者Ｂに蛤する着呼として処理されることになる。又加入
者Ｂ対応の応答信号は、タイムスロットｊからタイムス
ロットｌへの交換により、加入者Ａ対応の起動信号に対
する応答信号として処理するこ′とがで畠る。即ち、通
常の交換処理手順で試験番行うことができるものである
二
゛・又第４図（Ｂ）は、第１図に於けるバ
ッファメモリ１５にタイムスロットの交換機能を持たせ
た場合を示し、下りバッファメモリに於いてタイムスロ
ットｉ力化時分割多重回線のタイムスロットＪに、又タ
イムスロットｊから時分割多重回線のタイムスロ”ット
Ｉに交換し、上りバッファメモリに於いては、タイムス
ロットの交換を行わないので、加入者Ａのタイムスロッ
トｊと加入者Ｂのタイムスロットｊとを交換して、折返
回路２１で時分割多重回線トランク１２の折返接続を行
い、通常の交換処理手順で折返試験を行うことができる
ことになる。
又第４図（Ｃ）は、折返回路２１に付加装置としてタイ
ムスロットの交換手段を設けた場合を示し、この折返回
路２１により時分割多重回線に於けるタイムスロットの
交換を行うことによって、加入者Ａのタイムスロットｉ
と加入者Ｂのタイムスロットｊとを交換し、通常の交換
処理手順で折返試験を行うことができることになる。
ムスロットの交換手段を設けた場合を示し、この折返回
路２１により時分割多重回線に於けるタイムスロットの
交換を行うことによって、加入者Ａのタイムスロットｉ
と加入者Ｂのタイムスロットｊとを交換し、通常の交換
処理手順で折返試験を行うことができることになる。
第５図は、ネットワーク３１と時分割多重回線トランク
３２との間のハイウェイを上り、下り各２本を有する場
合を示し、時分割多重回線トランク３２のバッファ部３
３は、下り２本のハイウェイの信号を１本の時分割多重
回線に多重化する機能を備え、又バッファ部３４は、１
本の時分割多重回線を上り２本のハイウェイに多重分離
する機能を備えており、このような多重化及び多重分離
は、バッファメモリを利用して行うものであって、折返
試験時は、前述の実施例と同様に、下りバッファ部３３
．上りバッファ部３４或いは折返回路２１の何れかに於
いてタイムスロットの交換を行わせるものである。それ
によって、通常の交換処理手順で折返試験を行うことが
できる。
３２との間のハイウェイを上り、下り各２本を有する場
合を示し、時分割多重回線トランク３２のバッファ部３
３は、下り２本のハイウェイの信号を１本の時分割多重
回線に多重化する機能を備え、又バッファ部３４は、１
本の時分割多重回線を上り２本のハイウェイに多重分離
する機能を備えており、このような多重化及び多重分離
は、バッファメモリを利用して行うものであって、折返
試験時は、前述の実施例と同様に、下りバッファ部３３
．上りバッファ部３４或いは折返回路２１の何れかに於
いてタイムスロットの交換を行わせるものである。それ
によって、通常の交換処理手順で折返試験を行うことが
できる。
又、ネットワーク３１と時分割多重回線トランク３２と
の間のハイウェイは、更に多くの本数とする構成に対し
ても、本発明を適用することが可能である。
の間のハイウェイは、更に多くの本数とする構成に対し
ても、本発明を適用することが可能である。
以上説明したように、本発明は、時分割多重回線トラン
ク１２．３２又は折返回路２１の付加装置に、特定のタ
イムスロット間を交換するバッファメモリ等による交換
手段を設けて、折返試験時にタイムスロットの交換を行
うものであり、それによって、時分割多重回線トランク
１２．３２から送出される起動信号が折返されても、他
のタイムスロットによる起動信号として受信処理され、
又応答信号が送出された場合にも、起動信号に対する応
答信号として処理されるから、時分割多重回線トランク
１２．３２に折返回路２１を接続して折返試験を行う時
、折返試験用の特別の処理手順を用いることなく、通常
の交換処理手順で済む利点がある。
ク１２．３２又は折返回路２１の付加装置に、特定のタ
イムスロット間を交換するバッファメモリ等による交換
手段を設けて、折返試験時にタイムスロットの交換を行
うものであり、それによって、時分割多重回線トランク
１２．３２から送出される起動信号が折返されても、他
のタイムスロットによる起動信号として受信処理され、
又応答信号が送出された場合にも、起動信号に対する応
答信号として処理されるから、時分割多重回線トランク
１２．３２に折返回路２１を接続して折返試験を行う時
、折返試験用の特別の処理手順を用いることなく、通常
の交換処理手順で済む利点がある。
、第１図は本発明の実施例のブロック図、第２図はタイ
ムスロット交換の説明図、第３図はタイムロット交換手
段の一例の要部ブロック図、第４図（Ａ）、 （Ｂ）
、 （Ｃ）はそれぞれタイムスロット交換手段を設け
た部分が異なる場合の実施例の説明図、第５図はハイウ
ェイの本数が多い場合の実施例の要部ブロック図、第６
図は時分割交換機の要部ブロック図、第７図はフレーム
フォーマット及び制御信号の説明図である。 １．３１はネットワーク（ＮＷ） 、２は中央制御装置
（ＣＣ）、３はメモリ （ＭＭ） 、４は信号受信分配
回路＜５ＲＤ） 、５はネットワークの制御メモリ （
ＣＭ） 、６は制御信号送信メモリ （ＳＳＭ）、７は
制御信号受信メモリ （ＳＲＭ） 、８はディジタル集
線装置、９．１０は加入者回路、１１はディジタル集線
装置、１２．３２は時分割多重回線トランク、１３はイ
ンタフェース回路、１４はマイクロプロセッサ等から構
成された制御回路、１５．１６はバッファメモリ、１７
．１８はインタフェース回路、１９．２０は時分割多重
回線、２１は折返回路、Ａ、Ｂは加入者である。
ムスロット交換の説明図、第３図はタイムロット交換手
段の一例の要部ブロック図、第４図（Ａ）、 （Ｂ）
、 （Ｃ）はそれぞれタイムスロット交換手段を設け
た部分が異なる場合の実施例の説明図、第５図はハイウ
ェイの本数が多い場合の実施例の要部ブロック図、第６
図は時分割交換機の要部ブロック図、第７図はフレーム
フォーマット及び制御信号の説明図である。 １．３１はネットワーク（ＮＷ） 、２は中央制御装置
（ＣＣ）、３はメモリ （ＭＭ） 、４は信号受信分配
回路＜５ＲＤ） 、５はネットワークの制御メモリ （
ＣＭ） 、６は制御信号送信メモリ （ＳＳＭ）、７は
制御信号受信メモリ （ＳＲＭ） 、８はディジタル集
線装置、９．１０は加入者回路、１１はディジタル集線
装置、１２．３２は時分割多重回線トランク、１３はイ
ンタフェース回路、１４はマイクロプロセッサ等から構
成された制御回路、１５．１６はバッファメモリ、１７
．１８はインタフェース回路、１９．２０は時分割多重
回線、２１は折返回路、Ａ、Ｂは加入者である。
Claims (1)
- ネットワークと時分割多重回線との間に時分割多重回線
トランクを備えた時分割交換機に於いて、前記時分割多
重回線トランク又は付加装置に特定のタイムスロット間
を交換する交換手段を設け、前記時分割多重回線トラン
ク又は前記付加装置を介して前記ネットワークに対して
折返回路を形成し、前記交換手段により試験チャネル間
について交換して、前記ネットワーク側からの試験信号
を前記時分割多重回線トランクを介して前記ネットワー
ク側へ折返して試験を行うことを特徴とする時分割多重
回線折返試験方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169277A JPS6148266A (ja) | 1984-08-15 | 1984-08-15 | 時分割多重回線折返試験方法 |
| US06/764,583 US4688208A (en) | 1984-08-15 | 1985-08-12 | Time division exchange for carrying out a loop-back test |
| KR8505818A KR900000704B1 (en) | 1984-08-15 | 1985-08-13 | Time division exchange |
| DE8585110205T DE3586901T2 (de) | 1984-08-15 | 1985-08-14 | Zeitvielfachvermittlungsanlage zur durchfuehrung eines rueckschleiftests. |
| EP85110205A EP0171803B1 (en) | 1984-08-15 | 1985-08-14 | Time division exchange for carrying out a loop-back test |
| CA000488664A CA1235828A (en) | 1984-08-15 | 1985-08-14 | Time division exchange for carrying out a loop-back test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169277A JPS6148266A (ja) | 1984-08-15 | 1984-08-15 | 時分割多重回線折返試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148266A true JPS6148266A (ja) | 1986-03-08 |
Family
ID=15883526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169277A Pending JPS6148266A (ja) | 1984-08-15 | 1984-08-15 | 時分割多重回線折返試験方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4688208A (ja) |
| EP (1) | EP0171803B1 (ja) |
| JP (1) | JPS6148266A (ja) |
| KR (1) | KR900000704B1 (ja) |
| CA (1) | CA1235828A (ja) |
| DE (1) | DE3586901T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108641U (ja) * | 1986-12-27 | 1988-07-13 | ||
| JPH03177145A (ja) * | 1989-12-06 | 1991-08-01 | Fujitsu Ltd | 発着信試験方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640647B2 (ja) * | 1985-08-01 | 1994-05-25 | 国際電信電話株式会社 | Ｉｓｄｎ端末間内線通信方式 |
| ATE101952T1 (de) * | 1986-06-02 | 1994-03-15 | Siemens Ag | Verfahren zur durchschaltepruefung einer breitband-koppeleinrichtung. |
| US5060227A (en) * | 1988-02-29 | 1991-10-22 | Motorola, Inc. | Digital telephone switch with simultaneous dual PCM format compatibility |
| US4860281A (en) * | 1988-02-29 | 1989-08-22 | Motorola, Inc. | Individual subchannel loopback in the PCM interfaces of a digital telephone exchange with control of the outbound path |
| US5010544A (en) * | 1989-01-09 | 1991-04-23 | Wiltron Company | Fault location operating system with loopback |
| DE3915927A1 (de) * | 1989-05-16 | 1991-01-31 | Siemens Ag | Schaltungsanordnung zur pruefung der sprechwegedurchschaltugn einer koppelanordnung |
| CA2025645C (en) * | 1989-09-19 | 1999-01-19 | Keiji Fukuda | Control channel terminating interface and its testing device for sending and receiving signal |
| JP3026444B2 (ja) * | 1990-01-17 | 2000-03-27 | 株式会社東芝 | データ誤り検出装置 |
| ES2066027T3 (es) * | 1990-03-23 | 1995-03-01 | Siemens Ag | Disposicion de circuito para la verificacion de rutina de una interfase entre grupos de conexion y la red de acoplamiento de un sistema de conmutacion de telecomunicaciones-pmc. |
| DE4135952A1 (de) * | 1991-10-31 | 1993-05-06 | Alcatel Sel Aktiengesellschaft, 7000 Stuttgart, De | Verfahren und anordnung zum feststellen eines gestoerten, in einem kanalbuendel enthaltenen kanals |
| GB9123211D0 (en) * | 1991-11-01 | 1991-12-18 | Plessey Telecomm | Telecommunication interconnection testing |
| CH685899A5 (de) * | 1992-12-18 | 1995-10-31 | Siemens Ag Albis | Antwortstation zur automatischen Pruefung von an ein Fernmeldenetz angeschlossenen Endgeraeten |
| US5426688A (en) * | 1993-05-12 | 1995-06-20 | Anand; Vivodh Z. J. | Telecommunication alarm method and system |
| JP3286418B2 (ja) * | 1993-09-20 | 2002-05-27 | 富士通株式会社 | 加入者回線試験装置 |
| US5521904A (en) * | 1993-12-07 | 1996-05-28 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for testing a base station in a time division multiple access radio communications system |
| JP3078177B2 (ja) * | 1994-07-01 | 2000-08-21 | 三菱電機株式会社 | 無線装置 |
| FR2737637B1 (fr) * | 1995-08-03 | 1997-10-17 | Sgs Thomson Microelectronics | Matrice de commutation entre deux groupes de multiplex |
| US5828978A (en) * | 1996-02-23 | 1998-10-27 | Zafarloop, Inc. | Line restoration detection for security systems |
| CN1314231C (zh) * | 2001-12-19 | 2007-05-02 | 中兴通讯股份有限公司 | 一种程控交换机自环的方法 |
| US7362797B2 (en) * | 2002-03-21 | 2008-04-22 | Broadcom Corporation | Physical layer device having an analog SERDES pass through mode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147360A (en) * | 1981-03-09 | 1982-09-11 | Nec Corp | Testing system for interface part of digital switchboard |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152394A (en) * | 1980-04-28 | 1981-11-25 | Oki Electric Ind Co Ltd | Channel test system for time division system digital exchange |
| JPS57142064A (en) * | 1981-02-27 | 1982-09-02 | Fujitsu Ltd | Network test system |
| AU552312B2 (en) * | 1982-02-08 | 1986-05-29 | Racal-Milgo Limited | Communication system |
| US4486877A (en) * | 1982-06-25 | 1984-12-04 | At&T Bell Laboratories | Packet switching loop-around network and facilities testing |
| DE3242958A1 (de) * | 1982-11-20 | 1984-05-24 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Nebenstellenanlage |
| US4545053A (en) * | 1984-03-21 | 1985-10-01 | At&T Information Systems Inc. | Time slot interchanger |
-
1984
- 1984-08-15 JP JP59169277A patent/JPS6148266A/ja active Pending
-
1985
- 1985-08-12 US US06/764,583 patent/US4688208A/en not_active Expired - Fee Related
- 1985-08-13 KR KR8505818A patent/KR900000704B1/ko not_active IP Right Cessation
- 1985-08-14 EP EP85110205A patent/EP0171803B1/en not_active Expired - Lifetime
- 1985-08-14 CA CA000488664A patent/CA1235828A/en not_active Expired
- 1985-08-14 DE DE8585110205T patent/DE3586901T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147360A (en) * | 1981-03-09 | 1982-09-11 | Nec Corp | Testing system for interface part of digital switchboard |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108641U (ja) * | 1986-12-27 | 1988-07-13 | ||
| JPH03177145A (ja) * | 1989-12-06 | 1991-08-01 | Fujitsu Ltd | 発着信試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0171803A3 (en) | 1988-11-23 |
| KR900000704B1 (en) | 1990-02-07 |
| DE3586901T2 (de) | 1993-05-06 |
| US4688208A (en) | 1987-08-18 |
| KR870002705A (ko) | 1987-04-06 |
| EP0171803A2 (en) | 1986-02-19 |
| CA1235828A (en) | 1988-04-26 |
| DE3586901D1 (de) | 1993-01-28 |
| EP0171803B1 (en) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6148266A (ja) | 時分割多重回線折返試験方法 | |
| KR920004130B1 (ko) | 교환장치 | |
| KR920004129B1 (ko) | 교환장치 및 이 장치내에서의 통신로 설정방법 | |
| US5339355A (en) | Modem pooling system for communicating between a telephone and a plurality of data terminals | |
| US4382294A (en) | Telephone switching control arrangement | |
| CA2044998C (en) | Modem pooling system | |
| JPH0311159B2 (ja) | ||
| JP2582749B2 (ja) | 時分割交換方式 | |
| JPS6410157B2 (ja) | ||
| KR920005224B1 (ko) | 교환장치 및 통신로 설정방법 | |
| JPH0318399B2 (ja) | ||
| US4979164A (en) | Switching system reliability | |
| US4466095A (en) | Speech path control system | |
| EP0114822A1 (en) | COMMUNICATION ARRANGEMENTS FOR DISTRIBUTED CONTROL SYSTEMS. | |
| JPH0336479B2 (ja) | ||
| JPH06121364A (ja) | メッセージ情報終端方式 | |
| KR19990006958A (ko) | 시내 교환 시험의 개선 장치 | |
| EP0399723B1 (en) | Improvement in switching system reliability | |
| JPS61164361A (ja) | 導通試験方式 | |
| JP2778340B2 (ja) | 多方向多重通信装置 | |
| JPH02231829A (ja) | 時分割多重化装置 | |
| JPH04196666A (ja) | 回線選択接続装置 | |
| KR100342486B1 (ko) | 다중화장치에서 종합정보통신망 가입자의 디지털 루프캐리어서비스방법 | |
| JP2538082B2 (ja) | 発着信試験方法 | |
| JPH0334642A (ja) | 回線接続方式 |