JPS61235956A - Event recording system - Google Patents
Event recording systemInfo
- Publication number
- JPS61235956A JPS61235956A JP60076442A JP7644285A JPS61235956A JP S61235956 A JPS61235956 A JP S61235956A JP 60076442 A JP60076442 A JP 60076442A JP 7644285 A JP7644285 A JP 7644285A JP S61235956 A JPS61235956 A JP S61235956A
- Authority
- JP
- Japan
- Prior art keywords
- event
- register
- signal
- channel
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子計算機の入出力制御に係わる装置の事象
記録を行う方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a system for recording events of a device related to input/output control of a computer.
従来、装置の正常動作についての事象記録あるいは異常
動作についての事象記録方式については知られている。Conventionally, event recording systems for normal operation or abnormal operation of a device are known.
たとえば特開昭58−112147号公報にはこの分野
に関する技術が開示されている。しかし、複数の装置が
上位装置の1つの事象記録領域を共有している場合に、
異常が検出された装置あるいは特定の装置のみをとり出
して事象記録を行う方式については知られていない。For example, Japanese Patent Laid-Open No. 58-112147 discloses a technique related to this field. However, when multiple devices share one event recording area of a host device,
There is no known method of extracting only a device in which an abnormality has been detected or a specific device and recording the event.
本発明の4目的は、複数の装置が上位装置の1つの事象
記録領域を共有している場合に、特定の装置を選択し、
しかも記録する事象に適したタイミングで事象記録を行
うような事象記録方式を提供することにある。A fourth object of the present invention is to select a specific device when multiple devices share one event recording area of a host device;
Moreover, it is an object of the present invention to provide an event recording method that records an event at a timing suitable for the event to be recorded.
本発明は、事象記録を行う下位装置を指定する手段と下
位装置から送られるトリガ信号に基づいて該指定された
下位装置から送られる事象の信号をとり込む手段と該事
象の信号を記憶する共通の記憶装置とを有する上位装置
と、事象記録の対象とする事象を指定する手段とl事象
を採取するタイミングを指定する手段とl該指定された
事象の信号のみを選択的に送出する手段と、該タイミン
グ指定に基づいて事象をとり込むタイミングを与えるト
リガ信号を送出する手段とを有する下位装置とを備えて
成る事象記録方式を特徴とする。The present invention provides a means for specifying a lower-level device that performs event recording, a means for capturing an event signal sent from the specified lower-level device based on a trigger signal sent from the lower-level device, and a common device for storing the event signal. a host device having a storage device, a means for specifying an event to be recorded, a means for specifying a timing for collecting an event, and a means for selectively transmitting only a signal of the specified event. The present invention is characterized by an event recording method comprising: a lower device having a means for transmitting a trigger signal that provides a timing for capturing an event based on the timing designation;
以下1本発明の一実施例について図面を用いて説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第1図は、チャネルコントローラ(CHC)1、その下
位のチャネル(CH)2およびその下位の入出力装置(
I/(15)aoから成る構成を示すものであり、特に
チャネル2内の構成を示すブロック図である。制御記憶
(C8)4はこのチャネル2全体の制御を行う制御記憶
装置、レジスタ14は、この制御記憶4のアドレス(C
HAR)を与えるレジスタ、データバッファ8はI/T
5soとチャオル2との間で授受するデータを一時記憶
するバッファである。信号線9は工/Φ30に対してバ
スアウト信号(出力データ信号)が出力される信号線、
信号線10はI/?)30からバスイン信号(入力デー
タ信号)が入力される信号線である。レジスタ6はアウ
トタグ信号(出力制御信号)をラッチするレジスタ、レ
ジスタ7はインタグ信号(入力制御信号)をラッチする
レジスタである。信号線23はI/(53oに対してア
ウトタグ信号が出力される信号線、信号線24はl10
30からインタグ信号が入力される信号線である。レジ
スタ5は上記以外にチャネル2の制御を行うために使わ
れるレジスタである。以上の構成要素は、チャネル2内
に通常具備されている機構である。Figure 1 shows a channel controller (CHC) 1, a channel (CH) 2 below it, and an input/output device below it (CHC) 1.
It is a block diagram showing a configuration consisting of I/(15)ao, particularly the configuration within channel 2. A control memory (C8) 4 is a control memory device that controls the entire channel 2, and a register 14 is an address (C8) of this control memory 4.
HAR) and data buffer 8 are I/T
This is a buffer that temporarily stores data exchanged between 5so and Chaol 2. The signal line 9 is a signal line through which a bus out signal (output data signal) is output to the Φ30.
Signal line 10 is I/? ) 30 to which a bus-in signal (input data signal) is input. Register 6 is a register that latches an out tag signal (output control signal), and register 7 is a register that latches an in tag signal (input control signal). The signal line 23 is a signal line to which an out tag signal is output to I/(53o, and the signal line 24 is l10
This is a signal line to which an intag signal is input from 30. Register 5 is a register used to control channel 2 in addition to the above. The above-mentioned components are mechanisms that are normally included in the channel 2.
第1図において本発明のために加えた機構は、レジスタ
3、回路12およびセレクタ11である。レジスタ3は
、本発明の事象記録な行うに当り、その制御をするため
の情報(制御語とよばれる)を与えるためのレジスタで
あり、8VP13より制御信号線31を通して設定され
る。The mechanisms added for the purpose of the present invention in FIG. 1 are a register 3, a circuit 12, and a selector 11. The register 3 is a register for providing information (called a control word) for controlling the event recording of the present invention, and is set by the 8VP 13 through the control signal line 31.
本例では制御語は6ビツトで与えられ、その下4ビット
はこの4ビツトの組合せによって記録する事象を2つ指
定する。表1はこの4ビツトの組合せの各々に対応する
事象を示す。たとえば(1ooi)2の組合せは、レジ
スタ6の内容とレジスタ5の内容を記録することを指定
する。制御語の上2ビットは、事象記録を行うタイミン
グ条件を指定する。表2はこの2ビツトの組合せの各々
に対するタイミング条件を示す。In this example, the control word is given as 6 bits, and the lower 4 bits specify two events to be recorded by a combination of these 4 bits. Table 1 shows the events corresponding to each of these 4-bit combinations. For example, the combination (1ooi)2 specifies that the contents of register 6 and register 5 are to be recorded. The upper two bits of the control word specify the timing conditions for event recording. Table 2 shows the timing conditions for each of these two-bit combinations.
表 1
表 2
「マシンサイクル同期」はチャネル2のマシンサイクル
に同期して事象記録を行うことを示す。Table 1 Table 2 "Machine cycle synchronization" indicates that event recording is performed in synchronization with the machine cycle of channel 2.
「タグ変化時」は主としてチャネル2とI/?)a。"When tag changes" is mainly channel 2 and I/? )a.
との間のI10インタフェースの信号線に対して使用さ
れるもので、レジスタの内容が変化したときのみ事象記
録を行うことを示す。たとえば、レジスタ14(C8A
凡)、レジスタ5(九EG)等はチャネル2のマシンサ
イクルに同期して更新されるので、これらの事象記録を
行うには、制御語の上2ビットとして(00)2 ま
たは(11)2を選択すればよい。一方、信号ll15
19,10,23.24上の信号は、チャネル2のマシ
ンサイクルに対して数十〜数百倍の時間をおいて変化す
るので、これら信号線に関する事象記録を行うには制御
語の上2ビットとして(10)、 または(01)2
を選択すれば、事象記録を残す記憶領域の量が少なくて
済み、効率がよい。It is used for the signal line of the I10 interface between the register and indicates that event recording is performed only when the contents of the register change. For example, register 14 (C8A
Register 5 (9EG), etc. are updated in synchronization with the machine cycle of channel 2, so to record these events, write (00)2 or (11)2 as the upper two bits of the control word. All you have to do is select. On the other hand, signal ll15
Since the signals on 19, 10, 23, and 24 change at a time several tens to hundreds of times longer than the machine cycle of channel 2, in order to record events related to these signal lines, as bits (10) or (01)2
If you select , the amount of storage space required to keep event records will be small, and it will be efficient.
なお、(01)2の場合にはCH2がブロックマルチプ
レクサチャネルであるとき、データ転送中は「タグ変化
時」に、それ以外のケースではすべてマシンサイクルに
同期してトレースされる。Note that in the case of (01)2, when CH2 is a block multiplexer channel, tracing is performed "at the time of tag change" during data transfer, and in all other cases, tracing is performed in synchronization with the machine cycle.
回路12はレジスタ3内の制御語の上2ビットをデコー
ドし、またチャネル2のマシンサイクルおよびレジスタ
6およびレジスタ7の内容を入力して、事象記録を行う
タイミングを与えるトリガ信号を発生する回路である。Circuit 12 is a circuit that decodes the upper two bits of the control word in register 3, inputs the machine cycle of channel 2 and the contents of registers 6 and 7, and generates a trigger signal that provides the timing for event recording. be.
信号線16は回路12が発生するトリガ信号をチャネル
コントローラ1に供給する信号線である。セレクタ11
はレジスタ3内の制御語の下4ビットによって各々の事
象発生源から2つの事象発生源の信号を選択する選択器
である。信号線17は選択された2つの事象の信号をチ
ャネルコントロー、う1に送る信号線である。The signal line 16 is a signal line that supplies a trigger signal generated by the circuit 12 to the channel controller 1. Selector 11
is a selector that selects the signals of two event sources from each event source using the lower four bits of the control word in register 3. Signal line 17 is a signal line that sends signals of two selected events to the other channel controller.
第2図は、チャネルコントローラ1内の構成な示すブロ
ック図である。マイクロプロセッサ20はチャネルコン
トローラ1全体を制御するプロセッサである。レジスタ
21は事象記録を行うチャネルが指定されるレジスタで
あり、3ビツトの情報を保持する。エンコーダ33はこ
の情報をエンコードする回路である。この3ビツトをエ
ンコードした値はチャネル番号Oからチャネル番号7ま
でのチャネルに対応する。サービスプロセッサ13はこ
のチャネルコントローラ1に接続され、チャネル系の診
断を行う診断装置である。レジスタ21のチャネル指定
はサービスプロセッサ13から人手を介して行うことも
でき、またマイクロプロセッサ20から行うこともでき
る。オア回路22は、サービスプロセッサ13またはマ
イクロプロセッサ20からのチャネル指定のいずれをも
許すオア回路である。レジスタ15はエンコーダ33の
出力であるエンコード値に対応して8個あり、レジスタ
21の値をエンコードすることにより得られるチャネル
を選択する信号線32と信号線16から送られるトリガ
信号によってイネーブルとされ、信号線17を介して送
られる事象の信号をラッチする。記憶装置19はレジス
タ15の内容が信号線18を介して格納される記憶装置
である。FIG. 2 is a block diagram showing the internal structure of the channel controller 1. As shown in FIG. The microprocessor 20 is a processor that controls the entire channel controller 1. Register 21 is a register in which a channel for event recording is designated, and holds 3-bit information. The encoder 33 is a circuit that encodes this information. The encoded value of these 3 bits corresponds to channels from channel number O to channel number 7. The service processor 13 is connected to the channel controller 1 and is a diagnostic device that diagnoses the channel system. Channel designation of the register 21 can be performed manually from the service processor 13 or can be performed from the microprocessor 20. The OR circuit 22 is an OR circuit that allows channel designation from either the service processor 13 or the microprocessor 20. There are eight registers 15 corresponding to the encoded values output from the encoder 33, and they are enabled by a trigger signal sent from the signal line 32 and signal line 16 for selecting the channel obtained by encoding the value of the register 21. , latches the event signal sent via signal line 17. The storage device 19 is a storage device in which the contents of the register 15 are stored via the signal line 18.
以下、本実施例の動作について説明する。サービスプロ
セッサ13またはマイクロプロセッサ20から事象記録
を行うチャネルが指定されると、レジスタ21はそのエ
ンコード値が対応するチャネルを選択するように設定さ
れる。また、サービスプロセッサ13から信号線31を
介してレジスタ3内に制御語が設定される。レジスタ3
内の制御語の下位4ビツトによって事象記録を行う事象
が選択されセレクタ11によって該当する2つの事象の
信号が選択され、信号線17を介して出力される。The operation of this embodiment will be explained below. When a channel for event recording is specified by the service processor 13 or microprocessor 20, the register 21 is set so that the encoded value selects the corresponding channel. Further, a control word is set in the register 3 from the service processor 13 via the signal line 31. register 3
An event to be recorded is selected by the lower four bits of the control word in the control word, and the selector 11 selects the signals of the two corresponding events and outputs them via the signal line 17.
一方、レジスタ3内の制御語の上位2ビツトによりてト
リガ発生条件が選択され1回路12によりて該当するタ
イミングでトリガ信号が発生され、その信号は信号線1
6を介して出力される。レジスタ21の値をエンコード
することにより得られ信号線32を介して送られるチ子
ネル選択信号と信号線16を介して送られるトリガ信号
によって該チャネルに対応するレジスタ15がイネーブ
ルとされ、信号線17を介して送られた事象の信号がそ
のレジスタ15にラッチされた後、信号線18を介して
記憶装置19の事象記録領域に格納される。この事象記
録領域はラップアラウンド方式で遂−記録され、障害調
査に必要充分な記録領域を有している。On the other hand, the trigger generation condition is selected by the upper two bits of the control word in the register 3, a trigger signal is generated at the corresponding timing by one circuit 12, and the signal is transmitted to the signal line 1.
6. The register 15 corresponding to the channel is enabled by the channel selection signal obtained by encoding the value of the register 21 and sent via the signal line 32 and the trigger signal sent via the signal line 16. After the event signal sent via the signal line 17 is latched into the register 15, it is stored in the event recording area of the storage device 19 via the signal line 18. This event recording area is finally recorded in a wrap-around manner and has a recording area necessary and sufficient for failure investigation.
以上述べた通りであり、本実施例によればチャネルに障
害が発生したとき、事象記録するチャネルを選択するレ
ジスタおよび障害チャネルの事象記録データを調べるこ
とにより、障害の発生したチャネルの番号および障害発
生前後の該チャネルの動作を知ることができ、障害の解
析に役立てることができる。才た記録データは、アウト
タグ信号とバスアウト信号のように互いに関連の深いデ
ータが対になっているので、障害の解析が容易になって
いる。As described above, according to this embodiment, when a fault occurs in a channel, by checking the register for selecting a channel to record an event and the event recording data of the faulty channel, the number of the faulty channel and the fault are detected. It is possible to know the operation of the channel before and after the occurrence of the occurrence, which can be used to analyze the failure. Since the well-recorded data consists of pairs of data that are closely related to each other, such as the out tag signal and the bus out signal, it is easy to analyze failures.
本発明によれば、特定の装置を選択して事象記録を行う
とともに記録する事象に適したタイミングで事象記録を
行えるので、障害装置の動作解析が容易でかつ効率的な
事象記録方式が得られる。According to the present invention, it is possible to select a specific device and record an event, and to record the event at a timing appropriate for the event to be recorded, thereby providing an efficient event recording method that facilitates operation analysis of a faulty device. .
第1図は本発明の一実施例であるチャネルの構成を示す
ブロック図、第2図は一実施例であるチャネルの上位装
置のブロック図である。
1・・・チャネルコントローラ
2・・・チャネル 3・・・レジスタ11・・
・セレクタ 12・・・回路19・・・記憶装
置 21・・・レジスタ冷l 図FIG. 1 is a block diagram showing the configuration of a channel according to an embodiment of the present invention, and FIG. 2 is a block diagram of a higher level device of the channel according to an embodiment. 1...Channel controller 2...Channel 3...Register 11...
・Selector 12...Circuit 19...Storage device 21...Register cold diagram
Claims (1)
置の共通の記憶装置に事象記録される事象記録方式にお
いて、事象記録を行う下位装置を指定する手段と下位装
置から送られるトリガ信号に基づいて該指定された下位
装置から送られる事象の信号をとり込む手段と該事象の
信号を記憶する共通の記憶装置とを有する上位装置と、
事象記録の対象とする事象を指定する手段と事象を採取
するタイミングを指定する手段と該指定された事象の信
号のみを選択的に送出する手段と該タイミング指定に基
づいて事象をとり込むタイミングを与えるトリガ信号を
送出する手段とを有する下位装置とを備えて成ることを
特徴とする事象記録方式。In an event recording method in which events of multiple lower-level devices related to input/output control are recorded in a common storage device of the higher-level device, there is a means for specifying the lower-level device to record the event and a trigger signal sent from the lower-level device. a higher-level device having means for capturing an event signal sent from the designated lower-level device, and a common storage device for storing the event signal;
A means for specifying an event to be recorded, a means for specifying a timing for collecting an event, a means for selectively transmitting only a signal of the specified event, and a means for specifying a timing for capturing an event based on the timing specification. and a lower device having means for sending out a trigger signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60076442A JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60076442A JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61235956A true JPS61235956A (en) | 1986-10-21 |
JPH0766346B2 JPH0766346B2 (en) | 1995-07-19 |
Family
ID=13605265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60076442A Expired - Lifetime JPH0766346B2 (en) | 1985-04-12 | 1985-04-12 | Event recording method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0766346B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113649A (en) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | Controller |
JPH0561822A (en) * | 1990-08-31 | 1993-03-12 | Internatl Business Mach Corp <Ibm> | Data event recording device and monitor device of oemi channel activity |
CN114637463A (en) * | 2022-02-23 | 2022-06-17 | 宁波三星医疗电气股份有限公司 | Event record storage method and electric energy meter applying same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58155462A (en) * | 1982-03-10 | 1983-09-16 | Nec Corp | State monitoring device |
JPS5935259A (en) * | 1982-08-24 | 1984-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Microprocessor analyzer |
-
1985
- 1985-04-12 JP JP60076442A patent/JPH0766346B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58155462A (en) * | 1982-03-10 | 1983-09-16 | Nec Corp | State monitoring device |
JPS5935259A (en) * | 1982-08-24 | 1984-02-25 | Nippon Telegr & Teleph Corp <Ntt> | Microprocessor analyzer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113649A (en) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | Controller |
JPH0561822A (en) * | 1990-08-31 | 1993-03-12 | Internatl Business Mach Corp <Ibm> | Data event recording device and monitor device of oemi channel activity |
CN114637463A (en) * | 2022-02-23 | 2022-06-17 | 宁波三星医疗电气股份有限公司 | Event record storage method and electric energy meter applying same |
Also Published As
Publication number | Publication date |
---|---|
JPH0766346B2 (en) | 1995-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0274817A2 (en) | Data storage system | |
EP0450839A2 (en) | A logic simulation machine | |
US5335235A (en) | FIFO based parity generator | |
JPS648382B2 (en) | ||
US5297277A (en) | Apparatus for monitoring data transfers of an oemi channel interface | |
US3911402A (en) | Diagnostic circuit for data processing system | |
US6385674B1 (en) | Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources | |
JPS58225453A (en) | Error detecting system of diagnosing circuit | |
JPS61235956A (en) | Event recording system | |
US5404504A (en) | Trace tool for serial, optical interface | |
JP2580558B2 (en) | Interface device | |
JPS6148186B2 (en) | ||
JPH045213B2 (en) | ||
JP2583056B2 (en) | IC test system | |
JPH05324950A (en) | Logical card for information processor | |
JPH0255816B2 (en) | ||
JP3090053B2 (en) | Monitor device for circuit data | |
JPS6321932B2 (en) | ||
JPH04275654A (en) | Storage part diagnostic system for information processor | |
JPH04157535A (en) | Register inspecting method | |
SU1660050A1 (en) | Device for checking data stored on a magnetic medium | |
JPH02216566A (en) | Bus information trace reproducing device | |
JPS6063653A (en) | State history storage system of channel controller | |
JPS6210737A (en) | Resetting circuit for fault diagnosing supporting device | |
JPH0324640A (en) | Debugging system for information processor |