[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS61158183A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JPS61158183A
JPS61158183A JP27991684A JP27991684A JPS61158183A JP S61158183 A JPS61158183 A JP S61158183A JP 27991684 A JP27991684 A JP 27991684A JP 27991684 A JP27991684 A JP 27991684A JP S61158183 A JPS61158183 A JP S61158183A
Authority
JP
Japan
Prior art keywords
layer
gaas layer
doping
gaas
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27991684A
Other languages
English (en)
Inventor
Shunichi Muto
俊一 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27991684A priority Critical patent/JPS61158183A/ja
Publication of JPS61158183A publication Critical patent/JPS61158183A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バンドギャップが相違する2種類の半導体を
接合することによって形成される接合の近傍に発生する
キャリア(担体)蓄積層におけるキャリア濃度を制御電
極に印加する電圧によシ変化させ、該電子蓄積層からな
る導電路のインピーダンスを制御する形式の電界効果型
半導体装置に係る。そして、特に、前記2種類の接合(
ヘテロ接合)の近傍のキャリア金、咳ヘテロ接合に臨接
して設は九超格子構造から供給する高電子或いは正孔移
動度トランジスタに関する。
〔従来の技術〕
従来、高電子移動度トランジスタの電子供給層としては
N  AiGaAa k用いる方法と、5−G5Ag/
AILGaAa超格子を用いるものとが提案されて−る
第6図にそのn−GaAa/AItGaAa超格子2を
用いた従来例のバンド構造を示す。図にお−て、ノン・
ドープ或は%凰ドーグのGa1n /ii 1に超格子
2が隣接して設けられ、該超格子のGa As層に%麗
不純物1例えばS4がドープされ5−GaAa層5とな
されており、これよシワイドギャップな半導体のAXG
aAa 4 F1ノン・ドープとされている。超格子2
は、例えばzoJのs  GaAa層5とzoJのBG
aAa層4As層互に形成され、全層厚が5001に形
成される。この構成において、超格子のコンダクシヨ/
・バンド5LCBよj) A7Dだけ下がりたレペルに
S−ドーグによるドナーレベルDLが生じる。
該S(ドナーよシミ子が供給され、A10641層4と
GcbAa層1とのヘテロ接合近傍のGa Am層1に
2次元電子ガス(2DEG )層が形成される。該2D
EGの電子濃度n、 ’fcゲート金属3に与える電圧
によって制御することによりトランジスタ動作が可能と
なる。
〔発明が解決しようとする問題点〕
ところが、従来の素子においては、N−AXGaAaを
電子供給層に用いた場合、N−AJGaAa K特有な
欠陥の九めに、例えば液体窒素温度において、光照射の
影響が数千時間も残るなどの問題があシ(PPCper
sistent photo oosdsottvit
y持続的光照射効果と呼ぶ)、ま九、第6図の3−Ga
Aa/AAGαAs起格子においては20λ程度のGc
Lha層の1部に不純物をドーグするために、不純物プ
ロファイルの制御が難しいという欠点がおる。例えば第
5図のように、本来SiドープしたいGcb As層4
0の一部40’のみにドープできず、斜線部のAJ G
a As 50にもS(のドープのプロファイルがか\
ってしまうことがらる。すると、前述のN  AflG
aAaの持続的光照射効果が生じることになる。
さらに従来の問題点として、  2DEGd度n1が十
分に得られないという問題がら9、ガを増大する工夫が
種々研究されている。
〔問題点を解決するための手段〕
本発明においては、高電子移動度トランジスタ或は高正
孔移動度トランジスタのキャリア(担体)供給層として
、所gjl APD (!tomie 21a%ay 
d+pisy ) k用いる。APD (以下界面ドー
ピングという)は、MflE (分子線結晶成長)中に
、一時エピタキシャル成長を中断し、不純物のみをデポ
ジットする方法でろシ、制御性が良く、プロファイルコ
ントロールが容易でおる。
すなわち、本発明は、半導体層と、該半導体層に格子整
合し、これよシもワイドギャップの半導体層とのヘテロ
接合近傍に形成される2次元電子ガス或いは29元正孔
ガスを用いる高電子或いは正孔移動度トランジスタにお
いて、チャネルとなる前記ヘテロ接合に隣接して、超格
子が備えられ、該超格子のヘテロ接合界面にドナー成り
はアクセプタ不純物がドーグされ、該ドナー成いはアク
セプタ不純物から担体を供給するようにする。
〔作用〕
第4図に示すように本発明によれば、Si等の不純物を
0648層40とAAGtsAa /i田等のヘテロ界
面にドーピングすることができる。その結果次のような
作用が得られる。
■ 従来のN−AAGaAaを電子供給層とする場合と
異なシAXGaAa層等の電子供給層ににドープされな
いので前記rpc (光照射のメモリ効果)が°  少
なくなる。
■ 2次元電子ガス或いは2次元正孔ガス濃度が増大す
る。その理由を以下に述べる。
一般に高電子移動度トランジスタ(HEMT)において
、不純物のレベルが浅くなるとキャリア濃度が増大する
ことは良く仰られている。
(ス、lコ ^I Ga 入S) 第1図にGa Am/%/AIGaAa Ei扁4を備
える本発明例のバンド構造が示されておシ、これを用い
て本作用を説明する。図において、GaAs層11とG
aAs/%/Ai、Aa超格子層12の間にヘテロ接合
が形成され、該接合近傍に2 DEG蓄積層が形成され
ている。
該2DEG蓄積層の電子濃度はゲート金属13に印加さ
れる電圧で制御され、トランジスタ動作せしめる。
超格子1i112はAJIAa層14とGa As層1
5が交互に形成され、界面にS(がドーグされている。
超格子層には超格子のコンダクシ冒ンバンド5LCBカ
存在し、 5LCBからED下がったレベルにS(のド
ナーレベルDL1がろる。これに対してDL2と図示さ
れているのが、従来法によυGa As層15だけにS
(ヲドーグした場合のドナーレベルでらる。図から明ら
かなように、界面ドーピングのDLlの方がDL2よシ
レベルが浅くなっている。したがって、上述のドナーレ
ベルとキャリア濃度の関係から、QDEG層の電子密度
は本発明において増大することになる。
この界面ドーピングとドナーの深さの関係は、文献G、
 Ba5tard Phys Etv、 E24 No
 8 (1981ンP4714に記載されておシ、第5
図に示すように、景子井戸の幅りを横軸にドナーの深さ
Ev fc縦軸にとったとき%量子井戸の幅が軸におい
て■の界面ドーピングの場合Eo =”” + ■の中
央ドーピングの場合EDmR,でアク、常に■の界面ド
ーピングの方が■の中央ドーピングよりドナーの深さE
Dが浅くなりている。なお、Roは約6mmVでらる。
〔実施例〕
第2図に本発明の一実施例のHEMTの断面要部を示し
ておシ、次の各部よシ構成されている。
各層に通常のHEMTと同様にMBE法によシ半絶縁性
Ga Aa基板10の上に連続して形成される。
11・・・ノ/・ドープ(高純度)GaAs層、厚さ6
000λ12°” Ga As/%/Aid 、46 
超格子層、全層厚500Xこの超格子層12μ、第1図
のGa As/s/AJ! Aaに相当する。その細部
構成は次のとおシである。
14・・・GaAs層、ノン・ドープ、厚さ20λ15
・・・AI−Am層、ノン・ドープ、厚さzoJここで
、Ga As層14とAgAs層15のヘテロ界面には
前述のアトミック・ブレーナ・ドーピング(APD)に
よp、stのドーピングを行う。それには、  GaA
aとAlAmの界面において、成長を一旦中断し、 G
Gビームをオフとし、A1ビームのみオ/C’)i’l
、Stのビームを照射し、S(のドーピングのみを行な
う。ここでA1ビーム照射を続けるのは、GaAaのA
#の解離を防止する九めである。具体例を示すと、Ga
Aafi−成長しなからドーピングすると仮定したとき
、  I X 10” em−”のドーピング相当のS
イヒームt−18秒照射する。これによj5.6X1u
”01%−2のSt面密度を得る。なお、APDについ
ては文献J、 Appl、 Phya、 51(1) 
、 pp、 583〜387 (1980,1)に詳記
されている。
さらに、第2図において、21はコンタクトのための1
0641層で厚さ300Xに形成され、22,245は
ソース及びドレイン電極で6 ’) 、A%GJA鴬き
アコイして形成しておシ、ゲート金属13はAJLまた
F2T (−P t −Asで形成する。
本実施例による2DEG濃度の増加を比較例とともに以
下に示す。
通常のHEMT (N −Aft GaAa ) −*
 ng 〜6 X 10” cm−”超格子n −Ga
 AJAJ−A #をキャリア供給層とするHEMT 
        呻ng 〜8 X 10 etn″′
5本発明の実施例    =ζ〜?X10  a濯−5
以上%世不純物の界面ドーピングによる実施例によシ説
明したが、p型不純物の界面ドーピングによシ、高正孔
移動度トラ/ジスタが形成できることは明らかでおろう
〔発明の効果〕
本発明によれば次のような効果が得られる。
■ N Aid−GaAa t−電子供給層とするHE
MTに比べてμGαA#或いはAJilAgに34 f
ドーグしない為に低温における持続的光照射効果が少な
くなる。
■ s −G6 Aa/AJ Am超格子を電子供給層
とするRENTに比べると、St等の不純物のドーピン
グ・プロファイルの制御性が高い(ヘテロ界面に不純物
をゲッターする効果があるため、バルク結晶にドープす
るよシ界面ドーピングの方が制御性が良い。)利点がら
る。
■ Ga Am/A11.As等の超格子において、G
aA−中のSt等の不純物のレベルよシもヘテロ界面の
不純物のレベルの方が浅いため、同じドープ景ではチャ
ネルの2次元電子ガスの濃度ガが高くなる利点がある。
【図面の簡単な説明】
第1図は本発明の実施例の素子のバンド構造を示す図、
第2図は本発明の実施例の素子の断面図、第3図及び第
4図にそれぞれn−GaAs/AAGaAa及びGaA
g/%/All Ga Asのバンド構造による説明図
、第5図はヘテロ界面ドーピングと中央ドーピングのド
ナーレベルの深さを示す図、第6図は従来の5GaAs
/AJIGaAa超格子を用いたHH:MTのバンド構
造を示す図。 10・・・半絶縁性GaAa基板 11・・・Ga As層 12・・・(σαA8/%/Ai、Az)超格子層13
・・・ゲート金属 14・・・(超格子の)試A1層 15−(超格子の) GaAa N 21− RGaAs層 22・・・ソース電極 25・・・ドレイン電極 第 1 図 GaAs/’n z′ALAs s格+rl     
 GaAs J”12         11 τ 第2図 第3 図       第 4 口 笛 5 図 第 6 図

Claims (1)

    【特許請求の範囲】
  1. 半導体層と、該半導体層に格子整合しこれよりもワイド
    ギャップの半導体層とのヘテロ接合近傍に形成される2
    次元電子ガス或いは2次元正孔ガスを用いる高電子或い
    は正孔移動度トランジスタにおいて、チャネルとなる前
    記ヘテロ接合に隣接して、超格子が備えられ、該超格子
    のヘテロ接合界面にドナー或いはアクセプタ不純物がド
    ープされ、該ドナー或いはアクセプタ不純物から担体を
    供給することを特徴とする電界効果型半導体装置。
JP27991684A 1984-12-29 1984-12-29 電界効果型半導体装置 Pending JPS61158183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27991684A JPS61158183A (ja) 1984-12-29 1984-12-29 電界効果型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27991684A JPS61158183A (ja) 1984-12-29 1984-12-29 電界効果型半導体装置

Publications (1)

Publication Number Publication Date
JPS61158183A true JPS61158183A (ja) 1986-07-17

Family

ID=17617696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27991684A Pending JPS61158183A (ja) 1984-12-29 1984-12-29 電界効果型半導体装置

Country Status (1)

Country Link
JP (1) JPS61158183A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414971A (en) * 1987-07-09 1989-01-19 Agency Ind Science Techn Heterojunction field-effect transistor
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置
JPH01183163A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd 高電子移動度電界効果型トランジスタ
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
US5196359A (en) * 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Iii−v族窒化物半導体を用いた半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414971A (en) * 1987-07-09 1989-01-19 Agency Ind Science Techn Heterojunction field-effect transistor
JPH01166568A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 半導体装置
JPH01183163A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd 高電子移動度電界効果型トランジスタ
US5196359A (en) * 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Iii−v族窒化物半導体を用いた半導体装置

Similar Documents

Publication Publication Date Title
US5081511A (en) Heterojunction field effect transistor with monolayers in channel region
CN103426922A (zh) 半导体装置及其制造方法
US4673959A (en) Heterojunction FET with doubly-doped channel
KR920003799B1 (ko) 반도체 장치
JPH0324782B2 (ja)
JPH11103046A (ja) 電界効果トランジスタおよびその製造方法
JPWO2010016212A1 (ja) 電界効果トランジスタの製造方法
JPS61158183A (ja) 電界効果型半導体装置
JPS62256477A (ja) 半導体装置
JPS61131565A (ja) 電界効果型半導体装置
JPH08321515A (ja) 半導体装置とその製造方法
JPH0511656B2 (ja)
JPH0260225B2 (ja)
JPH0230182B2 (ja) Handotaisochi
JPS61174775A (ja) 半導体装置
JP2672180B2 (ja) ▲iii▼―v族化合物半導体装置
JPH025439A (ja) 半導体基板
KR100217710B1 (ko) 전계효과 트랜지스터의 제법
JPS61248479A (ja) 化合物半導体装置
JPS60136380A (ja) 半導体装置
JPS63229763A (ja) 半導体装置
JPS60210879A (ja) 電界効果トランジスタ
JPH03165576A (ja) 量子細線半導体装置およびその製造方法
JPS63229761A (ja) 電界効果半導体装置
JPH06252175A (ja) 高電子移動度トランジスタ