JPS6066504A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6066504A JPS6066504A JP58174109A JP17410983A JPS6066504A JP S6066504 A JPS6066504 A JP S6066504A JP 58174109 A JP58174109 A JP 58174109A JP 17410983 A JP17410983 A JP 17410983A JP S6066504 A JPS6066504 A JP S6066504A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- smoothing
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
この発明は、半導体メモリなどの大規模集積回路に内蔵
されるバイアス発生回路に関するものである。
されるバイアス発生回路に関するものである。
(従来技術)
現在、半導体集積回路などで構成される電子機器に一般
に使用されている電源電圧は5vであり、したがって、
集積回路を構成するトランジスタは5Vで駆動さハてい
る。
に使用されている電源電圧は5vであり、したがって、
集積回路を構成するトランジスタは5Vで駆動さハてい
る。
しかしながら、半導体回路装置の高集積化にともないM
OS)ランジスタ素子の微細化が進むと、それ捷でに問
題とならなかった諸物理現象がトランジスタ・デバイス
の特性に影響を及ぼすようになる。
OS)ランジスタ素子の微細化が進むと、それ捷でに問
題とならなかった諸物理現象がトランジスタ・デバイス
の特性に影響を及ぼすようになる。
たとえば、ホット・エレクトロンやインパクト・イオナ
イゼーション効果、ショートチャネル効果などがあげら
れる。
イゼーション効果、ショートチャネル効果などがあげら
れる。
これらの影響を防ぐための一つの手段として電源電圧を
低下させることが有利と考えらtL゛ている。
低下させることが有利と考えらtL゛ている。
しかしながら、システム側において、従来からのTTL
レベルが保証されなければならないということや、電源
の種類を増やしたくないなどのシステム設計上の理由に
より、電源1ff IJEは5Vに1lill約さねて
いるのが現状である。
レベルが保証されなければならないということや、電源
の種類を増やしたくないなどのシステム設計上の理由に
より、電源1ff IJEは5Vに1lill約さねて
いるのが現状である。
したがって、外部電源電圧は従来の5Vのままに保ち、
半導体回路装置内で、電源電圧を減圧し、上述したよう
な諸物理現象が影響を及ぼさない程度の電圧で内部回路
を構成するトランジスタを駆動する新たなチップ内式4
フス回路が要求される。
半導体回路装置内で、電源電圧を減圧し、上述したよう
な諸物理現象が影響を及ぼさない程度の電圧で内部回路
を構成するトランジスタを駆動する新たなチップ内式4
フス回路が要求される。
(発明の目的)
この発明は、上記の点に鑑みなされたもので、外部電源
電圧を所定の直流電圧に減少し、チップ内の回路の内部
電源として供給することができるとともに、内部電源と
しての出力電位の安定化を図ることのできるバイアス発
生回路を提供することを目的とする。
電圧を所定の直流電圧に減少し、チップ内の回路の内部
電源として供給することができるとともに、内部電源と
しての出力電位の安定化を図ることのできるバイアス発
生回路を提供することを目的とする。
(発明の構成)
この発明のバイアス発生回路は0発振回路の出力を平滑
回路部で平滑して直流電圧を取り出し、この平滑回路部
の出力をパルス幅制御部の電流機能をもつ回路に加えて
駆動能力を制御して、パルス幅制御部の反転機能金もつ
回路のコンダクタンスを制御して、パルス幅制御部内の
バッファ回路の導通時間を制御することにより発振出力
のサイクルデユーティに依存して平滑回路部の出力電圧
の変動を補正するようにしたものである。
回路部で平滑して直流電圧を取り出し、この平滑回路部
の出力をパルス幅制御部の電流機能をもつ回路に加えて
駆動能力を制御して、パルス幅制御部の反転機能金もつ
回路のコンダクタンスを制御して、パルス幅制御部内の
バッファ回路の導通時間を制御することにより発振出力
のサイクルデユーティに依存して平滑回路部の出力電圧
の変動を補正するようにしたものである。
(実施例)
以下、この発明のバイアス発生回路の実施例について図
面に基づき説明する。第1図はその一実施例の構成を示
す回路図である。この第1Nに示す実施例で用いられる
トランジスタ“はすべでエンハンスメント形電界効果ト
ランジスタであり、矢印がゲート側に向いているものは
nタイプ、反対のものはpタイプを表わす。
面に基づき説明する。第1図はその一実施例の構成を示
す回路図である。この第1Nに示す実施例で用いられる
トランジスタ“はすべでエンハンスメント形電界効果ト
ランジスタであり、矢印がゲート側に向いているものは
nタイプ、反対のものはpタイプを表わす。
第1図に示される、バイアス回路は発振回路であるリン
グ・オシレータ部1./<ルス幅制御部2および平滑部
3の三つの部分から構成されこのノ(イアス発生回路へ
の外部電源電圧(たとえば5V)が点Aよシ供給されて
いる。
グ・オシレータ部1./<ルス幅制御部2および平滑部
3の三つの部分から構成されこのノ(イアス発生回路へ
の外部電源電圧(たとえば5V)が点Aよシ供給されて
いる。
リング・オシレータ部lはトランジスタT1〜T6から
なるインバータ4,5.6により構成される。
なるインバータ4,5.6により構成される。
インバータ4の出力はインバータ50入力に接続され、
インバータ5の出力はインバータ60人力に接続されて
いる。さらに、インバータ6の出力はインバータ4の入
力に接続される。8点はリング・オシレータ部1の出力
である。
インバータ5の出力はインバータ60人力に接続されて
いる。さらに、インバータ6の出力はインバータ4の入
力に接続される。8点はリング・オシレータ部1の出力
である。
パルス幅制御部2は電流制御用のトランジスタT7.T
IOと反転回路用トランジスタT8.T9からなるパル
ス幅制御インバータ7とインバータ8.9により構成さ
れる。
IOと反転回路用トランジスタT8.T9からなるパル
ス幅制御インバータ7とインバータ8.9により構成さ
れる。
トランジスタT7は点Aからの電流を制御するトランジ
スタであり、そのソースはA点に接続され、ドレインは
トランジスタT8のソースに接続されている。
スタであり、そのソースはA点に接続され、ドレインは
トランジスタT8のソースに接続されている。
トランジスタT8のドレインはトランジスタT9のドレ
インに接続され、トランジスタT9のソースはグランド
への電流制御を行うトランジスタTIOのトンインに接
続され、トランジスタTIOのソースは接地される。
インに接続され、トランジスタT9のソースはグランド
への電流制御を行うトランジスタTIOのトンインに接
続され、トランジスタTIOのソースは接地される。
トランジスタT8とT9のゲートは、リング・オシレー
タ部1の出力点Bに接続され、トランジスタT7とT1
0のゲートは平滑部3のE点に接続される。
タ部1の出力点Bに接続され、トランジスタT7とT1
0のゲートは平滑部3のE点に接続される。
トランジスタTll、12からなるインバータ8の入力
はトランジスタT8とT9の1“レインに接続され、出
力はトランジスタT I 3 、 T ] 4からなる
インバータ90入力に接続されている。
はトランジスタT8とT9の1“レインに接続され、出
力はトランジスタT I 3 、 T ] 4からなる
インバータ90入力に接続されている。
また、インバータ9の出力は、E点に接続されている。
つまり、インバータ8と9は後述するように波形成形の
ためのノ(ソファ回路を構成している。さらに平滑部3
をイiヶ成するコンデンサCIがD点と接地間に接続さ
れる。なお、上dCA点にtま電源電圧(5v)が接続
される。
ためのノ(ソファ回路を構成している。さらに平滑部3
をイiヶ成するコンデンサCIがD点と接地間に接続さ
れる。なお、上dCA点にtま電源電圧(5v)が接続
される。
次に、以上のように構成されたこの発明のノ(イアス発
生回路の動作を第2図(0,示した各”r’ilIの波
形図を用いて説明する。第1図に示される・くイアス発
生回路の基本的な動作はリング・オシレータ部1で得ら
れた波形(第2図(a) ) ’cコンデンサCIによ
り平滑することによって、減圧された直流1L圧を得よ
うとするものである。
生回路の動作を第2図(0,示した各”r’ilIの波
形図を用いて説明する。第1図に示される・くイアス発
生回路の基本的な動作はリング・オシレータ部1で得ら
れた波形(第2図(a) ) ’cコンデンサCIによ
り平滑することによって、減圧された直流1L圧を得よ
うとするものである。
しかしながら、E点に接続される負荷によって、E点の
電位は変動する。したがってE点の電位が変動した場合
、これを補償する必要がある。この補償を行なう回路が
ノ(ルス幅制御1ll(2である。
電位は変動する。したがってE点の電位が変動した場合
、これを補償する必要がある。この補償を行なう回路が
ノ(ルス幅制御1ll(2である。
このパルス幅制御部2の動作について説明する。
いまリング・オシレータ部lによシ第2図(a)に示さ
れるような波形がB点に出力されているとする。
れるような波形がB点に出力されているとする。
この信号はパルス幅制御部2のインバータ7およびイン
バータ8,9を経由して、E点に出力されるが、コンデ
ンサC1によシ平滑されて、第2図(g)に示されるよ
うなリング・オシレータ部tのサイクルデユーティに依
存する直流電圧出力となる。
バータ8,9を経由して、E点に出力されるが、コンデ
ンサC1によシ平滑されて、第2図(g)に示されるよ
うなリング・オシレータ部tのサイクルデユーティに依
存する直流電圧出力となる。
この出力電圧はトランジスタT7とTIOのゲートに入
力されているためトランジスタT7とTIOの駆動能力
は出力電圧によシ制御されることになる。
力されているためトランジスタT7とTIOの駆動能力
は出力電圧によシ制御されることになる。
すなわち、E点の電位が下がったとき、トランジスタT
7の駆動能力は増し、トランジスタTIOの駆動能力は
減る。このことは、見かけ上トランジスタT8とT9の
2mが制御されているとみなすことができる。
7の駆動能力は増し、トランジスタTIOの駆動能力は
減る。このことは、見かけ上トランジスタT8とT9の
2mが制御されているとみなすことができる。
この結果、E点に電圧の変動がない場合の0点の出力波
形を第2図(b)とすれば、E点の電圧が下がった場合
と上がった場合KC点に出力される信号はそねそれ第2
図(c)と第2図(d)に示されるような波形となる。
形を第2図(b)とすれば、E点の電圧が下がった場合
と上がった場合KC点に出力される信号はそねそれ第2
図(c)と第2図(d)に示されるような波形となる。
したがって、D点にはそれぞれ第2図(e)と第2図(
f)に示されるような信号が出力される。すなわち、E
点の電圧が下がった場合、D点には第2図(e)に示さ
れるような信号が出力さtするため、トランジスタT1
3の導通時間が長くなり、トランジスタTI4の導通時
間が短くなる。したかつてE点の電圧の下降分が補償さ
れる。
f)に示されるような信号が出力される。すなわち、E
点の電圧が下がった場合、D点には第2図(e)に示さ
れるような信号が出力さtするため、トランジスタT1
3の導通時間が長くなり、トランジスタTI4の導通時
間が短くなる。したかつてE点の電圧の下降分が補償さ
れる。
逆に、E点の電圧が上昇した場合、D点には第2図(f
)に示されるような信号が出力されるため、トランジス
タT13の導通時間が短くなり、トランジスタT14の
導通時間が長くなる。したがって、E点の電圧の上昇分
が補償される。
)に示されるような信号が出力されるため、トランジス
タT13の導通時間が短くなり、トランジスタT14の
導通時間が長くなる。したがって、E点の電圧の上昇分
が補償される。
以上説明したように、第1図に示した実施例ではリング
・オシレータ部1と平滑部3を持つことによシ外部電源
電圧(たとえば5V)(r所定の直流電圧に減圧し、チ
ップ内の回路の内部Vcc ?h、%jとして供給する
ことができる。
・オシレータ部1と平滑部3を持つことによシ外部電源
電圧(たとえば5V)(r所定の直流電圧に減圧し、チ
ップ内の回路の内部Vcc ?h、%jとして供給する
ことができる。
また、リング・オシレータ部1と平滑部3の間に挿入さ
れたパルス幅制御部2の動作によQ1内部Vcc電源と
しての出力電位の安定化を図ることができる。
れたパルス幅制御部2の動作によQ1内部Vcc電源と
しての出力電位の安定化を図ることができる。
以上のように、この発明のバイアス発生回路によれば、
発振回路の出力を平滑回路部で平滑して直流電圧を取p
出し、この平滑回路部の出力をパルス幅制御部の電流駆
動機能をもつ回路に加えて駆動能力および反転機能をも
つ回路のコンダクタンスを制御して、パルス幅制御部内
のバッファ回路の導通時間を制御して発振回路の出力の
サイクルデユーティに依存して平滑回路部の出力電圧の
変動を補正するようにしたので、外部電源電圧を所定の
直流電圧に減少でき、チップ内の回路の内部電圧源とし
て供給することができるとともに出力電位の安定化を期
することができる。
発振回路の出力を平滑回路部で平滑して直流電圧を取p
出し、この平滑回路部の出力をパルス幅制御部の電流駆
動機能をもつ回路に加えて駆動能力および反転機能をも
つ回路のコンダクタンスを制御して、パルス幅制御部内
のバッファ回路の導通時間を制御して発振回路の出力の
サイクルデユーティに依存して平滑回路部の出力電圧の
変動を補正するようにしたので、外部電源電圧を所定の
直流電圧に減少でき、チップ内の回路の内部電圧源とし
て供給することができるとともに出力電位の安定化を期
することができる。
これにともない、大容量メモリ、大容量論理回路などす
べての半導体回路装置に利用することができる。
べての半導体回路装置に利用することができる。
第1図はこの発明のバイアス発生回路の一実施例の回路
図、第2図は第1図に示さハた)(イアス発生回路の動
作を説明するための各部の波形図である。 l・・・リング・オシレータ部、2・・・)くルス幅制
御部、3・・・平滑部、4.5,6,7,8.9・・イ
ンノく一タ、Tl−T14・・・トランジスタ、C1・
・・コンデンサ。 手続補正書 昭和59年6月12目 ね′許庁長官若 杉 和 夫殿 1、事件の表示 昭和58年 特 許 願第1741092、発明の名称 バイアス発生回路 3、補正をする者 事件との関係 特 許 出願人 (029)沖電気工業株式会社 4、代理人 5、補正命令のl」伺 昭和 年 月 日(自発〕6、
補正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄 7、補正の内容 別紙の通り 7 補正の内容 1)明細書の「2特許請求の範囲」全別紙の通9訂正す
る。 2)明細書3頁14行「万全平滑」全「力をパルス幅制
御回路部に接続し、そのパルス幅制御回路部の出力全平
滑」と訂正する。 3)同3頁15行「電流機」を「電流制御機」と訂正す
る。 4)同3頁16行ないし18行「駆動能力・・・・・・
全制御して、」を削除する。 5)同6頁8行「0点」全「E点」と訂正する。 6)同9頁8行「駆動」を「制御」と訂正する。 2 特y+ 請求の範囲 平滑して直流拍出を得る平滑回路部とからなるバイアス
発生回路において、上記パルス幅制御回路部が、上記発
振回路の出力全反転する反転機nヒをもつ回路と、この
反転機能金もつ回路の出力によとし上記反転機能をもつ
回路の電流制御機部をもつ回路とからなること全特徴と
したバイアス発生回路。
図、第2図は第1図に示さハた)(イアス発生回路の動
作を説明するための各部の波形図である。 l・・・リング・オシレータ部、2・・・)くルス幅制
御部、3・・・平滑部、4.5,6,7,8.9・・イ
ンノく一タ、Tl−T14・・・トランジスタ、C1・
・・コンデンサ。 手続補正書 昭和59年6月12目 ね′許庁長官若 杉 和 夫殿 1、事件の表示 昭和58年 特 許 願第1741092、発明の名称 バイアス発生回路 3、補正をする者 事件との関係 特 許 出願人 (029)沖電気工業株式会社 4、代理人 5、補正命令のl」伺 昭和 年 月 日(自発〕6、
補正の対象 明細書の特許請求の範囲および発明の詳細な説明の欄 7、補正の内容 別紙の通り 7 補正の内容 1)明細書の「2特許請求の範囲」全別紙の通9訂正す
る。 2)明細書3頁14行「万全平滑」全「力をパルス幅制
御回路部に接続し、そのパルス幅制御回路部の出力全平
滑」と訂正する。 3)同3頁15行「電流機」を「電流制御機」と訂正す
る。 4)同3頁16行ないし18行「駆動能力・・・・・・
全制御して、」を削除する。 5)同6頁8行「0点」全「E点」と訂正する。 6)同9頁8行「駆動」を「制御」と訂正する。 2 特y+ 請求の範囲 平滑して直流拍出を得る平滑回路部とからなるバイアス
発生回路において、上記パルス幅制御回路部が、上記発
振回路の出力全反転する反転機nヒをもつ回路と、この
反転機能金もつ回路の出力によとし上記反転機能をもつ
回路の電流制御機部をもつ回路とからなること全特徴と
したバイアス発生回路。
Claims (1)
- 発振回路と、この発振回路の出力を平滑して直流電圧を
得る平滑回路部と、上記発振回路の出力を反転する反転
機能をもつ回路およびこの回路の出力により導通時間が
制御されて上記発振回路の出力のデューテイザイクルに
依存して上記平滑回路部の出力電圧を補正するバッファ
回路を有しかつ上記平滑回路の出力電圧により上記反転
機能をもつ回路の駆動制御を行う電流駆動機能をもつ回
路と具備したパルス幅制御部とよシなるバイアス発生回
路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58174109A JPS6066504A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路 |
US06/650,408 US4638184A (en) | 1983-09-22 | 1984-09-13 | CMOS bias voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58174109A JPS6066504A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6066504A true JPS6066504A (ja) | 1985-04-16 |
JPH0468861B2 JPH0468861B2 (ja) | 1992-11-04 |
Family
ID=15972800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58174109A Granted JPS6066504A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4638184A (ja) |
JP (1) | JPS6066504A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235743A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 初期設定装置 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0171022A3 (en) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signal delay device |
USRE33968E (en) * | 1985-02-25 | 1992-06-23 | Rheem Manufacturing Company | Foam insulated tank |
US5077488A (en) * | 1986-10-23 | 1991-12-31 | Abbott Laboratories | Digital timing signal generator and voltage regulation circuit |
US4893036A (en) * | 1988-08-15 | 1990-01-09 | Vtc Incorporated | Differential signal delay circuit |
JPH0289292A (ja) * | 1988-09-26 | 1990-03-29 | Toshiba Corp | 半導体メモリ |
US5079441A (en) * | 1988-12-19 | 1992-01-07 | Texas Instruments Incorporated | Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage |
US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
DE19604394A1 (de) * | 1996-02-07 | 1997-08-14 | Telefunken Microelectron | Schaltungsanordnung zum Treiben einer Last |
US6166590A (en) * | 1998-05-21 | 2000-12-26 | The University Of Rochester | Current mirror and/or divider circuits with dynamic current control which are useful in applications for providing series of reference currents, subtraction, summation and comparison |
US6175221B1 (en) | 1999-08-31 | 2001-01-16 | Micron Technology, Inc. | Frequency sensing NMOS voltage regulator |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
EP2255443B1 (en) | 2008-02-28 | 2012-11-28 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
EP2385616A2 (en) * | 2008-07-18 | 2011-11-09 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
JP6358840B2 (ja) * | 2014-04-24 | 2018-07-18 | シャープ株式会社 | 電動粉挽き機 |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5265814A (en) * | 1975-11-27 | 1977-05-31 | Sharp Corp | Booster circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472691A (en) * | 1977-11-21 | 1979-06-11 | Toshiba Corp | Semiconductor device |
US4300061A (en) * | 1979-03-15 | 1981-11-10 | National Semiconductor Corporation | CMOS Voltage regulator circuit |
US4355277A (en) * | 1980-10-01 | 1982-10-19 | Motorola, Inc. | Dual mode DC/DC converter |
US4344121A (en) * | 1980-11-20 | 1982-08-10 | Coulter Systems Corp. | Clocked logic power supply |
US4420700A (en) * | 1981-05-26 | 1983-12-13 | Motorola Inc. | Semiconductor current regulator and switch |
US4430582A (en) * | 1981-11-16 | 1984-02-07 | National Semiconductor Corporation | Fast CMOS buffer for TTL input levels |
-
1983
- 1983-09-22 JP JP58174109A patent/JPS6066504A/ja active Granted
-
1984
- 1984-09-13 US US06/650,408 patent/US4638184A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5265814A (en) * | 1975-11-27 | 1977-05-31 | Sharp Corp | Booster circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235743A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 初期設定装置 |
Also Published As
Publication number | Publication date |
---|---|
US4638184A (en) | 1987-01-20 |
JPH0468861B2 (ja) | 1992-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6066504A (ja) | 半導体集積回路 | |
JP2557271B2 (ja) | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 | |
JP2780365B2 (ja) | 基板電位発生回路 | |
US4236199A (en) | Regulated high voltage power supply | |
US5519360A (en) | Ring oscillator enable circuit with immediate shutdown | |
JPS6153759A (ja) | 発振回路 | |
US5184030A (en) | Back bias generating circuit | |
JPH0917181A (ja) | 半導体メモリ装置の定電圧発生回路 | |
JPH0748172B2 (ja) | マイクロコンピュータ | |
JPS61112426A (ja) | Cmos駆動回路 | |
TW403911B (en) | Boosted voltage driver | |
EP0143879A1 (en) | Substrate voltage generator | |
JPH0691457B2 (ja) | 基板バイアス発生回路 | |
JPH0254698B2 (ja) | ||
US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
JPS6066505A (ja) | バイアス発生回路 | |
CN113162412A (zh) | 用于dc-dc开关电源电路中pfm/pwm切换的电路 | |
EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
JP2591222B2 (ja) | 電源電圧降圧回路 | |
JP3764176B2 (ja) | 半導体装置 | |
JP3242441B2 (ja) | チャージポンプ回路 | |
JP2853718B2 (ja) | 出力制御回路 | |
JPH0555905A (ja) | Cmos論理ゲート | |
JPH03159582A (ja) | 圧電型振動子を用いる半導体集積回路 | |
JP2919187B2 (ja) | 基板電位供給回路 |