JPS6044747B2 - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS6044747B2 JPS6044747B2 JP53057798A JP5779878A JPS6044747B2 JP S6044747 B2 JPS6044747 B2 JP S6044747B2 JP 53057798 A JP53057798 A JP 53057798A JP 5779878 A JP5779878 A JP 5779878A JP S6044747 B2 JPS6044747 B2 JP S6044747B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- read
- present
- digit line
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
本発明は、半導体メモリに関するもので、さらに具体的
には絶縁ゲート型電界効果トランジスタ(MISFET
と記す)用いたスタチツク型半導体メモリに関するもの
である。
には絶縁ゲート型電界効果トランジスタ(MISFET
と記す)用いたスタチツク型半導体メモリに関するもの
である。
従来この種のスタチツク型メモリにおいては、前に遂行
されたサイクルがライト・サイクルであると、次のリー
ド・サイクル時のアクセス時間が影響され実質的にアク
セス時間を遅らせることがある。
されたサイクルがライト・サイクルであると、次のリー
ド・サイクル時のアクセス時間が影響され実質的にアク
セス時間を遅らせることがある。
第1図を参照して、従来例を説明する。ス汐チツク型メ
モリセルアレイが複数のメモリセル11、12、21、
22から構成され、アドレス信号線X1、X2、Y1、
Y2とディジット線DIO、D12、D2O、D21と
スイッチング素子Q3O、Q31、Q4O、Q41を備
えた半導体メモリにおいてはゲートとソースを短絡した
デプレツシヨン型MISFETQIO、Qll、Q2O
、Q21によつて各ディジット線が終端されている。か
かるディジット線の終端方式を採用すると、ライト状態
からリード状態・\の復帰に長時間を要することを以下
に説明する。
モリセルアレイが複数のメモリセル11、12、21、
22から構成され、アドレス信号線X1、X2、Y1、
Y2とディジット線DIO、D12、D2O、D21と
スイッチング素子Q3O、Q31、Q4O、Q41を備
えた半導体メモリにおいてはゲートとソースを短絡した
デプレツシヨン型MISFETQIO、Qll、Q2O
、Q21によつて各ディジット線が終端されている。か
かるディジット線の終端方式を採用すると、ライト状態
からリード状態・\の復帰に長時間を要することを以下
に説明する。
第2図を参照し、説明するにあたつて、データバスDO
)ディジット線DIO、D20などが高レベルをセルの
“’0’’情報とし、データバスD1、ディジット線D
11、D21などが高レベルをセルの’’1’’情報と
仮定する。を=T以前にメモリセル11に゛゛0’’書
込みを行うと、ディジット線Dllは低レベルになつて
いる。メモリセル11への’’0’’書込み後直ちに(
を=T以後に)メモリセル21の゛’1’’読出しを行
なおうとすると、メモリセル11への’’0’’読出し
後のディジット線Dllの波形(点線)に比し、を秒出
力波形(実線)が遅延する。このように読出しサイクル
の前が書込みサイクルであることによつて、読出し時間
が多くかかり、実効的にこの遅い読出し時間によつて、
全体の読出し時間を制限してしまう。この欠点を除こう
とすると、終端FETを大きくして、そのインピーダン
スを下げる必要がある。
)ディジット線DIO、D20などが高レベルをセルの
“’0’’情報とし、データバスD1、ディジット線D
11、D21などが高レベルをセルの’’1’’情報と
仮定する。を=T以前にメモリセル11に゛゛0’’書
込みを行うと、ディジット線Dllは低レベルになつて
いる。メモリセル11への’’0’’書込み後直ちに(
を=T以後に)メモリセル21の゛’1’’読出しを行
なおうとすると、メモリセル11への’’0’’読出し
後のディジット線Dllの波形(点線)に比し、を秒出
力波形(実線)が遅延する。このように読出しサイクル
の前が書込みサイクルであることによつて、読出し時間
が多くかかり、実効的にこの遅い読出し時間によつて、
全体の読出し時間を制限してしまう。この欠点を除こう
とすると、終端FETを大きくして、そのインピーダン
スを下げる必要がある。
しかしながら、終端FETを大きくしてインピーダンス
を下げると、書込時の低レベルを十分″に低くするため
に、DO、D1に接続される書込情報駆動回路(図示せ
す)の駆動能力を大きくすることと、スイッチング素子
Q3O、Q31、Q4O、Q41のインピーダンスを下
げるためにこれらも大きくすることが必要となり、チッ
プ面積・の増大を生じ、集積回路として好ましくない。
本発明の目的は、動作速度を速くした、特に読み出し速
度を速くしたメモリ装置を提供することにある。本発明
によるメモリ装置は、ディジット線と、該デイジツト線
を終端する負荷素子とを含むメモリ装置において、上記
負荷素子として可変抵抗手段を用い、該可変抵抗手段と
は書き込み時は第1の抵抗値を呈し、読み出し時には第
1の抵抗値よりも小さい第2の抵抗値を呈するようにし
たことを特徴とする。
を下げると、書込時の低レベルを十分″に低くするため
に、DO、D1に接続される書込情報駆動回路(図示せ
す)の駆動能力を大きくすることと、スイッチング素子
Q3O、Q31、Q4O、Q41のインピーダンスを下
げるためにこれらも大きくすることが必要となり、チッ
プ面積・の増大を生じ、集積回路として好ましくない。
本発明の目的は、動作速度を速くした、特に読み出し速
度を速くしたメモリ装置を提供することにある。本発明
によるメモリ装置は、ディジット線と、該デイジツト線
を終端する負荷素子とを含むメモリ装置において、上記
負荷素子として可変抵抗手段を用い、該可変抵抗手段と
は書き込み時は第1の抵抗値を呈し、読み出し時には第
1の抵抗値よりも小さい第2の抵抗値を呈するようにし
たことを特徴とする。
また、本発明によればスタチツク型Sメモリセルアレイ
を備え、デイジツト線の終端をMISFETで行い、上
記MISETのゲートをりード・ライト信号で制御する
ことを特徴とする半導体メモリ装置。
を備え、デイジツト線の終端をMISFETで行い、上
記MISETのゲートをりード・ライト信号で制御する
ことを特徴とする半導体メモリ装置。
次に第3図を参照して、本発明の実施例を説明する。
第3図においては、MISFETQlOO,QlOl,
Q2OO、およびQ2Olを用いて、デイジツト線を終
端し、すなわち負荷素子となし、上記終端FETの各ゲ
ートに信号Rを印加する。このMISFETQlOO,
QlOl,Q2OO,Q2Olは低閾値、すなわちすで
にイオン注入等によりゲートが非入力時でもチヤンネル
が生成して比較は高抵抗を維持しているものとする。こ
こで信号Rは読出し時には高レベルにされ、書込み時に
は低レベルにされ、リード●ライト信号によつて制御さ
れる信号又は、リード・ライト信号自身である。すなわ
ち、読出し時には終端FETのインピーダンスを小さく
、書き込み時には終端一FETのインピーダンスを大き
くすることができる。第4図を参照すると、t=T以前
の゜“0゛書込みサイクルからt=T以後の“゜1゛読
出しサイクルへの切換時のDllの波形(実線)は、t
=T.以前が゜゛0゛読出しサイクルであつた楊合(点
線)と同程度まで十分復帰し、前サイクルが゜゜0゛書
込サイクルが゜“0゛読出しサイクルかによらず同程度
の読出し時間が得られる。
Q2OO、およびQ2Olを用いて、デイジツト線を終
端し、すなわち負荷素子となし、上記終端FETの各ゲ
ートに信号Rを印加する。このMISFETQlOO,
QlOl,Q2OO,Q2Olは低閾値、すなわちすで
にイオン注入等によりゲートが非入力時でもチヤンネル
が生成して比較は高抵抗を維持しているものとする。こ
こで信号Rは読出し時には高レベルにされ、書込み時に
は低レベルにされ、リード●ライト信号によつて制御さ
れる信号又は、リード・ライト信号自身である。すなわ
ち、読出し時には終端FETのインピーダンスを小さく
、書き込み時には終端一FETのインピーダンスを大き
くすることができる。第4図を参照すると、t=T以前
の゜“0゛書込みサイクルからt=T以後の“゜1゛読
出しサイクルへの切換時のDllの波形(実線)は、t
=T.以前が゜゛0゛読出しサイクルであつた楊合(点
線)と同程度まで十分復帰し、前サイクルが゜゜0゛書
込サイクルが゜“0゛読出しサイクルかによらず同程度
の読出し時間が得られる。
また、書込み時の終端FETのインピーダンスを大きく
するようにしているので、スイツチング素子Q3O,Q
3l,Q4O、及びQ4lや書込情報駆動回路などのチ
ツプ占有面積を小さくすることができる。また、本発明
においては上述のMISFETQlOO,QlOl,Q
2OO,N2Olに代つて第5図に示すように終端FE
TQlOOなどに比して十分小さいFETQlOOAな
どを並列に接続するこlとも可能であり、QlOOの閾
値電圧VTが浅くなる(0Vに近くなる)ような場合に
は特に有効である。
するようにしているので、スイツチング素子Q3O,Q
3l,Q4O、及びQ4lや書込情報駆動回路などのチ
ツプ占有面積を小さくすることができる。また、本発明
においては上述のMISFETQlOO,QlOl,Q
2OO,N2Olに代つて第5図に示すように終端FE
TQlOOなどに比して十分小さいFETQlOOAな
どを並列に接続するこlとも可能であり、QlOOの閾
値電圧VTが浅くなる(0Vに近くなる)ような場合に
は特に有効である。
また第6図のように、QlOOとしてエンハンスメント
渥WETを用いたときも、QlOOに比して十分小さい
QlOOAを並列接続することによつて、本発明が適用
できる。
渥WETを用いたときも、QlOOに比して十分小さい
QlOOAを並列接続することによつて、本発明が適用
できる。
上記説明は、本願要旨の範囲内での変形を制約するもの
ではない。
ではない。
以上述べたように、本発明によれば、より有用なスタチ
ツク型半導体メモリ装置が得られる。
ツク型半導体メモリ装置が得られる。
第1図は、従来のメモリを示すプロツク図、第2図は第
1図のメモリの動作を示す波形図であり第3図は本発明
の一実施例によるメモリのプロツク図、第4図は第3の
メモリの波形図であり、第5図および第6図はそれぞれ
本発明の他の変更例を示す回路図である。 11,12,21,22・・・メモリセル、QlO,Q
lOO,QlOOAなど・・・終端FET,.Q3O,
Q3l,Q4O,Q4l・・・スイツチング素子、Xl
,X2,Yl,Y2・・・アドレス端子、DlO,Dl
l,D2O,D2O・・・デイジツト線、R・・・信号
Rの入力端子。
1図のメモリの動作を示す波形図であり第3図は本発明
の一実施例によるメモリのプロツク図、第4図は第3の
メモリの波形図であり、第5図および第6図はそれぞれ
本発明の他の変更例を示す回路図である。 11,12,21,22・・・メモリセル、QlO,Q
lOO,QlOOAなど・・・終端FET,.Q3O,
Q3l,Q4O,Q4l・・・スイツチング素子、Xl
,X2,Yl,Y2・・・アドレス端子、DlO,Dl
l,D2O,D2O・・・デイジツト線、R・・・信号
Rの入力端子。
Claims (1)
- 1 ディジット線と、該ディジット線を終端する負荷素
子とを含むメモリ装置において、上記負荷素子として可
変抵抗手段を用い、該可変抵抗手段は書き込み時は第1
の抵抗値を呈し、読み出し時は第1の抵抗値よりも小さ
い第2の抵抗値を呈するようにしたことを特徴とするメ
モリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53057798A JPS6044747B2 (ja) | 1978-05-15 | 1978-05-15 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53057798A JPS6044747B2 (ja) | 1978-05-15 | 1978-05-15 | メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54148442A JPS54148442A (en) | 1979-11-20 |
JPS6044747B2 true JPS6044747B2 (ja) | 1985-10-05 |
Family
ID=13065912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53057798A Expired JPS6044747B2 (ja) | 1978-05-15 | 1978-05-15 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6044747B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853083A (ja) * | 1981-09-25 | 1983-03-29 | Nec Corp | 半導体集積回路 |
US4791613A (en) * | 1983-09-21 | 1988-12-13 | Inmos Corporation | Bit line and column circuitry used in a semiconductor memory |
JPS60154394A (ja) * | 1983-09-21 | 1985-08-14 | ソーン、イーエムアイ、ノース、アメリカ、インコーポレーテッド | 半導体メモリのビツト線負荷 |
JPH0770222B2 (ja) * | 1984-06-04 | 1995-07-31 | 株式会社日立製作所 | Mosスタテイツク型ram |
JPS6137200U (ja) * | 1984-08-08 | 1986-03-07 | 沖電気工業株式会社 | 半導体メモリ装置 |
JPS62200595A (ja) * | 1986-02-26 | 1987-09-04 | Sony Corp | メモリ装置 |
JP3026341B2 (ja) * | 1987-02-23 | 2000-03-27 | 株式会社日立製作所 | 半導体メモリ装置 |
JP2605867B2 (ja) * | 1988-06-01 | 1997-04-30 | 日本電気株式会社 | 半導体メモリ回路 |
JP2690554B2 (ja) * | 1989-05-08 | 1997-12-10 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
-
1978
- 1978-05-15 JP JP53057798A patent/JPS6044747B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54148442A (en) | 1979-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4392212A (en) | Semiconductor memory device with decoder for chip selection/write in | |
US6208544B1 (en) | Content addressable memory cell providing simultaneous read and compare capability | |
JPS5951072B2 (ja) | 半導体メモリ装置 | |
JPS63179617A (ja) | Mos技術を応用した電圧スイッチ回路 | |
US4021788A (en) | Capacitor memory cell | |
EP0166540B1 (en) | A semiconductor memory device | |
GB1297745A (ja) | ||
US4621202A (en) | Bi-directional bus isolation circuit | |
JPS6044747B2 (ja) | メモリ装置 | |
KR960001860B1 (ko) | 반도체집적회로의 데이타 입출력선 센싱회로 | |
JPH0235398B2 (ja) | ||
US4853896A (en) | Write driver circuit of semiconductor memory device | |
KR0155986B1 (ko) | 반도체 기억장치 | |
EP0317939A2 (en) | Input circuit incorporated in a semiconductor device | |
Lodi et al. | MNOS-BORAM memory characteristics | |
JPH0447397B2 (ja) | ||
JPS6027114B2 (ja) | メモリ装置 | |
JPH0516119B2 (ja) | ||
US4617647A (en) | Memory circuit | |
US6421264B1 (en) | CAM Cell Circuit having decision circuit | |
JP2631925B2 (ja) | Mos型ram | |
US11670349B2 (en) | Memory circuit, memory precharge control method and device | |
JPS6190388A (ja) | 半導体装置 | |
JPH0666116B2 (ja) | 半導体記憶装置 | |
KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 |