JPS6027144A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6027144A JPS6027144A JP13540983A JP13540983A JPS6027144A JP S6027144 A JPS6027144 A JP S6027144A JP 13540983 A JP13540983 A JP 13540983A JP 13540983 A JP13540983 A JP 13540983A JP S6027144 A JPS6027144 A JP S6027144A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- nitride film
- element isolation
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に係シ、特に素子分離領
域の形成方法に関する。
域の形成方法に関する。
現在、素子分離技術にはＬＯＧＯ８（Ｌｏｃａｌ ０ｘ
ｉｄａｔ ｔｏｎｏｆ ５ｉｌｉｃｏｎ ）法が広く用
いられている。この方法は、第１図に示すように例えば
シリコン基板１上に酸化膜（５ｉｎ２） ２ 、窒化膜
（５ｉ３Ｎ４）Ｊを順次形成し、窒化膜３をパターニン
グした後、この窒化膜３をマスクにして熱酸化を行い、
厚い酸化膜（素子分離領域）を形成するものである。
ｉｄａｔ ｔｏｎｏｆ ５ｉｌｉｃｏｎ ）法が広く用
いられている。この方法は、第１図に示すように例えば
シリコン基板１上に酸化膜（５ｉｎ２） ２ 、窒化膜
（５ｉ３Ｎ４）Ｊを順次形成し、窒化膜３をパターニン
グした後、この窒化膜３をマスクにして熱酸化を行い、
厚い酸化膜（素子分離領域）を形成するものである。
この他の方法として第２図に示すように、シリコン基板
１上に窒化膜４．酸化膜５及び窒化膜６を順次形成し、
これら膜を・母ターニングした後、熱酸化によって厚い
酸化膜を形成するＳＩＬ （５ｅａｌｅｄ Ｉｎｔｅｒ
ｆａｃｅ Ｌｏｃｏｓ）法がある。
１上に窒化膜４．酸化膜５及び窒化膜６を順次形成し、
これら膜を・母ターニングした後、熱酸化によって厚い
酸化膜を形成するＳＩＬ （５ｅａｌｅｄ Ｉｎｔｅｒ
ｆａｃｅ Ｌｏｃｏｓ）法がある。
しかしながら、従来の素子分離技術はいずれも欠点があ
った。すなわち、ＬＯＣＯ８法は、熱酸化時に厚い酸化
膜（素子分離領域）の横方向への広がシ、所謂バードビ
ークが生じるため、パターン変換差が大きい。この・ぐ
ターン変換差を小さくするには、酸化膜２を薄くするが
、あるいは窒化膜３を厚くすればよい。しかしながら、
このいずれの方法でも熱酸化時に結晶欠陥が発生し、素
子特性に悪影響を及はす。従って、結凸欠陥の発生を防
ぐ条件では、・ぐターン変換差が大きくなってしまう。
った。すなわち、ＬＯＣＯ８法は、熱酸化時に厚い酸化
膜（素子分離領域）の横方向への広がシ、所謂バードビ
ークが生じるため、パターン変換差が大きい。この・ぐ
ターン変換差を小さくするには、酸化膜２を薄くするが
、あるいは窒化膜３を厚くすればよい。しかしながら、
このいずれの方法でも熱酸化時に結晶欠陥が発生し、素
子特性に悪影響を及はす。従って、結凸欠陥の発生を防
ぐ条件では、・ぐターン変換差が大きくなってしまう。
次に、ＳＩＬ法では、バードビークは少なく、ノ９ター
ン変換差は小さいが、シリコン基板１上に直接窒化膜４
を形成しているため、結晶欠陥が発生しやすい。また、
素子分離領域を形成した後、窒化膜４を剥離するのが困
難であり、実用的ではない。
ン変換差は小さいが、シリコン基板１上に直接窒化膜４
を形成しているため、結晶欠陥が発生しやすい。また、
素子分離領域を形成した後、窒化膜４を剥離するのが困
難であり、実用的ではない。
本発明は上記実情に鑑みてなされたもので、その目的は
、結晶欠陥の発生を防止し、かつ・母ターン変換差の小
さな素子分離領域を形成することのできる半導体装置の
製造方法を提供することにある。
、結晶欠陥の発生を防止し、かつ・母ターン変換差の小
さな素子分離領域を形成することのできる半導体装置の
製造方法を提供することにある。
本発明は、半導体基板上に例えば第１の酸化膜、第１の
窒化膜、第２の酸化膜及び第２の窒化膜を順次形成し、
フォトリングラフィを用いて前記第１の窒化膜、第２の
酸化膜及び第２の窒化膜を／リーニングした後、熱酸化
によ多素子分離領域を形成するものである。
窒化膜、第２の酸化膜及び第２の窒化膜を順次形成し、
フォトリングラフィを用いて前記第１の窒化膜、第２の
酸化膜及び第２の窒化膜を／リーニングした後、熱酸化
によ多素子分離領域を形成するものである。
以下、図面を参照して本発明の一実施例を説明する。第
３図（ａ）において、１１は半導体基板例えばシリコン
基板である。先ず、このシリコン基板１１上に約１５０
１の熱酸化膜（ｓ１ｏ２）１２を形成し、その後、例え
ばＣＶＤ聾ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉ
ｔｉｏｎ ）法により、この熱酸化膜１２上に約３００
ｉの窒化膜（５ｉ３Ｎ４） Ｊ ｓ約９００ Ｘ （’
）酸化膜Ｊ ４、及ヒ約２０００１（７）窒化膜１５を
順次形成する。この後、フォトレノスト（図示せず）を
マスクにして、上記窒化膜１５、酸化膜１４及び窒化膜
１３をそれぞれノｅターニングする。しかる後、第３図
（ｂ）に示すように、熱酸化を行う仁とにょシ、シリコ
ン基板１１を選択的に酸化して厚い酸化膜（素子分離領
域）１６を形成する。
３図（ａ）において、１１は半導体基板例えばシリコン
基板である。先ず、このシリコン基板１１上に約１５０
１の熱酸化膜（ｓ１ｏ２）１２を形成し、その後、例え
ばＣＶＤ聾ｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉ
ｔｉｏｎ ）法により、この熱酸化膜１２上に約３００
ｉの窒化膜（５ｉ３Ｎ４） Ｊ ｓ約９００ Ｘ （’
）酸化膜Ｊ ４、及ヒ約２０００１（７）窒化膜１５を
順次形成する。この後、フォトレノスト（図示せず）を
マスクにして、上記窒化膜１５、酸化膜１４及び窒化膜
１３をそれぞれノｅターニングする。しかる後、第３図
（ｂ）に示すように、熱酸化を行う仁とにょシ、シリコ
ン基板１１を選択的に酸化して厚い酸化膜（素子分離領
域）１６を形成する。
この方法においては、熱酸化膜１２がＬＯＣＯ８法での
酸化膜２よシ薄いので、バードビークの発生は少なく、
従ってパターン変換差は小さい。
酸化膜２よシ薄いので、バードビークの発生は少なく、
従ってパターン変換差は小さい。
さらに、この熱酸化膜１２上に形成した窒化膜１３も薄
いので結晶欠陥の発生はない。また、ＳＩＬ法に比べ、
シリコン基板１ノ上に熱酸化膜１２を形成しているため
、窒化膜１３と基板との反応を防止でき、従って結晶欠
陥が発生することなく素子領域を保護することができる
。
いので結晶欠陥の発生はない。また、ＳＩＬ法に比べ、
シリコン基板１ノ上に熱酸化膜１２を形成しているため
、窒化膜１３と基板との反応を防止でき、従って結晶欠
陥が発生することなく素子領域を保護することができる
。
尚、上記実施例においては、酸化膜、窒化膜をそれぞれ
２層としているが、これに限定するものではなく、それ
以上の多層構造としてもよいことは勿論である。また、
上記実施例においては、エツチングの際に熱酸化膜Ｉ２
を残しておき、その状態で熱酸化を行っているが、この
熱酸化膜１２も同時にエツチングしてよいことは勿論で
ある。
２層としているが、これに限定するものではなく、それ
以上の多層構造としてもよいことは勿論である。また、
上記実施例においては、エツチングの際に熱酸化膜Ｉ２
を残しておき、その状態で熱酸化を行っているが、この
熱酸化膜１２も同時にエツチングしてよいことは勿論で
ある。
以上のように本発明によれば、結晶欠陥の発生を防止し
、かクノリ―ン変換差の小さな素子分離領域を形成する
ことができる。
、かクノリ―ン変換差の小さな素子分離領域を形成する
ことができる。
第１図は従来のＬＯＣＯ８法を示す断面図、第２図は同
じ〈従来のＳＩＬ法を示す断面図、第３図は本発明の一
実施例に係る素子分離領域の形成方法を示す断面図であ
る。 １．１・・・シリコン基板、１２・・・熱酸化膜、１３
・・・窒化膜、１４・・・酸化膜、１５・・・窒化膜、
１６・・・厚い酸化膜（素子分離領域）。
じ〈従来のＳＩＬ法を示す断面図、第３図は本発明の一
実施例に係る素子分離領域の形成方法を示す断面図であ
る。 １．１・・・シリコン基板、１２・・・熱酸化膜、１３
・・・窒化膜、１４・・・酸化膜、１５・・・窒化膜、
１６・・・厚い酸化膜（素子分離領域）。
Claims (1)
- 半導体基板上に、最下層が酸化膜、最上層が耐酸化性膜
で、かつ同酸化膜及び同酸化性膜がそれぞれ２層以上の
多層構造の膜を形成し、少くとも、最下層の酸化膜を除
く各層の膜を・母ターニングする工程と、前記パターニ
ングの後、熱酸化を行い素子分離領域を形成する工程と
を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13540983A JPS6027144A (ja) | 1983-07-25 | 1983-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13540983A JPS6027144A (ja) | 1983-07-25 | 1983-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027144A true JPS6027144A (ja) | 1985-02-12 |
Family
ID=15151049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13540983A Pending JPS6027144A (ja) | 1983-07-25 | 1983-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205553A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | 素子間分離方法 |
-
1983
- 1983-07-25 JP JP13540983A patent/JPS6027144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205553A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | 素子間分離方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083948A (en) | Method of making integrated circuits | |
| JPS6027144A (ja) | 半導体装置の製造方法 | |
| JPH01187950A (ja) | 半導体装置の製造方法 | |
| JP3853916B2 (ja) | 半導体装置の製造方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JP2961860B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH02132830A (ja) | 選択酸化方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPH0366127A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPH0541376A (ja) | 半導体素子間分離の形成方法 | |
| JPH05299414A (ja) | 半導体装置における素子分離酸化膜の形成方法 | |
| JPS61150240A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPH0472624A (ja) | 半導体装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS61134037A (ja) | 半導体装置の製造方法 | |
| JPS6038830A (ja) | 半導体装置の製造方法 |