JPS60241240A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60241240A JPS60241240A JP59096521A JP9652184A JPS60241240A JP S60241240 A JPS60241240 A JP S60241240A JP 59096521 A JP59096521 A JP 59096521A JP 9652184 A JP9652184 A JP 9652184A JP S60241240 A JPS60241240 A JP S60241240A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat dissipation
- cap
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特に、高密度なフリップ
チップ方式のフェイスダウンボンディングを採用した大
規模集積回路（以下、単に、’ＬＳＩという）等のマル
チチップモジュールに適用して有効な技術に稠するもの
である。
チップ方式のフェイスダウンボンディングを採用した大
規模集積回路（以下、単に、’ＬＳＩという）等のマル
チチップモジュールに適用して有効な技術に稠するもの
である。
高密度なフリップチップ方式のフェイスダウンボンディ
ングを採用したＬＳＩ等のマルチチップモジュールでは
、半導体チップ（以下、単にチップという）の冷却は、
フェイスダウンボンディング用突起電極（以下、単に、
バンプという）を通して放熱させるのみで行Ａ〕れてい
る。この放熱手段だけでは、前記バンプの熱抵抗が大き
いため、チップの放熱性が悪くなり、半導体装置の信頼
性の低下及び短寿命の原因となっていることが、発明者
の検討の結果、明らかとなった。
ングを採用したＬＳＩ等のマルチチップモジュールでは
、半導体チップ（以下、単にチップという）の冷却は、
フェイスダウンボンディング用突起電極（以下、単に、
バンプという）を通して放熱させるのみで行Ａ〕れてい
る。この放熱手段だけでは、前記バンプの熱抵抗が大き
いため、チップの放熱性が悪くなり、半導体装置の信頼
性の低下及び短寿命の原因となっていることが、発明者
の検討の結果、明らかとなった。
なお、上述の実装形態のモジュールにおいて。
チップ裏面（バンプの設けられた面に平行な反対面）か
らの放熱番実現するものとして、たとえば、雑誌ｒ Ｅ
１ｅｃｔｒｏｎｉｃｓ Ｊの１９８２年６月１６日号
Ｐ１４３以下に示される手段がある。
らの放熱番実現するものとして、たとえば、雑誌ｒ Ｅ
１ｅｃｔｒｏｎｉｃｓ Ｊの１９８２年６月１６日号
Ｐ１４３以下に示される手段がある。
本発明の目的は、高密度なブリップチップ方式のフェイ
スダウンボンディングを採用したＬＳＩのマルチチップ
モジュール等の半導体装置において、チップの冷却能力
を向上させる技術手段を提供することにある。
スダウンボンディングを採用したＬＳＩのマルチチップ
モジュール等の半導体装置において、チップの冷却能力
を向上させる技術手段を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明ＩＩＩＩＩ書の記述及び添付図面によって明らかにな
るであろう。
明ＩＩＩＩＩ書の記述及び添付図面によって明らかにな
るであろう。
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、チップの放熱をバンプだけによらず、チップ
の裏面を高熱伝導体を介してキャップに密着させること
により、放熱経路を２系統にし、チップの放熱性を向上
させてチップの大量実装化をはかったものである。
の裏面を高熱伝導体を介してキャップに密着させること
により、放熱経路を２系統にし、チップの放熱性を向上
させてチップの大量実装化をはかったものである。
以下、本発明の構成について、実施例とともに説明する
。
。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
第１図は、本発明を高密度なフリップチップ方式のフェ
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例Ｉの構成を説明するた
めの断面図である。
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例Ｉの構成を説明するた
めの断面図である。
第１図において、１は基板であり、例えば、０．１乃至
３．５重量％のベリリウムを含む炭化シリコンをホット
プレスした焼結体（以下、単に、ＳｉＣという）を用い
る。
３．５重量％のベリリウムを含む炭化シリコンをホット
プレスした焼結体（以下、単に、ＳｉＣという）を用い
る。
２はアルミニウムからなる多層の配線を有する単結晶又
は多結晶のシリコンからなる多層配線基板、３はバンプ
であり、例えば、半田バンプ等を用いる。
は多結晶のシリコンからなる多層配線基板、３はバンプ
であり、例えば、半田バンプ等を用いる。
４はチップ、５はチップ４とキャップ６とを熱的に接触
させるための高熱伝導接着材であり、例えば、酸化アル
ミニウム（Ａ Ｑ ２０ｇ ）にシリカを加えたもの、
シリコンゲルに銀（Ａｇ）を加えたもの、半田、シリコ
ンゴム、エポキシ樹脂等を用いる。基板が電気的に固定
電位になくてもよいとき（接地されていない場合）は絶
縁性の接着材を用いてもよい。７はボンディングワイヤ
、８は外部放熱フィン、９はリードである。
させるための高熱伝導接着材であり、例えば、酸化アル
ミニウム（Ａ Ｑ ２０ｇ ）にシリカを加えたもの、
シリコンゲルに銀（Ａｇ）を加えたもの、半田、シリコ
ンゴム、エポキシ樹脂等を用いる。基板が電気的に固定
電位になくてもよいとき（接地されていない場合）は絶
縁性の接着材を用いてもよい。７はボンディングワイヤ
、８は外部放熱フィン、９はリードである。
このように、チップ４の裏面に熱伝導の径路を設けるこ
と、特にチップ４の裏面を高熱伝導材５を介してキャッ
プ６に接着することにより、チップ４の放熱効率を向上
させることができる。
と、特にチップ４の裏面を高熱伝導材５を介してキャッ
プ６に接着することにより、チップ４の放熱効率を向上
させることができる。
さらに、このマルチチップモジュールをリード９を半田
付けする等により実装基板に実装した場合、キャップ６
と実装基板との間を前記高熱伝導材５によって接着すれ
ばさらに放熱効果を高めることができる。
付けする等により実装基板に実装した場合、キャップ６
と実装基板との間を前記高熱伝導材５によって接着すれ
ばさらに放熱効果を高めることができる。
次に、本実施例１の半導体装置の製造法について述べる
。
。
第２図（Ａ）乃至（Ｄ）は、本実施例Ｉの半導体装置の
製造工程における構成を示す図である。
製造工程における構成を示す図である。
本実施例の半導体装置の製造は、まず、第２図（Ａ）に
示すように、基板ｌに設けられている多層配線基板２の
上にチップ４をバンプ５を介して塔載し、次に、第２図
（Ｂ）に示すように、シリコンゲルからなる高熱伝導接
着材５をチップ４の裏面にポツティング等により載せる
。そして、第２図（Ｃ）に示すように、キャップ７とチ
ップ４を前記高熱伝導接着材５を介して接着し、第２図
（Ｄ）に示すように、外部放熱フィン８を取り付けてマ
ルチチップモジュールの半導体装置が完成する。
示すように、基板ｌに設けられている多層配線基板２の
上にチップ４をバンプ５を介して塔載し、次に、第２図
（Ｂ）に示すように、シリコンゲルからなる高熱伝導接
着材５をチップ４の裏面にポツティング等により載せる
。そして、第２図（Ｃ）に示すように、キャップ７とチ
ップ４を前記高熱伝導接着材５を介して接着し、第２図
（Ｄ）に示すように、外部放熱フィン８を取り付けてマ
ルチチップモジュールの半導体装置が完成する。
このように構成することにより、チップ４の表裏両面か
ら放熱することができる。
ら放熱することができる。
第３図は１本発明を高密度なフリップチップ方式のフェ
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例■の構成を説明するた
めの断面図であり、第４図は、第３図に示す内部放熱フ
ィンの製造法を説明するための斜視図である。
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例■の構成を説明するた
めの断面図であり、第４図は、第３図に示す内部放熱フ
ィンの製造法を説明するための斜視図である。
本実施例■の半導体装置は、前記実施例Ｉの高熱伝導材
５のかわりに内部放熱フィン１０を介してチップ４とキ
ャンプ７を接着したマルチチップモジュールである。
５のかわりに内部放熱フィン１０を介してチップ４とキ
ャンプ７を接着したマルチチップモジュールである。
このように構成することにより、より一層チップ４の放
熱効率を向上させることができる。
熱効率を向上させることができる。
次に、本実施例■のマルチチップモジュールに用いる内
部放熱部材ｌＯの製造法を説明す゛る。
部放熱部材ｌＯの製造法を説明す゛る。
内部放熱部材１０の製造法は、第４図に示すように、マ
スク蒸着法で鉛（ｐｂ）台形パターン１１を形成した後
、別マスクでクロム（Ｃｒ） ／アルミニウム（ＡＱ）
を蒸着して帯状パターンＩＯＡを形成し、過酸化水素（
Ｈ２０２）液で、前記船台形パターン１１をエツチング
し、帯状パターンＩＯＡのみを残して内部放熱部材１０
を製作する。
スク蒸着法で鉛（ｐｂ）台形パターン１１を形成した後
、別マスクでクロム（Ｃｒ） ／アルミニウム（ＡＱ）
を蒸着して帯状パターンＩＯＡを形成し、過酸化水素（
Ｈ２０２）液で、前記船台形パターン１１をエツチング
し、帯状パターンＩＯＡのみを残して内部放熱部材１０
を製作する。
本実施例Ｈのマルチチップモジュールは、最終的には、
第３図に示すように、チップ４の裏面に内部放熱部材ｌ
Ｏを高熱伝導剤で朔着固定し、その他端をキャップ７に
取り付け、基板ｌ及びキャップ６にそれぞれ外部放熱フ
ィン８及び８Ａを取り付けてマルチチップモジュールの
半導体装置が完成する。フィン８Ａにより熱をさらに効
果的にパンケージ外へ放熱できる。
第３図に示すように、チップ４の裏面に内部放熱部材ｌ
Ｏを高熱伝導剤で朔着固定し、その他端をキャップ７に
取り付け、基板ｌ及びキャップ６にそれぞれ外部放熱フ
ィン８及び８Ａを取り付けてマルチチップモジュールの
半導体装置が完成する。フィン８Ａにより熱をさらに効
果的にパンケージ外へ放熱できる。
なお、内部放熱部材１０は他の金属等で形成してもよい
。また、形状は図示の形状以外に種々変形でき、例えば
、アルミニウムの板材、ブロック等でもよい。
。また、形状は図示の形状以外に種々変形でき、例えば
、アルミニウムの板材、ブロック等でもよい。
このように構成することにより、マルチチップモジュー
ルのチップ４の表裏両面から効率よく放熱することがで
きる。
ルのチップ４の表裏両面から効率よく放熱することがで
きる。
以上説明したように、本願で開示した新規な技術手段に
よれば、次に述るような効果を得ることができる。
よれば、次に述るような効果を得ることができる。
（１）チップの裏面を高熱伝導材を介してキャップに接
着することにより、チップの表裏両面から放熱すること
ができるので、チップの放熱効率を向上させることがで
きる。
着することにより、チップの表裏両面から放熱すること
ができるので、チップの放熱効率を向上させることがで
きる。
（２）内部放熱フィンを介してチップとキャップを接着
することにより、より一層チップの放熱効率を向上させ
ることができる。
することにより、より一層チップの放熱効率を向上させ
ることができる。
（３）前記（１）、（２）により、半導体装置の信頼性
の向上と長寿命化がはかれる。
の向上と長寿命化がはかれる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない。
第１図は、本発明を高密度なフリップチップ方式のフェ
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例■の構成を説明するた
めの断面図、 第２図（Ａ）乃至（Ｄ）は、本実施例Ｉの半導体装置の
製造工程における構成を示す図。 第３図は、本発明を高密度なフリップチップ方式のフェ
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例Ｈの構成を説明するた
めの断面図、 第４図は、第３図に示す内部放熱フィンの製造法を説明
するための斜視図である。 図中、ｌ・・・基板、２・・・多層配線基板、３・・・
バンプ、４・・・チップ、５・・・高熱伝導接着材、６
・・・キャップ、７・・・ボンディングワイヤ、８，８
Ａ・・・外部放熱フィン、９・・・リード、１０・・・
内部放熱部材、１１・・船台形パターンである。 第 １ 図 第 ２ 図
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例■の構成を説明するた
めの断面図、 第２図（Ａ）乃至（Ｄ）は、本実施例Ｉの半導体装置の
製造工程における構成を示す図。 第３図は、本発明を高密度なフリップチップ方式のフェ
イスダウンボンディングを採用したＬＳＩ等のマルチチ
ップモジュールに適用した実施例Ｈの構成を説明するた
めの断面図、 第４図は、第３図に示す内部放熱フィンの製造法を説明
するための斜視図である。 図中、ｌ・・・基板、２・・・多層配線基板、３・・・
バンプ、４・・・チップ、５・・・高熱伝導接着材、６
・・・キャップ、７・・・ボンディングワイヤ、８，８
Ａ・・・外部放熱フィン、９・・・リード、１０・・・
内部放熱部材、１１・・船台形パターンである。 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、フリップチップ型半導体装置において、半導体チッ
プの裏面とキャップとの間に放熱用熱伝導体を設けたこ
とを特徴とする半導体装置。 ２、前記放熱用熱伝導体として高熱伝導接着材を用いた
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 ３、前記放熱用熱伝導体として放熱フィンを用いたこと
を特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096521A JPS60241240A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096521A JPS60241240A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60241240A true JPS60241240A (ja) | 1985-11-30 |
Family
ID=14167440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096521A Pending JPS60241240A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0278077A2 (de) * | 1987-02-10 | 1988-08-17 | ANT Nachrichtentechnik GmbH | Baugruppe mit temperaturempfindlichen elektrischen Bauelementen |
| JPS6412561A (en) * | 1987-07-07 | 1989-01-17 | Fujitsu Ltd | Application of heat transfer compound |
-
1984
- 1984-05-16 JP JP59096521A patent/JPS60241240A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0278077A2 (de) * | 1987-02-10 | 1988-08-17 | ANT Nachrichtentechnik GmbH | Baugruppe mit temperaturempfindlichen elektrischen Bauelementen |
| EP0278077A3 (de) * | 1987-02-10 | 1990-02-14 | ANT Nachrichtentechnik GmbH | Baugruppe mit temperaturempfindlichen elektrischen Bauelementen |
| JPS6412561A (en) * | 1987-07-07 | 1989-01-17 | Fujitsu Ltd | Application of heat transfer compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US7936054B2 (en) | Multi-chip package | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JP2974552B2 (ja) | 半導体装置 | |
| JPS62194652A (ja) | 半導体装置 | |
| JPH0548000A (ja) | 半導体装置 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| TWI536515B (zh) | 具有散熱結構之半導體封裝元件及其封裝方法 | |
| JP3193142B2 (ja) | 基 板 | |
| JPS60241240A (ja) | 半導体装置 | |
| JP2003258165A (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPS60136348A (ja) | 半導体装置 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH10125831A (ja) | ヒートシンク放熱フィン | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPS61150251A (ja) | 半導体装置 | |
| JPH043505Y2 (ja) |