JPS6019471B2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS6019471B2 JPS6019471B2 JP53017453A JP1745378A JPS6019471B2 JP S6019471 B2 JPS6019471 B2 JP S6019471B2 JP 53017453 A JP53017453 A JP 53017453A JP 1745378 A JP1745378 A JP 1745378A JP S6019471 B2 JPS6019471 B2 JP S6019471B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency division
- section
- division section
- oscillation
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/02—Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/12—Arrangements for reducing power consumption during storage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は、発振部、分周部、表示駆動装置及び表示装置
を有し、且つ分周部がダイナミック分周部とスタテック
分周部からなる、コンブリメンタリーＭＯＳトランジス
タ（以下ＣＭＯＳＴと略す）を用いた水晶発振式電子時
計において、リセットスイッ升こよって、スタテック分
周部がリセットされると同時に、ダイナミック分周部が
電源オーブンとなり、且つスタテツ′ク分周部の初段入
力電位が固定されることにつて、電子時計のＩＪセット
時の消電を減少しようとするものである。
を有し、且つ分周部がダイナミック分周部とスタテック
分周部からなる、コンブリメンタリーＭＯＳトランジス
タ（以下ＣＭＯＳＴと略す）を用いた水晶発振式電子時
計において、リセットスイッ升こよって、スタテック分
周部がリセットされると同時に、ダイナミック分周部が
電源オーブンとなり、且つスタテツ′ク分周部の初段入
力電位が固定されることにつて、電子時計のＩＪセット
時の消電を減少しようとするものである。
従来から用いている電子時計のブロックダイアグラムを
第１図に、本発明に用いている電子時計のブロックダイ
アグラムを第２図に、本発明の一実施例を第３図に、本
発明の他の実施例を第４図に示した。
第１図に、本発明に用いている電子時計のブロックダイ
アグラムを第２図に、本発明の一実施例を第３図に、本
発明の他の実施例を第４図に示した。
第１図において、発振部１、ダイナミック分周部２、ス
タテック分周部３、表示駆動部４、表示装置５及びリセ
ットスイッチ６、電源７である。従釆からの第１図の構
成においては、リセット系はスタテック分周部３及び表
示駆動部３の一部に関与しており、ダイナミック分周部
２、発振部１には及んでいない。したがってリセット時
に、スタテック分周部３以降の電位が固定されても、発
振部１、ダイナミック分周部２は動作しており、消費電
流は期待したほど減少しない。本発明は上記欠点を除去
したもので、ダイナミック分周部２をリセットちたのと
等価にしており、本発明の第２図においてのりセットは
ダイナミック分周部２にも関与している。具体的な一実
施例である第３図についても詳細に説明する。リセット
スイッチ６の電位は通常プルァップ抵抗１０６によって
由電圧Ｖｏｏに接続されているので、ダイナミック分局
部２とｅ電圧Ｖｓｓの間に入っているＮチャンネルＭＯ
ＳＴＩ０３のゲートＧはＶＤＤでありオンになっている
し、スタテック分間部３の入力も、ＮＡＮＤゲート１０
４のリセット系からの入力がＶｏｏになっているので、
すべて正常動作をしている。リセットスイツチ６がオン
されると、ＮＭＯＳＴＩ０３はオフになり、Ｖｓｓ側電
源がオープンになり電流は流れない。この時ダイナミッ
ク分周部２の出力は電位が定まらないが、ＮＡＮＤゲー
ト１０４のリセット系入力がＶｓｓになるため、ＮＡＮ
Ｄゲート１ ０４の出力はＶｏｏになり、その結果スタ
テック分岡部３の入力は電位がＶｓｓに固定される。こ
の様に本発明によればリセットスイッチによってダイナ
ミック分周部２での消電も無く、且つスタテック分周部
３の入力電位も固定されるので、この部分でも消電が無
く、電子回路をリセットすることができ、その効果は非
常に大きい。さらに他の実施例を第４図に示してあるが
、この場合は、発振部１の発振も、前記と同様な方法で
停止させているので、消費電流をリセット時にほぼゼロ
にすることが可能となる。なおダイナミック分周部の電
源をオープンにする方法、発振部の発振を停止する方法
、スタテック分周部の入力電位を固定する方法は、本発
明の一実施例で述べた方法の他に、ＰチャネルＭＯＳＴ
によって、Ｖｏｏ側でオーブンにする方法、ゲートを設
けて発振を停止する方法など多様な方式があることは言
うまでもない。また発振にＭＨ区オ−ダ−の高周波水晶
振動子を用いたときには、特に有利である。
タテック分周部３、表示駆動部４、表示装置５及びリセ
ットスイッチ６、電源７である。従釆からの第１図の構
成においては、リセット系はスタテック分周部３及び表
示駆動部３の一部に関与しており、ダイナミック分周部
２、発振部１には及んでいない。したがってリセット時
に、スタテック分周部３以降の電位が固定されても、発
振部１、ダイナミック分周部２は動作しており、消費電
流は期待したほど減少しない。本発明は上記欠点を除去
したもので、ダイナミック分周部２をリセットちたのと
等価にしており、本発明の第２図においてのりセットは
ダイナミック分周部２にも関与している。具体的な一実
施例である第３図についても詳細に説明する。リセット
スイッチ６の電位は通常プルァップ抵抗１０６によって
由電圧Ｖｏｏに接続されているので、ダイナミック分局
部２とｅ電圧Ｖｓｓの間に入っているＮチャンネルＭＯ
ＳＴＩ０３のゲートＧはＶＤＤでありオンになっている
し、スタテック分間部３の入力も、ＮＡＮＤゲート１０
４のリセット系からの入力がＶｏｏになっているので、
すべて正常動作をしている。リセットスイツチ６がオン
されると、ＮＭＯＳＴＩ０３はオフになり、Ｖｓｓ側電
源がオープンになり電流は流れない。この時ダイナミッ
ク分周部２の出力は電位が定まらないが、ＮＡＮＤゲー
ト１０４のリセット系入力がＶｓｓになるため、ＮＡＮ
Ｄゲート１ ０４の出力はＶｏｏになり、その結果スタ
テック分岡部３の入力は電位がＶｓｓに固定される。こ
の様に本発明によればリセットスイッチによってダイナ
ミック分周部２での消電も無く、且つスタテック分周部
３の入力電位も固定されるので、この部分でも消電が無
く、電子回路をリセットすることができ、その効果は非
常に大きい。さらに他の実施例を第４図に示してあるが
、この場合は、発振部１の発振も、前記と同様な方法で
停止させているので、消費電流をリセット時にほぼゼロ
にすることが可能となる。なおダイナミック分周部の電
源をオープンにする方法、発振部の発振を停止する方法
、スタテック分周部の入力電位を固定する方法は、本発
明の一実施例で述べた方法の他に、ＰチャネルＭＯＳＴ
によって、Ｖｏｏ側でオーブンにする方法、ゲートを設
けて発振を停止する方法など多様な方式があることは言
うまでもない。また発振にＭＨ区オ−ダ−の高周波水晶
振動子を用いたときには、特に有利である。
第１図は従来からある水晶発振式電子時計のブロックダ
イアグラム、第２図は本発明の水晶発振式電子時計のブ
ロックダイアグラム、第３図は本発明の一実施例のリセ
ット系を王とした回路図、第４図は本発明の他の実施例
を示す回路図である。 １…・・・発振部、２・・・・・・ダイナミック分周部
、３・・・…スタテック分周部、４・・・・・・表示駆
動部、５・・・・・・表示装置、６・・・・・・リセッ
トスイッチ、７・・・・・・電源（例えば電池）、１
０３・・・・・・ＮＭＯＳＴ、１ ０１，１０２，１０
５……インバーター、１０４……ＮＡＮＤゲート、１０
６・・・・・・プルアップ抵抗。 敬１図数２図 節３図 節４図
イアグラム、第２図は本発明の水晶発振式電子時計のブ
ロックダイアグラム、第３図は本発明の一実施例のリセ
ット系を王とした回路図、第４図は本発明の他の実施例
を示す回路図である。 １…・・・発振部、２・・・・・・ダイナミック分周部
、３・・・…スタテック分周部、４・・・・・・表示駆
動部、５・・・・・・表示装置、６・・・・・・リセッ
トスイッチ、７・・・・・・電源（例えば電池）、１
０３・・・・・・ＮＭＯＳＴ、１ ０１，１０２，１０
５……インバーター、１０４……ＮＡＮＤゲート、１０
６・・・・・・プルアップ抵抗。 敬１図数２図 節３図 節４図
Claims (1)
- 【特許請求の範囲】 １ 発振部、分周部、表示駆動装置及び表示装置を有し
、且つ分周部がダイナミツク分周部とスタテツク分周部
からなる、コンプリメンタリーＭＯＳトランジスタを用
いた水晶発振式電子時計において、リセツトスイツチに
よつて、スタテツク分周部がリセツトされると同時に、
ダイナミツク分周部が電源オープンとなり、且つスタテ
ツク分周部の初段入力電位が固定されることを特徴とす
る電子時計。 ２ 発振部、分周部、表示駆動装置及び表示装置を有し
、且つ分周部がダイナミツク分周部とスタテツク分周部
からなる、コンプリメンタリーＭＯＳトランジスタを用
いた水晶発振式電子時計において、リセツトスイツチに
よつて、スタテツク分周部が電源オープンし、かつ発振
が停止し且つスタテツク分周部の初段入力電位が固定さ
れることを特徴とする電子時計。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53017453A JPS6019471B2 (ja) | 1978-02-17 | 1978-02-17 | 電子時計 |
| US06/011,853 US4326277A (en) | 1978-02-17 | 1979-02-13 | Electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53017453A JPS6019471B2 (ja) | 1978-02-17 | 1978-02-17 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54110876A JPS54110876A (en) | 1979-08-30 |
| JPS6019471B2 true JPS6019471B2 (ja) | 1985-05-16 |
Family
ID=11944432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53017453A Expired JPS6019471B2 (ja) | 1978-02-17 | 1978-02-17 | 電子時計 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4326277A (ja) |
| JP (1) | JPS6019471B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10035367A1 (de) * | 2000-07-20 | 2002-02-14 | Infineon Technologies Ag | Frequenzteiler-Schaltungsanordnung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014135B1 (ja) * | 1970-03-02 | 1975-05-26 | ||
| US3788058A (en) * | 1971-06-23 | 1974-01-29 | Tokyo Shibaura Electric Co | Electronic digital clock apparatus |
| US4133169A (en) * | 1974-08-30 | 1979-01-09 | Ebauches S.A. | Electronic circuit for a quartz crystal watch |
| JPS5156675A (ja) * | 1974-11-14 | 1976-05-18 | Citizen Watch Co Ltd | |
| JPS5256570A (en) * | 1975-11-04 | 1977-05-10 | Seiko Instr & Electronics Ltd | Electronic timepiece |
| GB1578657A (en) * | 1976-05-25 | 1980-11-05 | Ebauches Sa | Electronic circuit for electronic watch |
-
1978
- 1978-02-17 JP JP53017453A patent/JPS6019471B2/ja not_active Expired
-
1979
- 1979-02-13 US US06/011,853 patent/US4326277A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4326277A (en) | 1982-04-20 |
| JPS54110876A (en) | 1979-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135789A (ja) | 発振回路 | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JPS6019471B2 (ja) | 電子時計 | |
| JPH0254698B2 (ja) | ||
| GB1214980A (en) | Electronic watch | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| US4392216A (en) | Integrated circuit for timepiece | |
| JPS6148726B2 (ja) | ||
| JPS6227408B2 (ja) | ||
| JP2000295081A (ja) | レジスタ回路及びラッチ回路 | |
| JP4542714B2 (ja) | 半導体集積回路 | |
| JPS60134623A (ja) | １相式スタテイツク型ｄフリツプフロツプ回路 | |
| JP2002091583A (ja) | 定電圧出力装置 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPS5979632A (ja) | ラツチ回路 | |
| JPH0590913A (ja) | ダイナミツク型フリツプフロツプ回路 | |
| JPH0519023A (ja) | 集積回路装置 | |
| JPS64633Y2 (ja) | ||
| JPH0352686B2 (ja) | ||
| JPH06326564A (ja) | ラッチ回路 | |
| JPH0553683A (ja) | 半導体集積装置 | |
| JPH05175805A (ja) | 遅延時間制御回路 | |
| JPH05133985A (ja) | 電源電圧監視回路 | |
| JPH01126006A (ja) | 水晶発振器用ｃｍｏｓ−ｉｃ | |
| JPH0451790B2 (ja) |