DE10035367A1 - Frequenzteiler-Schaltungsanordnung - Google Patents
Frequenzteiler-SchaltungsanordnungInfo
- Publication number
- DE10035367A1 DE10035367A1 DE2000135367 DE10035367A DE10035367A1 DE 10035367 A1 DE10035367 A1 DE 10035367A1 DE 2000135367 DE2000135367 DE 2000135367 DE 10035367 A DE10035367 A DE 10035367A DE 10035367 A1 DE10035367 A1 DE 10035367A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency divider
- transistor
- flop
- connection
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Die Schaltungsanordnung weist einen dynamischen und einen statischen Frequenzteiler auf, die kapazitiv miteinander gekoppelt sind, derart, dass der dynamische Frequenzteiler bei tiefen Frequenzen unterhalb dessen Arbeitsbereichs im wesentlichen abgeschaltet ist und bei dem die Ansprechschwelle von Elementen des statischen Frequenzteilers erhöht ist, so dass vermieden wird, dass der statische Frequenzteiler in dessen Eigenresonanz-Frequenzbereich betrieben wird.
Description
Die Erfindung betrifft eine Frequenzteiler-
Schaltungsanordnung.
Eine solche Frequenzteiler-Schaltungsanordnung ist aus [1]
bekannt.
Bei diesem aus [1] bekannten statischen Frequenzteiler, der
gebildet wird aus einem oder mehreren Master-Slave-Flipflops
wird ein an dem Eingang des Master-Slave-Flipflops
anliegendes Eingangssignal aufgrund der Teilerfrequenz des
Master-Slave-Flipflops ein Ausgangssignal bereitgestellt,
welches einen vorgegebenen Bruchteil der Frequenz aufweist,
die das an dem Master-Slave-Flipflop anliegende
Eingangssignal aufweist.
Allgemein teilt ein statischer Frequenzteiler die Frequenz
eines anliegenden Eingangssignals in einem vorgegebenen
Teilerverhältnis zu einem Ausgangssignal mit vorgegebener,
geteilter Frequenz.
Ein statischer Frequenzteiler kann üblicherweise Frequenzen
eines Eingangssignals bearbeiten, die in dem Bereich
0 < fogs, d. h. in einem Bereich unterhalb einer vorgegebenen
Grenzfrequenz fogs liegen. Die Grenzfrequenz des statischen
Frequenzteilers fogs liegt bei einer Frequenzteiler-
Schaltungsanordnung gemäß dem Stand der Technik üblicherweise
in einem Bereich von bis zu 40 GHz.
Weiterhin ist ein sogenannter dynamischer Frequenzteiler
bekannt.
Bei einem dynamischen Frequenzteiler, der üblicherweise einen
an seinen Takteingang rückgekoppelten Multiplexer aufweist,
ist die obere Grenzfrequenz des dynamischen Frequenzteilers
üblicherweise maximal um etwa 60-80% höher als die
Grenzfrequenz eines statischen Frequenzteilers.
Nachteilig an einem dynamischen Frequenzteiler ist jedoch,
dass nur ein Eingangssignal mit einer Frequenz in einem
vorgegebenen Frequenzband zwischen einer unteren
Grenzfrequenz fugd und einer oberen Grenzfrequenz fogd
verarbeitbar ist.
Die obere Grenzfrequenz fogd eines dynamischen
Frequenzteilers gemäß dem Stand der Technik liegt in der
Regel maximal in einem Bereich von bis zu 75 GHz.
Die untere Grenzfrequenz fugd des dynamischen Frequenzteilers
liegt in einem Bereich von ca. 30 GHz.
Es gibt gemäß dem Stand der Technik jedoch keinen
Frequenzteiler, dessen Arbeitsbereich in einem
Frequenzbereich von 0 < fogd liegt.
Somit liegt der Erfindung das Problem zugrunde, eine
Frequenzteiler-Schaltungsanordnung anzugeben, dessen
Arbeitsbereich der gesamte Frequenzbereich ist, der von einem
statischen Frequenzteiler und von einem dynamischen
Frequenzteiler insgesamt verarbeitet werden kann.
Das Problem wird durch die Frequenzteiler-Schaltungsanordnung
mit den Merkmalen gemäß dem unabhängigen Patentanspruch
gelöst.
Eine Frequenzteiler-Schaltungsanordnung weist einen
dynamischen Frequenzteiler und einen mit dem dynamischen
Frequenzteiler gekoppelten statischen Frequenzteiler auf. Die
Frequenzteiler sind kapazitiv miteinander gekoppelt derart,
dass der dynamische Frequenzteiler bei Frequenzen unterhalb
dessen üblichen Arbeitsbereichs im wesentlichen abgeschaltet
ist, d. h. in seinen Auswirkungen von dem statischen
Frequenzteiler in dessen hauptsächlichen Arbeitsbereich im
wesentlichen abgekoppelt ist.
Weiterhin ist in die Ansprechschwelle von Elementen des
statischen Frequenzteilers, beispielsweise die Schwelle der
Taktgebereinheit des statischen Frequenzteilers erhöht, so
dass vermieden wird, dass der statische Frequenzteiler in
seinem eigenen Resonanz-Frequenzbereich betrieben werden
kann.
Somit kann die Erfindung anschaulich darin gesehen werden,
dass es erstmals möglich wurde, mittels einfacher und somit
kostengünstiger schaltungstechnischer Elemente einen
statischen Frequenzteiler und einen dynamischen
Frequenzteiler miteinander derart zu koppeln, dass beide
Teilerstufen parallel arbeiten können.
Das Ausgangssignal des dynamischen Frequenzteilers wird dabei
vorzugsweise in den Ausgangskreis der ersten statischen Stufe
des statischen Frequenzteilers kapazitiv eingekoppelt, bei
Einsatz eines Master-Slave-Flipflops als statischer
Frequenzteiler beispielsweise in den Ausgang des Master-
Flipflops.
Auf diese Weise kann sichergestellt werden, dass beide
Frequenzteiler synchron arbeiten.
Anschaulich dominiert bei hohen Frequenzen der dynamische
Frequenzteiler, wobei zu beachten ist, dass durch
Verschiebung der Anspruchsschwellen des Taktes, d. h. des
Eingangssignals sowohl beim Master-Flipflop als auch beim
Slave-Flipflop, allgemein bei der Verschiebung der
Ansprechschwelle der Taktgebereinheit des statischen
Frequenzteilers eine Eigenresonanz des statischen
Frequenzteilers vermieden wird.
Bei tieferen Frequenzen des in seiner Frequenz zu teilenden
Eingangssignals, d. h. in dem Arbeitsbereich des statischen
Frequenzteilers, dominiert der statische Frequenzteiler.
Die dabei eingekoppelte Schwingung von dem dynamischen
Frequenzteiler wird von dem nachgeschalteten Master-Flipflop,
allgemein von der ersten Stufe des statischen Frequenzteilers
unterdrückt.
Gemäß einer Ausgestaltung der Erfindung ist der dynamische
Frequenzteiler ein rückgekoppelter Multiplexer, an dessen
Eingang das zu teilende Eingangssignal anlegbar ist. Anders
ausgedrückt bedeutet dies, dass an dem Dateneingang des
Multiplexers das in seine Frequenz zu teilende Eingangssignal
angelegt werden kann. Der Ausgang des Multiplexers ist an
dessen Takteingang rückgekoppelt.
Weiterhin kann an dem Ausgang des dynamischen
Frequenzteilers, beispielsweise an dem Ausgang des
Multiplexers, ein Eingang des statischen Frequenzteilers,
vorzugsweise eines Master-Slave-Flipflops angeschlossen sein.
An dem Ausgang des Slave-Flipflops und somit an dem Ausgang
des Master-Slave-Flipflops ist das in seiner Frequenz
geteilte elektrische Eingangssignal als Ausgangssignal
abgreifbar.
Die Ansprechschwelle von Elementen des statischen
Frequenzteilers kann erhöht sein dadurch, dass eine
Taktgebereinheit des Master-Slave-Flipflops eine erhöhte
Ansprechschwelle aufweist.
Die Taktgebereinheit kann durch Bipolartransistoren, deren
Emitterflächen unterschiedlich dimensioniert sind, gebildet
sein.
Durch Einsatz von Bipolartransistoren wird die
Geschwindigkeit der Schaltungsanordnung, und somit die obere
Grenzfrequenz sowohl des statischen Frequenzteilers fogs als
auch des dynamischen Frequenzteilers fogd und somit der
gesamten Frequenzteiler-Schaltungsanordnung weiter erhöht.
Weiterhin ist das Einstellen des Ansprechschwelle der
Taktgebereinheit durch Veränderung der, d. h. durch
Vergrößerung bzw. Verkleinerung der Emitterflächen der
eingesetzten Bipolartransistoren eine sehr einfache und somit
kostengünstig herstellbare Möglichkeit, die Ansprechschwelle
zu verschieben.
Gemäß einer Ausgestaltung der Erfindung ist es vorgesehen,
die Ansprechschwelle um einen Bereich von 10% des
Signalhubs, welches das elektrische Taktsignal aufweist, zu
verschieben.
Es ist jedoch gemäß einer alternativen Ausgestaltung der
Erfindung ebenfalls möglich, nicht Bipolartransistoren
einzusetzen, sondern zumindest teilweise MOS-Transistoren,
beispielsweise CMOS-Transistoren zu verwenden.
Die beiden Frequenzteile können, müssen jedoch nicht auf
einem Chip angeordnet sein.
Die kapazitive Kopplung kann gemäß einer Ausgestaltung der
Erfindung dadurch erfolgen, dass zwischen den Ausgang des
dynamischen Frequenzteilers, beispielsweise des Multiplexers
und den Ausgang der ersten Stufe des statischen
Frequenzteilers, beispielsweise den Ausgang des Master-
Flipflops, ein Kondensator geschaltet ist.
Die Frequenzteiler-Schaltungsanordnung kann sowohl mit
absoluten Werten als auch mit Differenzwerten, d. h. mit
relativen Spannungspegeln des Eingangssignals und dessen
invertierten Eingangssignals arbeiten.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren
dargestellt und wird im weiteren näher erläutert.
Es zeigen
Fig. 1 ein Blockschaltbild, in dem das Prinzip, das einem
Ausführungsbeispiel der Erfindung zugrunde liegt,
dargestellt ist;
Fig. 2 eine elektrische Schaltungsanordnung eines
Ausführungsbeispiels der Erfindung in Bipolar-
Technologie.
Fig. 1 zeigt eine Frequenzteiler-Schaltungsanordnung 100 gemäß
einem Ausführungsbeispiel der Erfindung.
Die Frequenzteiler-Schaltungsanordnung 100 weist einen
Multiplexer 101 als dynamischen Frequenzteiler auf.
Weiterhin weist die Frequenzteiler-Schaltungsanordnung 100
ein Master-Slave-Flipflop 102 als statischen Frequenzteiler
auf mit einem Master-Flipflop 103 und einem Slave-
Flipflop 104.
An dem Daten-Eingangsanschluss 105 des Multiplexers 101 ist
ein in seiner Frequenz zu teilendes elektrisches
Eingangssignal 106 anlegbar.
Mit der Frequenzteiler-Schaltungsanordnung 100 ist ein
elektrisches Eingangssignal mit einer Frequenz f mit
0 < f < fogd verarbeitbar, wobei mit fogd die obere
Grenzfrequenz des dynamischen Frequenzteilers, d. h. gemäß dem
Ausführungsbeispiel des Multiplexers 101 bezeichnet.
Ein Ausgang 107 des Multiplexers 101 ist an den Takteingang
108 des Multiplexers 101 über eine elektrische Leitung 109
rückgekoppelt.
Weiterhin ist in der Frequenzteiler-Schaltungsanordnung 100
eine Taktgebereinheit 110 enthalten.
Die Tatgebereinheit weist in Fig. 1, zwei Taktgeberstufen 111,
112 auf, die jeweils ein im weiteren beschriebenes Taktsignal
für das Master-Flipflop 103 bzw. das Slave-Flipflop 104
bereitstellen.
An einem ersten Eingang 113 der Taktgebereinheit 110 ist das
in seiner Frequenz zu teilende elektrische Eingangssignal 106
angelegt, d. h. der erste Eingang 113 ist mit dem
Eingangsanschluss 105 des Multiplexers 101 gekoppelt.
An einem zweiten Eingang 114 der Taktgebereinheit 110 ist
eine Referenz-Schwellenspannung 115 anlegbar.
Ist die Eingangsspannung größer als die Referenz-
Schwellenspannung 115, so erzeugt die erste Stufe 111 der
Taktgebereinheit 110 ein erstes Taktsignal 116, welches einem
Takteingang 117 des Master-Flipflops 103 zugeführt wird.
Das jeweils zu dem ersten Taktsignal 116 negierte zweite
Taktsignal 118 wird von der zweiten Stufe 112 der
Taktgebereinheit 110 einem Takteingang 119 des Slave-
Flipflops 104 zugeführt.
In anderen Worten ausgedrückt bedeutet dies, dass ein erster
Ausgang der Taktgebereinheit mit dem Takteingang 117 des
Master-Flipflops gekoppelt ist und ein zweiter Ausgang der
Taktgebereinheit 110 mit dem Takteingang des Slave-Flipflops
104 gekoppelt ist.
Auf diese Weise werden das Master-Flipflop 103 und das Slave-
Flipflop 104 jeweils unterschiedlich getaktet, da sie mit dem
jeweils inversen Taktsignal des dem jeweils anderen Flipflop
angelegten Taktsignals getaktet werden.
Ein erster Dateneingang 120 des Master-Flipflops ist mit dem
Ausgang 121 des Master-Flipflops 103 gekoppelt.
Ein zweiter Dateneingang 122 des Master-Flipflops 103 ist mit
einem Ausgang 123 des Slave-Flipflops 104 gekoppelt.
Ferner ist zwischen den Takteingang 108 und dem Ausgang 107
des Multiplexers 101 und dem Ausgang 121 des Master-Flipflops
103 ein Kondensator 124 geschaltet.
Der Ausgang 121 des Master-Flipflops 103 ist mit einem
ersten, negierten Eingang 125 des Slave-Flipflops 104
gekoppelt.
Ein zweiter Eingang 126 des Slave-Flipflops 104 ist an dessen
Ausgang 123 und an den zweiten Eingang 122 des Master-
Flipflops 103 angeschlossen.
An dem Ausgang 123 des Slave-Flipflops 104 liegt das in
seiner Frequenz entsprechend der Struktur, d. h. entsprechend
dem Teilungsverhältnis der Frequenzteiler entsprechend
heruntergeteilte Ausgangssignal 127 an und kann in
vorgebbarer Weise weiterbearbeitet werden.
Die Frequenzteiler-Schaltungsanordnung kann beispielsweise
eingesetzt werden in einem Frequenzmessgerät, in einer
Empfängereinrichtung für Rundfunksignale oder Fernsehsignale
oder auch zum Empfangen von Richtfunksignalen.
Insbesondere kann ein solcher Frequenzteiler eingesetzt
werden in einer Phase-Locked Loop-Schaltung (PLL-Schaltung).
Ein vorteilhaftes Einsatzgebiet der Erfindung ist ferner der
Empfang von Mobilfunksignalen.
Fig. 2 zeigt eine elektrische Schaltung gemäß dem
Ausführungsbeispiel der Erfindung.
Die Frequenzteiler-Schaltungsanordnung 200 ist in Bipolar-
Technologie realisiert.
Es ist jedoch in diesem Zusammenhang anzumerken, dass die
Erfindung weder auf die gemäß in dem in Fig. 2 eingesetzten
npn-Transistoren noch auf die Bipolar-Technologie beschränkt
ist. Es können ohne weiteres auch pnp-Transistoren oder auch
Feldeffekttransistoren, beispielsweise MOS-
Feldeffekttransistoren gemäß der Erfindung eingesetzt werden.
In der Schaltungsanordnung 200 aus Fig. 2 ist ersichtlich,
dass an einem ersten Eingangsanschluss 201 das in seiner
Frequenz zu teilende Eingangssignal 202 anliegt und an einem
zweiten Eingangsanschluss 203 der Schaltungsanordnung 200 das
invertierte in seiner Frequenz zu teilende Eingangssignal 204
anliegt.
Das in seiner Frequenz zu teilende Eingangssignal 201 weist
einen Signalhub von 200 mV auf.
Mit dem ersten Eingangsanschluss 201 ist über einen ersten
Eingang 205 eines Multiplexers 206 als dynamischer
Frequenzteiler ein Basisanschluss 207 eines ersten npn-
Transistors 208 angeschlossen.
Ein Emitteranschluss 209 des ersten npn-Transistors 208 ist
mit einem Emitteranschluss 210 eines zweiten npn-Transistors
211 gekoppelt.
Ein Kollektoranschluss 212 des ersten npn-Transistors 208 ist
mit einem Kollektoranschluss 213 eines dritten npn-
Transistors 214 gekoppelt.
Weiterhin ist ein Kollektoranschluss 215 des zweiten npn-
Transistors 211 mit einem Kollektoranschluss 216 eines
vierten npn-Transistors 217 gekoppelt.
Der Emitteranschluss 218 des vierten npn-Transistors 217 ist
mit dem Emitteranschluss 219 des dritten npn-Transistors 214
gekoppelt.
Weiterhin ist der Basisanschluss 220 des vierten npn-
Transistors 217 mit dem Basisanschluss 207 des ersten npn-
Transistors 208 gekoppelt.
Der Basisanschluss 221 des dritten npn-Transistors 214 ist
ferner mit dem zweiten Eingangsanschluss 203 und dem
Basisanschluss 222 des zweiten npn-Transistors 211 gekoppelt.
Ferner ist ein erster elektrischer Widerstand 223 zwischen
den Kollektoranschluss 212 des ersten npn-Transistors 208 und
einem Bezugsanschluss 224, an dem ein vorgegebenes
Bezugspotential, beispielsweise die Betriebsspannung Vcc
angelegt ist, geschaltet.
Ein zweiter elektrischer Widerstand 225 ist zwischen den
Kollektoranschluss 216 des vierten npn-Transistors 217 und
den Bezugsanschluss 224 geschaltet.
Der Kollektoranschluss 213 des dritten npn-Transistors 214
sowie der Kollektoranschluss 212 des ersten npn-Transistors
208 sind mit dem Basisanschluss 226 eines fünften npn-
Transistors 227 gekoppelt.
Das Bezugspotential VCC wird von einer ebenfalls mit dem
Bezugsanschluss 224 gekoppelten Spannungsquelle 228
bereitgestellt, die mit ihrem weiteren Anschluss mit dem
Massepotential gekoppelt ist.
Der Kollektoranschluss 229 des fünften npn-Transistors 227
ist ebenfalls mit dem Bezugsanschluss 224 gekoppelt.
Der Emitteranschluss 230 des fünften npn-Transistors 227 ist
mit dem Basisanschluss 231 eines sechsten npn-Transistors 232
sowie mit dem Basisanschluss 233 eines siebten npn-
Transistors 234 gekoppelt.
Der Kollektoranschluss 235 des sechsten npn-Transistors 232
ist mit dem Bezugsanschluss 224 gekoppelt.
Der Emitteranschluss 236 des sechsten npn-Transistors 232 ist
mit dem Massepotential gekoppelt.
Ferner ist der Kollektoranschluss 237 des siebten npn-
Transistors 234 mit den Emitteranschlüssen 218, 219 des
dritten npn-Transitors 214 bzw. vierten npn-Transistors 217
gekoppelt.
Der Emitteranschluss 238 des siebten npn-Transistors 234 ist
ebenfalls mit dem Massepotential gekoppelt.
Die Emitteranschlüsse 209, 210 des ersten npn-Transistors 208
bzw. zweiten npn-Transistors 211 sind miteinander und mit dem
Kollektoranschluss 239 eines achten npn-Transistors 240
gekoppelt, dessen Emitteranschluss 241 mit dem
Emitteranschluss 238 des siebten npn-Transistors 234 und dem
Massepotential gekoppelt ist.
Der Basisanschluss 242 des achten npn-Transistors 240 ist
ferner mit dem Basisanschluss 243 eines neunten npn-
Transistors 244 gekoppelt.
Der Kollektoranschluss 245 des neunten npn-Transistors 244
ist mit dem Bezugsanschluss 244 gekoppelt und der
Emitteranschluss 246 des neunten npn-Transistors 244 ist mit
dem Massepotential gekoppelt.
Weiterhin sind die Kollektoranschlüsse 215, 216 des zweiten
npn-Transistors 211 bzw. vierten npn-Transistors 217 mit dem
Basisanschluss 247 eines zehnten npn-Transistors 248
gekoppelt, dessen Kollektoranschluss 249 mit dem
Bezugsanschluss 224 und dessen Emitteranschluss 250 mit den
Basisanschlüssen 242, 243 des achten npn-Transistors 240 bzw.
des neunten npn-Transistors 244 und dem Massepotential
gekoppelt ist.
Die oben dargestellten npn-Transistoren der elektrischen
Widerstände bilden den Multiplexer 206.
Weiterhin weist die Schaltungsanordnung 200 einen statischen
Frequenzteiler 251 mit einem Master-Flipflop 251 und einem
Slave-Flipflop 253 auf.
Das Master-Flipflop 252 wird gebildet durch einen elften npn-
Transistor 254, dessen Basisanschluss 255 mit einem
Ausgangsanschluss 256 der Schaltungsanordnung 200 gekoppelt
ist.
Der Kollektoranschluss 257 des elften npn-Transistors 254 ist
über einen dritten elektrischen Widerstand 258 mit dem
Bezugsanschluss 224 gekoppelt.
Der Emitteranschluss 259 des elften npn-Transistors 254 ist
mit dem Emitteranschluss 260 eines zwölften npn-Transistors
261 gekoppelt, dessen Kollektoranschluss 262 über einen
vierten elektrischen Widerstand 263 ebenfalls mit dem
Bezugsanschluss 224 gekoppelt ist und dessen Basisanschluss
164 mit einem zweiten Ausgangsanschluss 265, an dem das
negierte Ausgangssignal 266 bereitgestellt wird,
angeschlossen ist.
An dem ersten Ausgangsanschluss 256 wird das Ausgangssignal
267 bereitgestellt.
Ferner weist das Master-Flipflop 252 einen dreizehnten npn-
Transistor 268 auf, dessen Basisanschluss 269 mit dem
Kollektoranschluss 262 des elften npn-Transistors 261
gekoppelt ist.
Der Kollektoranschluss 270 des dreizehnten npn-Transistors
268 ist mit dem Kollektoranschluss 254 des elften npn-
Transistors 154 sowie mit dem Basisanschluss 271 eines
vierzehnten npn-Transistors 272 und einem Basisanschluss 273
eines fünfzehnten npn-Transistors 274 gekoppelt.
Die Emitteranschlüsse 275 und 276 des dreizehnten npn-
Transistors 268 bzw. des vierzehnten npn-Transistors 272 sind
miteinander sowie mit dem Kollektoranschluss 272 eines
sechzehnten npn-Transistors 278 gekoppelt.
Der Kollektoranschluss 279 des vierzehnten npn-Transistors
272 ist mit dem Kollektoranschluss 262 des zwölften npn-
Transistors 261 sowie mit dem Basisanschluss 280 eines
siebzehnten npn-Transistors 281 gekoppelt.
Weiterhin ist der Kollektoranschluss 282 des fünfzehnten npn-
Transistors 274 mit dem Basisanschluss 264 des zwölften npn-
Transistors 262 sowie mit dem zweiten Ausgangsanschluss 265
gekoppelt.
Der Kollektoranschluss 282 des fünfzehnten npn-Transistors
274 ist ferner über einen fünften elektrischen Widerstand 283
mit dem Bezugsanschluss 224 gekoppelt.
Weiterhin ist der Kollektoranschluss 284 des siebzehnten npn-
Transistors 281 über einen sechsten elektrischen Widerstand
285 mit dem Bezugsanschluss 224 gekoppelt sowie ferner mit
dem ersten Ausgangsanschluss 256 der Schaltungsanordnung 200.
Das Slave-Flipflop 253 weist neben dem fünfzehnten npn-
Transistor 274 und dem siebzehnten npn-Transistor 281 einen
achtzehnten npn-Transistor 286 und einen neunzehnten npn-
Transistor 287 auf.
Der Basisanschluss 288 des achtzehnten npn-Transistors 286
ist mit dem zweiten Ausgangsanschluss 265 gekoppelt und der
Kollektoranschluss 289 des achtzehnten npn-Transistors 286
ist mit dem ersten Ausgangsanschluss 256 gekoppelt.
Ferner ist der Basisanschluss 290 des neunzehnten npn-
Transistors 287 mit dem ersten Ausgangsanschluss 256 und der
Kollektoranschluss 291 des neunzehnten npn-Transistors 287
ist mit dem zweiten Ausgangsanschluss 265 gekoppelt.
Die Emitteranschlüsse 292, 293 des achtzehnten npn-
Transistors 286 bzw. neunzehnten npn-Transistors 287 sind
miteinander sowie mit dem Kollektoranschluss 294 eines
zwanzigsten npn-Transistors 295 gekoppelt.
Zur Schwellenverschiebung der Taktgebereinheiten sind zwei
Doppel-Emitterschaltungen 296, 297 vorgesehen, wobei die
erste Doppel-Emitterschaltung 296 einen einundzwanzigsten
npn-Transistor 298 und einen zweiundzwanzigsten npn-
Transistor 299 aufweist, wobei deren Basisanschlüsse 300, 301
miteinander sowie mit dem Basisanschluss 302 des zwanzigsten
npn-Transistors 295 gekoppelt ist.
Ferner sind die Basisanschlüsse 300, 301 mit dem
Kollektoranschluss 303 eines dreiundzwanzigsten npn-
Transistors 304 gekoppelt, dessen Kollektoranschluss 305 mit
dem Bezugsanschluss 224 gekoppelt ist.
Der Basisanschluss 306 des dreiundzwanzigsten npn-Transistors
304 ist mit dem ersten Eingangsanschluss 201 gekoppelt.
Ferner sind die Emitteranschlüsse 307, 308 des
einundzwanzigsten npn-Transistors 298 bzw. zweiundzwanzigsten
npn-Transistors 299 miteinander sowie mit dem Massepotential
und dem Emitteranschluss 309 des sechzehnten npn-Transistors
278 gekoppelt, dessen Basisanschluss 310 ferner mit dem
Massepotential gekoppelt ist.
Die zweite Doppel-Emitterschaltung 297 weist einen
vierundzwanzigsten npn-Transistor 311 und einen
fünfundzwanzigsten npn-Transistor 312 auf, deren
Basisanschlüsse 313, 314 miteinander sowie mit dem
Massepotential und damit mit dem Basisanschluss 310 des
sechzehnten npn-Transistors 278 und dem Emitteranschluss 315
eines fünfundzwanzigsten npn-Transistors 316 gekoppelt,
dessen Kollektoranschluss 317 mit dem Bezugsanschluss 224
gekoppelt ist und dessen Basisanschluss 318 mit dem zweiten
Eingangsanschluss 203 der Schaltungsanordnung 200 gekoppelt
ist.
Weiterhin sind die Emitteranschlüsse 319, 320 des
vierundzwanzigsten npn-Transistors 311 und des
fünfundzwanzigsten npn-Transistors 312 miteinander sowie mit
dem Massepotential gekoppelt.
Ein erster Kondensator 321 der Kapazitätenkopplung zum
Entkoppeln des dynamischen Frequenzteilers 206 bei
niedrigeren Frequenzen ist zwischen dem Emitteranschluss 246
des neunten npn-Transistors 244 und die Basisanschlüsse 271,
273 des vierzehnten npn-Transistors 172 sowie des fünfzehnten
npn-Transistors 274 geschaltet.
Ein zweiter Kondensator 322 der Kapazitätenkopplung zum
Entkoppeln des dynamischen Frequenzteilers 206 bei
niedrigeren Frequenzen, d. h. in dem Arbeitsbereich
insbesondere des statischen Frequenzteilers 251 ist zwischen
den Emitteranschluss 236 des sechsten Transistors 232 und
damit das Massepotential und den Basisanschluss 280 des
siebzehnten npn-Transistors 281 geschaltet.
Die Schwellenspannung der Taktgebereinheiten wird durch
Einstellen der Emitterflächen der Doppel-Emitterschaltungen
derart eingestellt, dass bei einem Signalhub des
Eingangssignals von 200 mV die Verschiebung allgemein um
mindestens ungefähr 10% auf 20 mV von der mittigen
Schwellenspannung eingestellt ist.
In diesem Dokument ist folgende Veröffentlichung zitiert:
[1] U. Tietze und C. Schenk, Halbleiter-Schaltungstechnik, Springer Verlag, 11. Auflage, ISDN 3-540-6412-0, S. 295, 1990
[1] U. Tietze und C. Schenk, Halbleiter-Schaltungstechnik, Springer Verlag, 11. Auflage, ISDN 3-540-6412-0, S. 295, 1990
100
Frequenzteiler-Schaltungsanordnung
101
Multiplexer
102
Master-Slave-Flipflop
103
Master-Flipflop
104
Slave-Flipflop
105
Eingangsanschluss
106
Eingangssignal
107
Ausgang Multiplexer
108
Takteingangmultiplexer
109
elektrische Leitung
110
Taktgebereinheit
111
Erste Stufe Taktgebereinheit
112
Zweite Stufe Taktgebereinheit
113
Erster Eingang Taktgebereinheit
114
Zweiter Eingang Taktgebereinheit
115
Referenz-Schwellenspannung
116
Erstes Taktsignal
117
Takteingang Master-Flipflop
118
Ausgang zweiter Stufe Taktgebereinheit
119
Takteingang Slave-Flipflop
120
Erster Eingang Master-Flipflop
121
Ausgang Master-Flipflop
122
Zweiter Eingang Master-Flipflop
123
Ausgang Slave-Flipflop
124
Kondensator
125
Erster Eingang Slave-Flipflop
126
Zweiter Eingang Slave-Flipflop
127
Ausgangssignal
200
Schaltungsanordnung
201
Erster Eingang Schaltungsanordnung
202
Eingangssignal
203
Zweiter Eingangsanschluss
204
Negiertes Eingangssignal
205
Eingang Multiplexer
206
Multiplexer
207
Basisanschluss erster Transistor
208
Erster Transistor
209
Emitteranschluss erster Transistor
210
Emitteranschluss zweiter Transistor
211
Zweiter Transistor
212
Kollektoranschluss erster Transistor
213
Kollektoranschluss dritter Transistor
214
Dritter Transistor
215
Kollektoranschluss zweiter Transistor
216
Kollektoranschluss vierter Transistor
217
Vierter Transistor
218
Emitteranschluss vierter Transistor
219
Emitteranschluss dritter Transistor
220
Basisanschluss vierter Transistor
221
Basisanschluss dritter Transistor
222
Basisanschluss zweiter Transistor
223
Erster elektrischer Widerstand
224
Bezugsanschluss
225
Zweiter elektrischer Widerstand
226
Basisanschluss fünfter Transistor
227
Fünfter Transistor
228
Spannungsquelle
229
Kollektoranschluss fünfter Transistor
230
Emitteranschluss fünfter Transistor
231
Basisanschluss sechster Transistor
232
Sechster Transistor
233
Basisanschluss siebter Transistor
234
Siebter Transistor
235
Kollektoranschluss sechster Transistor
236
Emitteranschluss sechster Transistor
237
Kollektoranschluss siebter Transistor
238
Emitteranschluss siebter Transistor
239
Kollektoranschluss achter Transistor
240
Achter Transistor
241
Emitteranschluss achter Transistor
242
Basisanschluss achter Transistor
243
Basisanschluss neunter Transistor
244
Neunter Transistor
245
Kollektoranschluss neunter Transistor
246
Emitteranschluss neunter Transistor
247
Basisanschluss zehnter Transistor
248
Zehnter Transistor
249
Kollektoranschluss zehnter Transistor
250
Emitteranschluss zehnter Transistor
251
Master-Slave-Flipflop
252
Master-Flipflop
253
Slave-Flipflop
254
Elfter Transistor
255
Basis elfter Transistor
256
Erster Ausgangsanschluss
257
Kollektoranschluss elfter Transistor
258
Dritter elektrischer Widerstand
259
Emitteranschluss elfter Transistor
260
Emitteranschluss zwölfter Transistor
261
Zwölfter Transistor
262
Kollektoranschluss zwölfter Transistor
263
Vierter elektrischer Widerstand
264
Basisanschluss zwölfter Transistor
265
Zweiter Ausgangsanschluss
266
Negiertes Ausgangssignal
267
Ausgangssignal
268
Dreizehnter Transistor
269
Basisanschluss dreizehnter Transistor
270
Kollektoranschluss dreizehnter Transistor
271
Basisanschluss vierzehnter Transistor
272
Vierzehnter Transistor
273
Basisanschluss fünfzehnter Transistor
274
Fünfzehnter Transistor
275
Emitteranschluss dreizehnter Transistor
276
Emitteranschluss vierzehnter Transistor
277
Kollektoranschluss sechszehnter Transistor
278
Sechzehnter Transistor
279
Kollektoranschluss vierzehnter Transistor
280
Basisanschluss siebzehnter Transistor
281
Siebzehnter Transistor
282
Kollektoranschluss fünfzehnter Transistor
283
Fünfter elektrischer Widerstand
284
Kollektoranschluss siebzehnter Transistor
285
Sechster elektrischer Widerstand
286
Achtzehnter Transistor
287
Neunzehnter Transistor
288
Basisanschluss achtzehnter Transistor
289
Kollektoranschluss achtzehnter Transistor
290
Basisanschluss neunzehnter Transistor
291
Kollektoranschluss neunzehnter Transistor
292
Emitteranschluss achtzehnter Transistor
293
Emitteranschluss neunzehnter Transistor
294
Kollektoranschluss zwanzigster Transistor
295
Zwanzigster Transistor
296
Erste Doppelemitterschaltung
297
Zweite Doppel-Emitterschaltung
298
Einundzwanzigster Transistor
299
Zweiundzwanzigster Transistor
300
Basisanschluss einundzwanzigster Transistor
301
Basisanschluss zweiundzwanzigster Transistor
302
Basisanschluss zwanzigster Transistor
303
Kollektoranschluss dreiundzwanzigster Transistor
304
Zweiundzwanzigster Transistor
305
Kollektoranschluss dreiundzwanzigster Transistor
306
Basisanschluss dreiundzwanzigster Transistor
307
Emitteranschluss einundzwanzigster Transistor
308
Emitteranschluss zweiundzwanzigster Transistor
309
Emitteranschluss sechszehnter Transistor
310
Basisanschluss sechszehnter Transistor
311
Dreiundzwanzigster Transistor
312
Vierundzwanzigster Transistor
313
Basisanschluss dreiundzwanzigster Transistor
314
Basisanschluss vierundzwanzigster Transistor
315
Emitteranschluss fünfundzwanzigster Transistor
316
Fünfundzwanzigster Transistor
317
Kollektoranschluss fünfundzwanzigster Transistor
318
Basisanschluss fünfundzwanzigster Transistor
319
Emitteranschluss dreiundzwanzigster Transistor
320
Emitteranschluss vierundzwanzigster Transistor
321
Erster Kondensator
322
Zweiter Kondensator
Claims (5)
1. Frequenzteiler-Schaltungsanordnung, mit
einem dynamischen Frequenzteiler,
einem mit dem dynamischen Frequenzteiler gekoppelten statischen Frequenzteiler,
bei dem der dynamische Frequenzteiler und der statische Frequenzteiler kapazitiv miteinander gekoppelt sind derart, dass der dynamische Frequenzteiler bei Frequenzen unterhalb dessen Arbeitsbereichs im wesentlichen abgeschaltet ist,
bei dem die Ansprechschwelle von Elementen des statischen Frequenzteilers erhöht ist, so dass vermieden wird, dass der statische Frequenzteiler in dessen Eigenresonanzfrequenzbereich betrieben wird.
einem dynamischen Frequenzteiler,
einem mit dem dynamischen Frequenzteiler gekoppelten statischen Frequenzteiler,
bei dem der dynamische Frequenzteiler und der statische Frequenzteiler kapazitiv miteinander gekoppelt sind derart, dass der dynamische Frequenzteiler bei Frequenzen unterhalb dessen Arbeitsbereichs im wesentlichen abgeschaltet ist,
bei dem die Ansprechschwelle von Elementen des statischen Frequenzteilers erhöht ist, so dass vermieden wird, dass der statische Frequenzteiler in dessen Eigenresonanzfrequenzbereich betrieben wird.
2. Frequenzteiler-Schaltungsanordnung nach Anspruch 1,
bei dem der dynamische Frequenzteiler ein rückgekoppelter
Multiplexer ist, an dessen Eingang das zu teilende
Eingangssignal anlegbar ist.
3. Frequenzteiler-Schaltungsanordnung nach Anspruch 1 oder 2,
bei dem der statische Frequenzteiler ein Master-Slave-
Flipflop ist, dessen Eingang an den Ausgang des dynamischen
Frequenzteiler angeschlossen ist und an dessen Ausgang das
geteilte elektrische Signal abgreifbar ist.
4. Frequenzteiler-Schaltungsanordnung nach Anspruch 3,
bei dem die Ansprechschwelle von Elementen des statischen
Frequenzteilers erhöht ist, indem eine Taktgebereinheit des
Master-Slave-Flipflops eine erhöhte Ansprechschwelle
aufweist.
5. Frequenzteiler-Schaltungsanordnung nach Anspruch 4,
bei dem die Taktgebereinheit gebildet ist durch
Bipolartransistoren, deren Emitterflächen unterschiedlich
dimensioniert sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000135367 DE10035367A1 (de) | 2000-07-20 | 2000-07-20 | Frequenzteiler-Schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000135367 DE10035367A1 (de) | 2000-07-20 | 2000-07-20 | Frequenzteiler-Schaltungsanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10035367A1 true DE10035367A1 (de) | 2002-02-14 |
Family
ID=7649624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000135367 Withdrawn DE10035367A1 (de) | 2000-07-20 | 2000-07-20 | Frequenzteiler-Schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10035367A1 (de) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55112008A (en) * | 1979-02-20 | 1980-08-29 | Nippon Precision Saakitsutsu Kk | Low frequency clock formation circuit |
JPS5723883A (en) * | 1980-07-18 | 1982-02-08 | Citizen Watch Co Ltd | Electronic watch |
US4326277A (en) * | 1978-02-17 | 1982-04-20 | Citizen Watch Co., Ltd. | Electronic timepiece |
EP0163175B1 (de) * | 1984-05-16 | 1990-08-29 | Siemens Aktiengesellschaft | Breitbandfrequenzteiler |
JPH0621806A (ja) * | 1992-07-06 | 1994-01-28 | Nec Corp | 分周回路 |
JPH06350438A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | プリスケーラ |
JPH09162725A (ja) * | 1995-12-13 | 1997-06-20 | Nec Corp | 周波数分周器集積回路装置 |
-
2000
- 2000-07-20 DE DE2000135367 patent/DE10035367A1/de not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4326277A (en) * | 1978-02-17 | 1982-04-20 | Citizen Watch Co., Ltd. | Electronic timepiece |
JPS55112008A (en) * | 1979-02-20 | 1980-08-29 | Nippon Precision Saakitsutsu Kk | Low frequency clock formation circuit |
JPS5723883A (en) * | 1980-07-18 | 1982-02-08 | Citizen Watch Co Ltd | Electronic watch |
EP0163175B1 (de) * | 1984-05-16 | 1990-08-29 | Siemens Aktiengesellschaft | Breitbandfrequenzteiler |
JPH0621806A (ja) * | 1992-07-06 | 1994-01-28 | Nec Corp | 分周回路 |
JPH06350438A (ja) * | 1993-06-07 | 1994-12-22 | Nec Corp | プリスケーラ |
JPH09162725A (ja) * | 1995-12-13 | 1997-06-20 | Nec Corp | 周波数分周器集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60104826T2 (de) | Spannungsgesteuerter ringoszillator mit hoher rauschunterdrückung | |
DE69426650T2 (de) | Mischer für Sender, mit einem Eingang im Strom-Modus | |
DE69727785T2 (de) | Filterschaltung | |
DE60012121T2 (de) | Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit | |
DE69718741T2 (de) | Integrierter Oszillator und einen solchen Oszillator verwendendes Funktelefon | |
DE102014106555A1 (de) | Datenerfassungssignalkette mit geteiltem weg | |
DE69022837T2 (de) | Aktives Filter. | |
DE69713191T2 (de) | Vorrichtung mit einem Ring-Mischer | |
DE69101821T2 (de) | Breitbanddifferenzverstärker unter Verwendung von Gm-Unterdrückung. | |
DE102009033414B4 (de) | Integrierter Schaltkreis mit einpoligem Eingang und differenziellem Ausgang, Verfahren und elektronische Vorrichtung | |
DE69814558T2 (de) | Verstärker mit hohem Verstärkungsgrad und begrenzter Ausgangsdynamik | |
DE4433594C2 (de) | Biquad-Filter | |
EP1903672A2 (de) | Dreistufiger Verstärker | |
DE60014032T2 (de) | Aktiver differential asymmetrischer umwandler | |
DE60313621T2 (de) | System und verfahren zum aufbau der eingangsimpedanz einer gestapelte verstärkeranordnung | |
DE60116134T2 (de) | Bist verfahren zur prufung der grenzfrequenz eines tiefpassfilters | |
DE3511688C2 (de) | ||
DE69215920T2 (de) | RF Verstärker System | |
WO2002001710A1 (de) | Integrierter schaltkreis mit einem analogverstärker | |
EP1742350A2 (de) | Integrierte Quarzoszillatorschaltung | |
DE3210661A1 (de) | Verstaerker | |
DE10035367A1 (de) | Frequenzteiler-Schaltungsanordnung | |
DE60309634T2 (de) | System um ungewollte Schwingungen in Hochgeschwindigkeitsverstärkern, Verstärkern mit hoher Verstärkung oder Transimpedanzverstärkern zu reduzieren | |
DE4140686A1 (de) | Schnelle bit-serielle systeme | |
DE69313392T2 (de) | Variable Spannung-Strom-Wandlerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |