JPS60171753A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPS60171753A JPS60171753A JP59027084A JP2708484A JPS60171753A JP S60171753 A JPS60171753 A JP S60171753A JP 59027084 A JP59027084 A JP 59027084A JP 2708484 A JP2708484 A JP 2708484A JP S60171753 A JPS60171753 A JP S60171753A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- header
- act
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は高周波半導体装置、特に、ＶＨＦ（ｖｅｒ）’
ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ）帯（３０〜３００ＭＨ
ｚ） 〜ＵＨＦ （ｕｌｔｒａ ｈｉｇｈ ｆｒｅｑｕ
ｅｎｃｙ）帯〔３００〜３０００ＭＩ（ｚ）で用いる広
帯域増幅回路に適した高周波トランジスタ、たとえｔｆ
ＳＣＡ Ｔ Ｖ（ｃａｂｌｅｔｅｌｅｖｉｓｉｏｎｓ
ｃｏｒｎｍｕｎｉｔｙ ａｎｔｅｎｎａ ｔｅｌ＊ｖ
ｌｓｌｏｎ）コンバータ、Ｖ Ｔ Ｒ（ｖｉｄｅｏ ｔ
ａｐｅ ｒｅｃｏｒｄｅｒ）アンテナ ブースタのよう
な製品に用いられる高周波増幅回路に適用して有効なト
ランジスタ構造に関する。
ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ）帯（３０〜３００ＭＨ
ｚ） 〜ＵＨＦ （ｕｌｔｒａ ｈｉｇｈ ｆｒｅｑｕ
ｅｎｃｙ）帯〔３００〜３０００ＭＩ（ｚ）で用いる広
帯域増幅回路に適した高周波トランジスタ、たとえｔｆ
ＳＣＡ Ｔ Ｖ（ｃａｂｌｅｔｅｌｅｖｉｓｉｏｎｓ
ｃｏｒｎｍｕｎｉｔｙ ａｎｔｅｎｎａ ｔｅｌ＊ｖ
ｌｓｌｏｎ）コンバータ、Ｖ Ｔ Ｒ（ｖｉｄｅｏ ｔ
ａｐｅ ｒｅｃｏｒｄｅｒ）アンテナ ブースタのよう
な製品に用いられる高周波増幅回路に適用して有効なト
ランジスタ構造に関する。
広帯域増幅回路に使用されるＣ Ａ、Ｔ Ｖ用トランジ
スタ（以下、単にトランジスタとも呼称する。）は、た
とえば、電子材料、１９７３年、６月号。
スタ（以下、単にトランジスタとも呼称する。）は、た
とえば、電子材料、１９７３年、６月号。
９６〜１００頁にも記載されているように、その要求さ
れる特性の一つとして相互変調歪の低歪化がある。この
ため、トランジスタは高電力利得化が可能なエミッタ接
地構造が採用され、相互変調歪の低歪化が図られている
◎まだ、一方、ＴＶヂスーナやブースタに使用される使
用周派数帯が５０ＭＨｚ〜ＩＧＨｚの小信号トランジス
タは、たとえは、を子材料、１９８０年、４月号、５９
〜６４頁に記載されているように、そのパッケージ構造
はキャンシール、プラスチックモールド（レジンパッケ
ージ）が採用されている◇ここで、前記ＣＡＴＶの入力
側について、第１図４参照しながら簡単に説明する。
れる特性の一つとして相互変調歪の低歪化がある。この
ため、トランジスタは高電力利得化が可能なエミッタ接
地構造が採用され、相互変調歪の低歪化が図られている
◎まだ、一方、ＴＶヂスーナやブースタに使用される使
用周派数帯が５０ＭＨｚ〜ＩＧＨｚの小信号トランジス
タは、たとえは、を子材料、１９８０年、４月号、５９
〜６４頁に記載されているように、そのパッケージ構造
はキャンシール、プラスチックモールド（レジンパッケ
ージ）が採用されている◇ここで、前記ＣＡＴＶの入力
側について、第１図４参照しながら簡単に説明する。
同図において、１唸ア／テナ、２はＬ（インダクタンス
）とＣ（容量）から構成される同調回路（入力整合器）
でろる。３は電力増幅率の高いエミッタ接地バイポーラ
トランジスタを用いた高周波増幅回路、４ＵＬ、Ｃから
なる出力整合器であり、その出力は、たとえば、混合器
（ＭＩＸＥＲ）へと供給される構成となっている。そし
て、入力周波数としては、たとえば、ＶＩ（Ｆ、ＵＨＦ
といった高周波である。また、前記高周波増幅回路３に
用いるトランジスタとして本出願人は、第２図に示ずよ
うに１チツプ７を主面に取付たヘッダ８の主面側をレジ
ンで被覆し、かつレジンパッケージ９からエミッタ１０
．ベース１１．コレクタ１２の３本のリード１３を突出
させた構造のトランジスタを開発している。このトラン
ジスタは露出するヘッダ８面（下面）とレジンパッケー
ジ９から突出しているリード１３の下面は略同−面と成
っていて、プリント基板等への実装時トランジスタをプ
リント基板に乗せ、半田り７０−によってトランジスタ
を固定する、いわゆる面実装型トランジスタとなってや
る。この構造は、トランジスタのコレクタの許容損失（
Ｐｃ）を増大させるためにとられる。また、このトラン
ジスタはコレクタリード１２を挾んでエミッタリード１
０．ベースリード１１が配置された構造となっているＯ
ところで、このようなトランジスタはつぎのような好ま
しくない問題があることが本発明者によってあきらかと
された。
）とＣ（容量）から構成される同調回路（入力整合器）
でろる。３は電力増幅率の高いエミッタ接地バイポーラ
トランジスタを用いた高周波増幅回路、４ＵＬ、Ｃから
なる出力整合器であり、その出力は、たとえば、混合器
（ＭＩＸＥＲ）へと供給される構成となっている。そし
て、入力周波数としては、たとえば、ＶＩ（Ｆ、ＵＨＦ
といった高周波である。また、前記高周波増幅回路３に
用いるトランジスタとして本出願人は、第２図に示ずよ
うに１チツプ７を主面に取付たヘッダ８の主面側をレジ
ンで被覆し、かつレジンパッケージ９からエミッタ１０
．ベース１１．コレクタ１２の３本のリード１３を突出
させた構造のトランジスタを開発している。このトラン
ジスタは露出するヘッダ８面（下面）とレジンパッケー
ジ９から突出しているリード１３の下面は略同−面と成
っていて、プリント基板等への実装時トランジスタをプ
リント基板に乗せ、半田り７０−によってトランジスタ
を固定する、いわゆる面実装型トランジスタとなってや
る。この構造は、トランジスタのコレクタの許容損失（
Ｐｃ）を増大させるためにとられる。また、このトラン
ジスタはコレクタリード１２を挾んでエミッタリード１
０．ベースリード１１が配置された構造となっているＯ
ところで、このようなトランジスタはつぎのような好ま
しくない問題があることが本発明者によってあきらかと
された。
すなわち、このトランジスタはベース（ベースリード）
１１が入力部、コレクタ（コレクタリード）１２が出力
部、エミッタ（エミッタリード）１０が接地部となシ、
入力信号５と出力信号６とは相互に逆相になる。また、
この回路において帰Ｒ容＊Ｃがベース１１．コレクタ１
２間に任在する０この帰還容量Ｃはパッケージの容ｆｉ
ｔｃｓ とチップ内（回路）の容量Ｃｏ によると考え
られる０また、ベース１１．コレクタ１２にも容量Ｃｌ
ＩＣ１が存在し、かつエミッタ１０にも容量Ｃａ−抵抗
Ｒが存在する０前記帰還容量とインピーダンスとの間に
は次式が成シ立つＯ ここで、２：インピーダンス しだがって、周波数ｆが大と々ると、インビー−ダンス
Ｚが小となシ、逆相のコレクタ信号が入力部にフィード
バックされて利得がとれなくなったり、周波数特性、た
とえは、雑旨指数（ＮＦ）等が悪くなったシするという
問題がある。また、周波数ｆがさらに高くなると正帰還
がかかつて発振する危険性も高くなるという問題がある
。すなわち、このトランジスタは帰還容量が大きく利得
が小さいという問題がある。
１１が入力部、コレクタ（コレクタリード）１２が出力
部、エミッタ（エミッタリード）１０が接地部となシ、
入力信号５と出力信号６とは相互に逆相になる。また、
この回路において帰Ｒ容＊Ｃがベース１１．コレクタ１
２間に任在する０この帰還容量Ｃはパッケージの容ｆｉ
ｔｃｓ とチップ内（回路）の容量Ｃｏ によると考え
られる０また、ベース１１．コレクタ１２にも容量Ｃｌ
ＩＣ１が存在し、かつエミッタ１０にも容量Ｃａ−抵抗
Ｒが存在する０前記帰還容量とインピーダンスとの間に
は次式が成シ立つＯ ここで、２：インピーダンス しだがって、周波数ｆが大と々ると、インビー−ダンス
Ｚが小となシ、逆相のコレクタ信号が入力部にフィード
バックされて利得がとれなくなったり、周波数特性、た
とえは、雑旨指数（ＮＦ）等が悪くなったシするという
問題がある。また、周波数ｆがさらに高くなると正帰還
がかかつて発振する危険性も高くなるという問題がある
。すなわち、このトランジスタは帰還容量が大きく利得
が小さいという問題がある。
一方、このトランジスタを使用する場合、入力リードと
出力リードが隣りあいかつ近接していることから、プリ
ント基板等の配線パターンの設計における配線の引き回
しがしにくくなるという問題も生じることもわかった０ 〔発明の目的〕 本発明の目的は入力部と出力部との間の浮遊容楚の低減
を図ることによシ、電力利得の向上全達成し、相互変調
歪が低い高周波半導体装置を提供することにある。
出力リードが隣りあいかつ近接していることから、プリ
ント基板等の配線パターンの設計における配線の引き回
しがしにくくなるという問題も生じることもわかった０ 〔発明の目的〕 本発明の目的は入力部と出力部との間の浮遊容楚の低減
を図ることによシ、電力利得の向上全達成し、相互変調
歪が低い高周波半導体装置を提供することにある。
本発明の他の目的は配線パターンの設計がし易い高周波
半導体装置を提供することにある。
半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう０ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおシであるＯ すなわち、本発明のトランジスタは、主面にチップを有
しかつ１毛面はレジンパッケージから露出する構造のヘ
ッダから延在するリードを、出力リード（コレクタリー
ド）とし、この出力リードと入力リードでおるベースリ
ードとの間に接地リードであるエミッタリードを配置し
た構造とすることによシ、帰還容量を低減して電力利得
の向上を図り、相互変調歪および雑音指数の低減化を達
成するものである。
本明細書の記述および添付図面からあきらかになるであ
ろう０ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおシであるＯ すなわち、本発明のトランジスタは、主面にチップを有
しかつ１毛面はレジンパッケージから露出する構造のヘ
ッダから延在するリードを、出力リード（コレクタリー
ド）とし、この出力リードと入力リードでおるベースリ
ードとの間に接地リードであるエミッタリードを配置し
た構造とすることによシ、帰還容量を低減して電力利得
の向上を図り、相互変調歪および雑音指数の低減化を達
成するものである。
第３図は本発明の一実施例によるＣＡＴＶ等の広帯域増
幅回路に使用する高周波高出力トランジスタ（トランジ
スタ）の斜視図、第４図は同じく高周波高出力トランジ
スタの製造状態概要を示す斜視図である。
幅回路に使用する高周波高出力トランジスタ（トランジ
スタ）の斜視図、第４図は同じく高周波高出力トランジ
スタの製造状態概要を示す斜視図である。
この実施例のトランジスタは、ｉ′■３図に示すように
、略矩形形状のレジンパッケージ９の一側から平行に３
本のリード１３を突出させた構造となっている。同図で
示すように、右側のり一ド１３は出力端子となるコレク
タリード１２、左側のリード１３は入力端子となるベー
スリード１工、中央のり−ド１３は接地端子となるエミ
ッタリード１０となっている。コレクタリード１２はそ
の内端左側で一隅が切りかかれた矩形状のへラダ８の一
端部で連結し、ている。このヘッダ８の主面（上面）に
はチップ（トランジスタ素子）７が固定されている。ベ
ース・コレクタリード１１．１２０レジンパツケージ９
の内部に延在する内端は途中で上刃に一段折れ曲がり、
その先端をヘッダ８の一繰上方に臨ませている。そして
、これら先端部とチクグアの対応する図示しない電極部
はワイヤ１４で電気的に接続されている。また、ヘッダ
８のリード１３に連結しない他端はレジンパッケージ９
の一側から突出している。役お、このトランジスタは面
実装型であることから、ヘッダ８およびリード１３の最
下面は同一面となるとともに、レジンパッケージ９の下
面と同一面となシ、レジンパッケージ９から露出してい
る。また、前記リード１３．ヘッダ８は金昼板で形成さ
れている。
、略矩形形状のレジンパッケージ９の一側から平行に３
本のリード１３を突出させた構造となっている。同図で
示すように、右側のり一ド１３は出力端子となるコレク
タリード１２、左側のリード１３は入力端子となるベー
スリード１工、中央のり−ド１３は接地端子となるエミ
ッタリード１０となっている。コレクタリード１２はそ
の内端左側で一隅が切りかかれた矩形状のへラダ８の一
端部で連結し、ている。このヘッダ８の主面（上面）に
はチップ（トランジスタ素子）７が固定されている。ベ
ース・コレクタリード１１．１２０レジンパツケージ９
の内部に延在する内端は途中で上刃に一段折れ曲がり、
その先端をヘッダ８の一繰上方に臨ませている。そして
、これら先端部とチクグアの対応する図示しない電極部
はワイヤ１４で電気的に接続されている。また、ヘッダ
８のリード１３に連結しない他端はレジンパッケージ９
の一側から突出している。役お、このトランジスタは面
実装型であることから、ヘッダ８およびリード１３の最
下面は同一面となるとともに、レジンパッケージ９の下
面と同一面となシ、レジンパッケージ９から露出してい
る。また、前記リード１３．ヘッダ８は金昼板で形成さ
れている。
つぎに、このトランジスタの製造（組立）方法について
第４図を用いて説明する。
第４図を用いて説明する。
すなわち、このトランジスタの組立にあってはリードフ
レーム１５と呼ばれる部品が用いられる。
レーム１５と呼ばれる部品が用いられる。
このリードフレーム１５は鉄−ニッケル系合金又は銅系
合金等の０．１〜０゜２龍程度の厚さの薄い金属板金エ
ツチングあるいはプレス等によって所望パターンに形成
すること芥よりて得られる。そして、この実施例で用い
るリードフレーム１５は、第４図で示すように、一対の
平行に延在する２本の細い外枠１６と、この外枠１６を
定間隔個所で連結する内枠１７と、外枠１６および内枠
１７とによって囲まれる領域内に配置されるリード１３
およびヘッダ８とからなっている◇リード１３はぞの幅
がたとえば０．５總となり、一方の外枠１６の内側から
内枠１７に清って平行に３本（たとえは、リードピッチ
は１．２７ｍｍ）延在している。右側のり−ド１３はそ
の先端左側部で一隅が切シかかれた略矩形状の幅広のヘ
ッダ８の一端右側部が連結されている。このリード１３
は出力端子となるコレクタリード１２となっている。ま
た、ヘッダ８は他塙中央で細い支持片１８を介してもう
一方の外枠１６に支持されている。このヘッダ８はその
主面（−ヒ血）に半導体素子（チップ）７を固定するよ
うになっている。矩形のチップ７は後述するワイヤボン
ディングがし易いようにヘッダ８に対して４５吸回転し
た姿勢で取付けられる。この結イ、ヘッダ８の一隅はこ
のテップ７の一面に対面するように前述のように切シか
かれている〇丑だ、中央および左側のリード１３は途中
で一段折れ曲がシその先端はヘッダ８の一端上方に位置
している。中央のリード１３は接地端子となるエミッタ
リード１０．左側のり一ド１３は入力端子となるベース
リード１１となっている。このエミッタリードエ０およ
びベースリード１１の先端とチップ７の電極とはワイヤ
１４によって電気的に接続されるようになっている。さ
らに、リード１３は内枠１７に連結される細いダム片１
９によって連結されている。このダム片１９はリードフ
レーム１５の取扱時には補強部材の役割を果たし、レジ
ンモールド時には注入されたレジンの流出を防止するダ
ムの役割を果たす。
合金等の０．１〜０゜２龍程度の厚さの薄い金属板金エ
ツチングあるいはプレス等によって所望パターンに形成
すること芥よりて得られる。そして、この実施例で用い
るリードフレーム１５は、第４図で示すように、一対の
平行に延在する２本の細い外枠１６と、この外枠１６を
定間隔個所で連結する内枠１７と、外枠１６および内枠
１７とによって囲まれる領域内に配置されるリード１３
およびヘッダ８とからなっている◇リード１３はぞの幅
がたとえば０．５總となり、一方の外枠１６の内側から
内枠１７に清って平行に３本（たとえは、リードピッチ
は１．２７ｍｍ）延在している。右側のり−ド１３はそ
の先端左側部で一隅が切シかかれた略矩形状の幅広のヘ
ッダ８の一端右側部が連結されている。このリード１３
は出力端子となるコレクタリード１２となっている。ま
た、ヘッダ８は他塙中央で細い支持片１８を介してもう
一方の外枠１６に支持されている。このヘッダ８はその
主面（−ヒ血）に半導体素子（チップ）７を固定するよ
うになっている。矩形のチップ７は後述するワイヤボン
ディングがし易いようにヘッダ８に対して４５吸回転し
た姿勢で取付けられる。この結イ、ヘッダ８の一隅はこ
のテップ７の一面に対面するように前述のように切シか
かれている〇丑だ、中央および左側のリード１３は途中
で一段折れ曲がシその先端はヘッダ８の一端上方に位置
している。中央のリード１３は接地端子となるエミッタ
リード１０．左側のり一ド１３は入力端子となるベース
リード１１となっている。このエミッタリードエ０およ
びベースリード１１の先端とチップ７の電極とはワイヤ
１４によって電気的に接続されるようになっている。さ
らに、リード１３は内枠１７に連結される細いダム片１
９によって連結されている。このダム片１９はリードフ
レーム１５の取扱時には補強部材の役割を果たし、レジ
ンモールド時には注入されたレジンの流出を防止するダ
ムの役割を果たす。
つき゛に、このようなリードフレーム１５を用いて、ト
ランジスタ全組立る方法について説’ＩＩＪする◇まず
最初にヘッダ８の主面にチップ７が半田等の接合材によ
って接合される。その後、チップ７の電極とエミッタリ
ード１０およびベースリード１１の先端とはワイヤ１４
によって電気的に接続される。その後、このリードフレ
ーム１５はトランスファ レジンモールド族ｉＲＫよっ
てレジンモールドされる。このμλ、リードフレーム１
５はその下面がモールド下型のパーティング面に載るよ
うにしてモールドされるため、ヘッダ８およびリード１
３の下ｍｔよレジンパッケージ９の下面から露出する。
ランジスタ全組立る方法について説’ＩＩＪする◇まず
最初にヘッダ８の主面にチップ７が半田等の接合材によ
って接合される。その後、チップ７の電極とエミッタリ
ード１０およびベースリード１１の先端とはワイヤ１４
によって電気的に接続される。その後、このリードフレ
ーム１５はトランスファ レジンモールド族ｉＲＫよっ
てレジンモールドされる。このμλ、リードフレーム１
５はその下面がモールド下型のパーティング面に載るよ
うにしてモールドされるため、ヘッダ８およびリード１
３の下ｍｔよレジンパッケージ９の下面から露出する。
なお、レジンパッケージ９はリード１３の内端部、ヘッ
ダ８の一部、テップ７、ワイヤ１４に亘る領域を被う０
りぎに、前記ダム片１９は切断除去きれ、ヘッダ８は支
持片１８の付は根から切断され、リード１３は所定部で
切断され、ヘッダ８の一面が露出したトランジスタが製
造される。
ダ８の一部、テップ７、ワイヤ１４に亘る領域を被う０
りぎに、前記ダム片１９は切断除去きれ、ヘッダ８は支
持片１８の付は根から切断され、リード１３は所定部で
切断され、ヘッダ８の一面が露出したトランジスタが製
造される。
１、本発明のトランジスタは入力端子であるベースリー
ド１１と出力端子であるコレクタリード１２との間に、
接地端子であるエミッタリード１０を介在させであるこ
とから第１図におけるレジンパッケージの容ＲＣｓ （
浮遊容汝）は極めて小さく（その数値は各部の寸法にも
よるが、たとえば０．１５ＰＦ程度小さくなる。）なる
。すなわち、帰還容量Ｃ，はあたかもＣ，、、Ｃ，に分
解された形となる。このＣ１ｅＣ＠は入力藤合器のＬ（
インダクタンス）とＣ（容量）、出力整合器のＬとＣを
調整することによシ、共振回路の容量として吸収するこ
とができ、何等問題とならない。したがって、本発明の
トランジスタは帰還容量の低減が図れることから電力利
得の増大が達成できる効果が得られる。
ド１１と出力端子であるコレクタリード１２との間に、
接地端子であるエミッタリード１０を介在させであるこ
とから第１図におけるレジンパッケージの容ＲＣｓ （
浮遊容汝）は極めて小さく（その数値は各部の寸法にも
よるが、たとえば０．１５ＰＦ程度小さくなる。）なる
。すなわち、帰還容量Ｃ，はあたかもＣ，、、Ｃ，に分
解された形となる。このＣ１ｅＣ＠は入力藤合器のＬ（
インダクタンス）とＣ（容量）、出力整合器のＬとＣを
調整することによシ、共振回路の容量として吸収するこ
とができ、何等問題とならない。したがって、本発明の
トランジスタは帰還容量の低減が図れることから電力利
得の増大が達成できる効果が得られる。
２、本発明のトランジスタは入力端子であるベースリー
ド１１と出力端子であるコレクタリード１２との間隔が
エミッタリード１０の介在によって広くなるため、帰還
容量の低減が図れるという副次的効果が得られる。
ド１１と出力端子であるコレクタリード１２との間隔が
エミッタリード１０の介在によって広くなるため、帰還
容量の低減が図れるという副次的効果が得られる。
３、上記１．および２．から、電力利得の増大によシ、
電力利得に依存する相互変調歪および雑音指数（ＮＦ）
の低歪化および低減化が可能となシ、高周波特性の向上
が達成できる。
電力利得に依存する相互変調歪および雑音指数（ＮＦ）
の低歪化および低減化が可能となシ、高周波特性の向上
が達成できる。
４、本発明のトランジスタは外形的にはリードの間隔は
従来のトランジスタと同様であることがらプリント基板
における配線パターン寸法は変えることムく使用でき、
大幅な配腺ノくターンの変更は避けられるという効果が
得られる。
従来のトランジスタと同様であることがらプリント基板
における配線パターン寸法は変えることムく使用でき、
大幅な配腺ノくターンの変更は避けられるという効果が
得られる。
以上率発す」省によってなされた発明を実施例に基つき
具体的に説明したが、本発す１」は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでも表い。
具体的に説明したが、本発す１」は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでも表い。
以上の説明でｔよ主として本発明者によってなきれた発
明をその背景となった利用分野であるＣＡＴＶコンバー
タ、ＶＴＩｔブースタ等に用いられる広蛍城増幅回路に
使用される高周波高出力トランジスタ技術に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、高周波増幅回路トランジスタ技術などに適
用できる。
明をその背景となった利用分野であるＣＡＴＶコンバー
タ、ＶＴＩｔブースタ等に用いられる広蛍城増幅回路に
使用される高周波高出力トランジスタ技術に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、高周波増幅回路トランジスタ技術などに適
用できる。
第１図はＣＡ ’ｒ Ｖの入力部を示す回路図、第２図
は本出願人による高周波高出力トランジスタの斜視図、 第３図は本発明の一実施例による高周波高出力トランジ
スタの斜視図、 第４図は同じく高周波高出力トランジスタの製造状態を
示す斜視図である。 １・・・アンブナ、２・・・同調回路（人力整合器）、
吐・・高周波増幅回路、４・・・出力読合器、５・・・
入力信号５．６・・・出力信号、７・・・チップ、訃・
・ヘッダ、９・・・レジンパッケージ、１０・・・エミ
ッタ、１１・・・ベース、１２・・・コレクタ、１３・
・・リード、１４・・・ワイヤ、１５・・・リードフレ
ーム、１６・・・外枠、１７・・・内枠、１８・・・支
持片、１９・・・ダム片、Ｃ１Ｃ，、Ｃ，〜Ｃ４・・・
容量、Ｌ・・・インダクタンス、Ｒ・・・抵抗〇 第 １ 図 グ 第 ３ 図 第 ４ 図 ５ ／σＩＱ
は本出願人による高周波高出力トランジスタの斜視図、 第３図は本発明の一実施例による高周波高出力トランジ
スタの斜視図、 第４図は同じく高周波高出力トランジスタの製造状態を
示す斜視図である。 １・・・アンブナ、２・・・同調回路（人力整合器）、
吐・・高周波増幅回路、４・・・出力読合器、５・・・
入力信号５．６・・・出力信号、７・・・チップ、訃・
・ヘッダ、９・・・レジンパッケージ、１０・・・エミ
ッタ、１１・・・ベース、１２・・・コレクタ、１３・
・・リード、１４・・・ワイヤ、１５・・・リードフレ
ーム、１６・・・外枠、１７・・・内枠、１８・・・支
持片、１９・・・ダム片、Ｃ１Ｃ，、Ｃ，〜Ｃ４・・・
容量、Ｌ・・・インダクタンス、Ｒ・・・抵抗〇 第 １ 図 グ 第 ３ 図 第 ４ 図 ５ ／σＩＱ
Claims (1)
- 【特許請求の範囲】 １、 レジンパッケージと、このレジ／パッケージから
突出する少々くとも入力、出力、接地端子となる３本の
リードと、前記レジ／パッケージの裏面に一面を露出さ
せるヘッダと、を有する高周波半導体装置であって、前
記接地端子となるリードは入力および出力端子の中間に
位置していることを特徴とする高周波半導体装置０ ２、前記ヘッダは、前記出力端子と電気的に接続されて
いることを特徴とする第１ＪＡ記載の高周波半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027084A JPS60171753A (ja) | 1984-02-17 | 1984-02-17 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027084A JPS60171753A (ja) | 1984-02-17 | 1984-02-17 | 高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60171753A true JPS60171753A (ja) | 1985-09-05 |
Family
ID=12211206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59027084A Pending JPS60171753A (ja) | 1984-02-17 | 1984-02-17 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60171753A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917241A (en) * | 1996-05-23 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | High frequency semiconductor device having source, drain, and gate leads |
| KR100264924B1 (ko) * | 1996-07-30 | 2000-09-01 | 가네꼬 히사시 | 소형반도체용패키지및반도체용패키지에사용되는리드프레임의제조방법 |
-
1984
- 1984-02-17 JP JP59027084A patent/JPS60171753A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917241A (en) * | 1996-05-23 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | High frequency semiconductor device having source, drain, and gate leads |
| KR100264924B1 (ko) * | 1996-07-30 | 2000-09-01 | 가네꼬 히사시 | 소형반도체용패키지및반도체용패키지에사용되는리드프레임의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631809A (en) | Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device | |
| KR20010110119A (ko) | 전자회로유닛 | |
| KR100400653B1 (ko) | 면설치형 전자회로유닛 | |
| JPS60171753A (ja) | 高周波半導体装置 | |
| JP2003283273A (ja) | マイクロ波集積回路 | |
| US6603667B2 (en) | Electronic circuit unit that is suitable for miniaturization and excellent in high frequency characteristic | |
| JP3940026B2 (ja) | 電子回路ユニットの製造方法 | |
| TW498602B (en) | Circuit unit | |
| JP2008300685A (ja) | 半導体装置及び増幅器 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JPS60183755A (ja) | 高周波半導体装置 | |
| JPS60113955A (ja) | シングル・ゲート型ＧａＡｓＦＥＴ | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP2974195B2 (ja) | マイクロ波ｉｃ用パッケージ | |
| JPH04252056A (ja) | 半導体装置搭載装置 | |
| JPH0278298A (ja) | 電子装置 | |
| US20020008238A1 (en) | Electronic circuit unit suitable for miniaturization | |
| JPH04261206A (ja) | 増幅器 | |
| JPH0445247Y2 (ja) | ||
| JPS5991717A (ja) | マイクロ波回路装置 | |
| JPS6035248Y2 (ja) | マイクロ波集積回路基板体 | |
| JPH0334911Y2 (ja) | ||
| JPS6240474Y2 (ja) | ||
| JPS6035246Y2 (ja) | マイクロ波集積回路基板体 |