[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS60116126A - プラズマｃｖｄ装置 - Google Patents

プラズマｃｖｄ装置

Info

Publication number
JPS60116126A
JPS60116126A JP58225114A JP22511483A JPS60116126A JP S60116126 A JPS60116126 A JP S60116126A JP 58225114 A JP58225114 A JP 58225114A JP 22511483 A JP22511483 A JP 22511483A JP S60116126 A JPS60116126 A JP S60116126A
Authority
JP
Japan
Prior art keywords
gas
substrate
side electrode
high frequency
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58225114A
Other languages
English (en)
Inventor
Hidekazu Oota
英一 太田
Masatoshi Saito
正敏 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP58225114A priority Critical patent/JPS60116126A/ja
Publication of JPS60116126A publication Critical patent/JPS60116126A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、非晶質半導体及び絶縁膜等の成膜に用いられ
る平行平板型のプラズマＣＶＤ装置に関する。
従来技術 近年、非晶質半導体、具体的にはアモルファスシリコン
ａ−８ｉが注目されており、このアモルファスシリコン
ａ−３ｔを用いた等倍センサ等がある。これらの製造に
は、低温でよくてガラス基板に成膜可能である等の点か
ら、一般にプラズマＣＶＤ　（化学気相成長法）装置が
用いらｉする。
第１図は、平行平板型のプラズマＣＶＤ装置の従来方式
を示すものである。その作用を説明すると、ベルジャ１
内にＳｉＨ４，５ｉｚＨａ、ＳｉＦ４゜ＰＨ３、Ｂ２　
Ｈａ　、ＮＨ’３等の原料ガスをガス導入部２及びガス
噴出口３を利用して導入させ、基板側電極４と高周波制
電ｗＡ５との間に高周波電源６により高周波電圧を印加
してプラズマを発生させる。このプラズマ中で原料ガス
を分解・反応させて基板７上に非晶質半導体薄膜及び絶
縁膜を成膜させるものである。なお、この成膜処理中は
余剰原料ガスを排気口８から除去させ、ベルジャｌ内を
所定の圧力（０，１−０，２Ｔ、ｏ　ｒ　ｒ）に維持さ
せる。又、基板７はヒータ９によって１００〜４００℃
に加熱される。
つまり、原料ガスの流れ方をみると、ガス噴出口３利用
のシャワ一方式と云える。ところが、このような方式で
は十分ではなく、次のような欠点を有する。
まず、原料ガスの流量、流速が不均一であるため、作成
された膜の膜厚や膜特性が不均一となってしまう。又、
ガス噴出口３から基板７へ向かう原料ガスがジェノ１〜
気流となってこの基板７に直接当たるため、ヒータ９に
よって加熱さＪした基板７を玲やしてしまい、基板７表
面での成膜反応を妨害し、膜質が悪くなる。最悪の場合
には基板７表面が冷えすぎ、原料ガスが当たった部分の
膜が精品質となってしまう。つまり失透してしまうこと
がある。
］１的 本発明は、このような点に鑑みなされたもので、原石ガ
スの流量、流速を均一低速化させて均一な膜）ｑ、膜特
性にて成膜させることができるプラズマＣｖ１．）装置
を得ることを目的とする。
構成 本発明の一実施例を第２図及び第３図に基づいて説明す
る。第１図で示した部分と同一部分は同・符吟を用い説
明も省略する。本実施例は、ガス噴出口３より前段（ガ
ス導入部２側）に邪魔板１０を設けたものである。この
邪魔板ｌＯは第３図に示すように放射状に形成されたも
ので、その周囲が空間１１となっている。又、邪魔板１
０はガス噴出口３と距離Ｑだけ隔てて配置され、各ガス
噴出口３に対向している。
このような構成によれば、ガス導入部２から注入された
原料ガスは最初にこの邪魔板１０に衝突して減速されつ
つ放射状に均一に広がる。そこで、原料ガスは空間１１
を介して邪魔板１０の裏側に回り込み、ガス噴出口３か
ら低速で噴出され、基板７側へ向かうことになる。
ここで、各ガス噴出口３から流出される原料ガスの流量
と流速の均一性は、間隔Ｑと邪魔板１０の切込み角Ｏと
によって決まるが、通常の場合、Ｑ＝１〜５ｍｎ、（＋
＝１００〜６０ｅで流量、流速とも均一化できたもので
ある。又、例えば、ＳｉＨ４とＮ１４３との組合せの如
く、原料ガスが２種類以上の場合には、この邪魔板１０
の存在により。
ガスの混合状態が改善されることは明らかである。
このように、本実施例によれば邪魔板１０の存在により
、ガス噴出口３からのガスの流量、流速が均一低速化さ
Ｊし、かつ、カスの混合状態も改善されるので、基板７
において膜厚、１漢特性ともにバラツキの少ない均一な
成膜を行なうことができる。又、原ｆ・１ガスが基板７
に直接当たりにくくなるため、同質が向上し、かつ、失
透するようなことはないものである。
第１１し１は、邪魔板１２の変形例を示すもので、メツ
シュ状のものを用いたものである。ここで、メツシュの
緻密度は中央部メツシュ１３）周辺部メツシュ１４に設
定されている。
又、第５図は邪魔板１５の他の変形例を示すもので、中
央部刊近に小径間口１６、周辺部に大径間口１７を形成
したものである。
ちなみに、ａ　−Ｓ　ｉ等倍センサーの作成をこの邪魔
板１５を１史川した場合と、第１図の従来方式を使用し
た場合とで実験した結果、次のような結県が得られたも
のである。なお、コプレナー型セルであり、？　０　ｎ
１ｌｎ　Ｘ　７０　ｍｍの範囲内での結果である。まず
、膜の横方向の１！ＩＡ厚分布であるが、従来し、本実
施例方式によれば５０００Ａ±５％にできたものである
。又、膜特性として、暗導電率σｐのバラツキを測定し
たところ、従来方式の場合５、０ＸＩＯ−８±２０％（
０ｃｍ）−”であったが１本実施例の場合には７．０Ｘ
ＩＯ−’±７％（０ｃｍ）−”となったものである。更
に、失透面積比（失透部分面積／全面積ｊは、従来方式
の場合には９％であったが、本実施例の場合には０％で
失透を生しなかったものである。
なお、実施にあたっては邪魔板を複数枚積層させてもよ
い。
効果 本発明は、上述したようにガス噴出口の前段に邪魔板を
設けたので、ガス噴出口からの原料ガスの流量、流速を
均一低速化することができ、膜厚。
膜特性を均一化し、膜質も向上させることができ、失透
の発生も防止できるものである。
【図面の簡単な説明】
第１図は従来例を示す概略側面図、第２図は本発明の一
実施例を示す概略側面図、第３図は邪魔板の平面図、第
４図は変形例を示す平面図、第５図は他の変形例を示す
平面図である。 ３・・・ガス噴出し１．４・・・基板側電極、５　＝−
高周波側電極、７・・基板、ｌＯ・・・邪魔板、１２・
・・邪魔板、１５・・・邪魔板、 出　願　人　株式会社　リ　コ　− 代理人　相　木　明ｒ＋゛　□

Claims (1)

    【特許請求の範囲】
  1. 高周波側電極に設けたガス噴出口から導入させた原料ガ
    スをプラズマ中で分解・反応させて基板側電極上に設け
    た基板に非晶質半導体薄膜及び絶縁膜を成膜させるプラ
    ズマＣＶＤ装置において、前記ガス噴出口より前段に位
    置させて邪ＩＪｉ！仮を設けたことを特徴とするプラズ
    マＣＶＤ装置。
JP58225114A 1983-11-28 1983-11-28 プラズマｃｖｄ装置 Pending JPS60116126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58225114A JPS60116126A (ja) 1983-11-28 1983-11-28 プラズマｃｖｄ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58225114A JPS60116126A (ja) 1983-11-28 1983-11-28 プラズマｃｖｄ装置

Publications (1)

Publication Number Publication Date
JPS60116126A true JPS60116126A (ja) 1985-06-22

Family

ID=16824189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58225114A Pending JPS60116126A (ja) 1983-11-28 1983-11-28 プラズマｃｖｄ装置

Country Status (1)

Country Link
JP (1) JPS60116126A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987007310A1 (en) * 1986-05-19 1987-12-03 Novellus Systems, Inc. Deposition apparatus
US4979467A (en) * 1988-05-06 1990-12-25 Fujitsu Limited Thin film formation apparatus
US5186756A (en) * 1990-01-29 1993-02-16 At&T Bell Laboratories MOCVD method and apparatus
US5188671A (en) * 1990-08-08 1993-02-23 Hughes Aircraft Company Multichannel plate assembly for gas source molecular beam epitaxy
US5268034A (en) * 1991-06-25 1993-12-07 Lsi Logic Corporation Fluid dispersion head for CVD appratus
US5286519A (en) * 1991-06-25 1994-02-15 Lsi Logic Corporation Fluid dispersion head
US5366557A (en) * 1990-06-18 1994-11-22 At&T Bell Laboratories Method and apparatus for forming integrated circuit layers
US6019848A (en) * 1996-11-13 2000-02-01 Applied Materials, Inc. Lid assembly for high temperature processing chamber
US6083363A (en) * 1997-07-02 2000-07-04 Tokyo Electron Limited Apparatus and method for uniform, low-damage anisotropic plasma processing
US6161500A (en) * 1997-09-30 2000-12-19 Tokyo Electron Limited Apparatus and method for preventing the premature mixture of reactant gases in CVD and PECVD reactions
US6173673B1 (en) 1999-03-31 2001-01-16 Tokyo Electron Limited Method and apparatus for insulating a high power RF electrode through which plasma discharge gases are injected into a processing chamber
WO2020109771A1 (en) * 2018-11-29 2020-06-04 Johnson Matthey Public Limited Company Apparatus and method for coating substrates with washcoats

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987007310A1 (en) * 1986-05-19 1987-12-03 Novellus Systems, Inc. Deposition apparatus
US4979467A (en) * 1988-05-06 1990-12-25 Fujitsu Limited Thin film formation apparatus
US5186756A (en) * 1990-01-29 1993-02-16 At&T Bell Laboratories MOCVD method and apparatus
US5366557A (en) * 1990-06-18 1994-11-22 At&T Bell Laboratories Method and apparatus for forming integrated circuit layers
US5188671A (en) * 1990-08-08 1993-02-23 Hughes Aircraft Company Multichannel plate assembly for gas source molecular beam epitaxy
US5286519A (en) * 1991-06-25 1994-02-15 Lsi Logic Corporation Fluid dispersion head
US5268034A (en) * 1991-06-25 1993-12-07 Lsi Logic Corporation Fluid dispersion head for CVD appratus
US6019848A (en) * 1996-11-13 2000-02-01 Applied Materials, Inc. Lid assembly for high temperature processing chamber
US6083363A (en) * 1997-07-02 2000-07-04 Tokyo Electron Limited Apparatus and method for uniform, low-damage anisotropic plasma processing
US6161500A (en) * 1997-09-30 2000-12-19 Tokyo Electron Limited Apparatus and method for preventing the premature mixture of reactant gases in CVD and PECVD reactions
US6368987B1 (en) 1997-09-30 2002-04-09 Tokyo Electron Limited Apparatus and method for preventing the premature mixture of reactant gases in CVD and PECVD reactions
US6173673B1 (en) 1999-03-31 2001-01-16 Tokyo Electron Limited Method and apparatus for insulating a high power RF electrode through which plasma discharge gases are injected into a processing chamber
WO2020109771A1 (en) * 2018-11-29 2020-06-04 Johnson Matthey Public Limited Company Apparatus and method for coating substrates with washcoats
CN112888510A (zh) * 2018-11-29 2021-06-01 庄信万丰股份有限公司 用于用修补基面涂料涂覆基底的设备和方法
US11911780B2 (en) 2018-11-29 2024-02-27 Johnson Matthey Public Limited Company Apparatus and method for coating substrates with washcoats

Similar Documents

Publication Publication Date Title
TW438901B (en) Apparatus for depositing a film with a four-corners grounded susceptor
JP3164956B2 (ja) Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
JPS60116126A (ja) プラズマｃｖｄ装置
US20120115314A1 (en) Plasma processing apparatus and method of producing amorphous silicon thin film using same
JPH06318551A (ja) 薄膜の形成方法およびその装置
JP2000012870A (ja) 薄膜トランジスタのための多段階ｃｖｄ法
JPS63187619A (ja) プラズマｃｖｄ装置
JPH02234419A (ja) プラズマ電極
US20030199175A1 (en) Mixed frequency high temperature nitride cvd process
JP3249356B2 (ja) プラズマ化学蒸着装置
CN201924077U (zh) 化学气相沉积设备及其气体扩散器
JPS6214226B2 (ja)
JPH06302519A (ja) 半導体製造装置
JP2848755B2 (ja) プラズマｃｖｄ装置
JPH0891987A (ja) プラズマ化学蒸着装置
JPS60177180A (ja) プラズマｃｖｄ装置
JPH0543094Y2 (ja)
JP3282326B2 (ja) プラズマ処理装置
JP2993813B2 (ja) プラズマｃｖｄ装置
JPS5948535B2 (ja) プラズマｃｖｄ装置
JPH05222537A (ja) 表面処理装置
JPH02246111A (ja) プラズマ処理装置
JP3276445B2 (ja) プラズマｃｖｄ装置
JPH057462B2 (ja)
JPH03151629A (ja) 半導体薄膜製造装置及び半導体多層薄膜の製造方法