[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS5917474A - Annunciator for elevator - Google Patents

Annunciator for elevator

Info

Publication number
JPS5917474A
JPS5917474A JP12370982A JP12370982A JPS5917474A JP S5917474 A JPS5917474 A JP S5917474A JP 12370982 A JP12370982 A JP 12370982A JP 12370982 A JP12370982 A JP 12370982A JP S5917474 A JPS5917474 A JP S5917474A
Authority
JP
Japan
Prior art keywords
display
output
circuit
digit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12370982A
Other languages
Japanese (ja)
Other versions
JPS6351950B2 (en
Inventor
均 青木
佐々木 建次
治 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitec Co Ltd
Original Assignee
Fujitec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitec Co Ltd filed Critical Fujitec Co Ltd
Priority to JP12370982A priority Critical patent/JPS5917474A/en
Publication of JPS5917474A publication Critical patent/JPS5917474A/en
Publication of JPS6351950B2 publication Critical patent/JPS6351950B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indicating And Signalling Devices For Elevators (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はエレベータの表示装置に関するものである。[Detailed description of the invention] The present invention relates to an elevator display device.

従来、エレベータの表示装置としては、アクリル製カバ
ーに数字や記号を彫刻したものを点灯表示したり、7セ
グメントやドツトマトリクスを使用して各種の表示を行
なうものがある。
Conventionally, elevator display devices include those that display numbers and symbols engraved on an acrylic cover by lighting, and those that use seven segments or dot matrix to display various types of displays.

しかし、これらのものは屯に階床表示や運転方向表示を
行なうのみにすぎなかった。
However, these devices were only used to display floors and driving directions on the ton.

本発明は、単に文字や数字や記号を表示するだけでなく
、各表示桁を、異なる表示内容を異なる態様で同時に表
示可能な構成とし、エレベータの動きや状態にあわせて
各表示桁毎に上記表示内容を独立しであるいは連動して
上下又は左右方向に移動させたり、又は複数の表示桁に
わたって表示内容を上下又は左右に移動させることによ
りエレベータの動きや状態をエレベータ利用客が迅速か
つ的確に判断できるようにした表示装置を提供すること
を目的とするものである。
In addition to simply displaying letters, numbers, and symbols, the present invention has a configuration that allows each display digit to display different display contents in different ways at the same time, and allows each display digit to display the above information according to the movement and status of the elevator. Elevator users can quickly and accurately check the movement and status of the elevator by moving the display contents vertically or horizontally, independently or in conjunction, or by moving the display contents vertically or horizontally across multiple display digits. The object is to provide a display device that allows judgment.

以下、本発明の実施例について説明する。Examples of the present invention will be described below.

第1図a、 b、 cはかご内又は乗場に設けられるエ
レベータかご位置表示装置であり、第1の輝度(図では
黒色)により第1桁目はエレベータの方向表示を、第2
桁目及び第3桁目はエレベータの階床表示を行ない、第
2の輝度(図では斜線)で各桁毎に帯状の模様を表示し
、この模様だけをエレベータの走行速度にあわせて上下
方向(図では下方向)に移動させた実施例である。
Figures 1a, b, and c are elevator car position display devices installed inside the car or at the landing.The first digit indicates the direction of the elevator, and the second
The first and third digits display the floors of the elevator, and a strip pattern is displayed for each digit at the second brightness (diagonal lines in the figure), and only this pattern is displayed in the vertical direction according to the running speed of the elevator. This is an example in which it is moved downward (downward in the figure).

第21ffla、b、cは群管理エレベータの乗場に設
けられる表示装置であり、第1の輝度により第ろ桁目に
は先発かご又は乗場呼に応答して当該乗場に着床するか
ごを、第1桁目には上記がごの運転方向を示す矢印を上
方向へ移動するようにそれぞれ表示し、第2の輝度によ
り「<」字状の模様を左方向へ移動するように表示した
ものであり、図では左方向の2号機が」二昇方向に運転
することを表示している。
21st ffla, b, c are display devices installed at the landings of the group control elevators, and with the first brightness, the first car or the car that will land at the hall in response to a hall call is displayed in the 0th digit. In the first digit, the arrow indicating the driving direction of the car is displayed moving upward, and the second brightness displays a "<"-shaped pattern moving leftward. The figure shows that the No. 2 unit on the left side operates in the 2nd direction.

また、上記表示装置は通常は第1図に示した  − ようにかご位置及び運転方向表示を行ない、かごか先発
かごに指定されたとき又は乗場呼に応答して当該乗場に
着床するときに、第4表示に切り換えるようにすること
もできる。
In addition, the above-mentioned display device usually displays the car position and driving direction as shown in Figure 1, and indicates when the car is designated as the first car or when landing at the corresponding landing in response to a landing call. , it is also possible to switch to a fourth display.

第3図は本発明の実施例の構成を示す図である。図に於
て、1は5×7ドツトマトリクスよりなる表示器であり
、7個の表示素子よりなる列を5列有し、輝度制御装置
ろ4によって1列づつのダイナミック点灯を行ない、そ
のサイクルは発振回路4の出力信号5により決められて
いる。また、表示制御装置2A、2Bはダイナミック点
灯のサイクルに対応した列の表示データを表示記憶装置
3A、3Bから読み込み、輝度制御袋[34に出力する
ものであり、表示制御装置2A及び表示記憶装置3Aは
第1の輝度による表示を、表示制御装置2B及び表示記
憶装置3Bは第2の輝度による表示をそれぞれ制御する
ものである。尚、表示記憶装置3A、3Bはエレベータ
制御袋M(図示せず)により表示データがセットされ記
憶する。
FIG. 3 is a diagram showing the configuration of an embodiment of the present invention. In the figure, 1 is a display consisting of a 5 x 7 dot matrix, and has 5 columns each consisting of 7 display elements.The brightness control device 4 performs dynamic lighting for each column, and its cycle is determined by the output signal 5 of the oscillation circuit 4. Further, the display control devices 2A and 2B read the display data of the column corresponding to the dynamic lighting cycle from the display storage devices 3A and 3B, and output it to the brightness control bag [34]. 3A controls the display using the first brightness, and the display control device 2B and display storage device 3B control the display using the second brightness. Note that display data is set and stored in the display storage devices 3A and 3B by an elevator control bag M (not shown).

第4図は輝度制御装置34の詳細図である。FIG. 4 is a detailed diagram of the brightness control device 34.

6は第1のカウンタで発振回路4の出力信号5をカウン
トし、カウント値が「5」になった瞬間に「0」にリセ
ットされるようになっている。
6 is a first counter that counts the output signal 5 of the oscillation circuit 4, and is reset to "0" the instant the count value reaches "5".

7はデコーダで第1のカウンタ6の出力6aをテ〕−ド
し、その出力は表示器1の各列を順番に駆動する。また
、出力6aは表示制御装置2 A、 2 B ニtJJ
力される。35,375は増幅器で表示制御装置2A、
2Bがら出力される列の表示データ2a、2’bを増幅
する。67、ろ8はダイオード、39.40は抵抗であ
り、この増幅器35.36・ダイオード37,38、抵
抗39.40よりなる回路は表示器1の各ドツトを点灯
制御するものであり、表示器1の1列のドツト数(本実
施例では7個)たけ設けられている。
A decoder 7 reads the output 6a of the first counter 6, and the output drives each column of the display 1 in turn. In addition, the output 6a is output from the display control device 2A, 2B.
Powered. 35, 375 is an amplifier display control device 2A,
The column display data 2a, 2'b output from 2B is amplified. 67, 8 are diodes, 39.40 are resistors, and this circuit consisting of amplifiers 35, 36, diodes 37, 38, and resistors 39, 40 controls the lighting of each dot on the display 1, and The number of dots in one row of 1 (7 in this embodiment) is provided.

表示制御装置2Aの出力2aは抵抗40を介して、また
表示制御装置2Bの出力2bは抵抗39及び40を介し
てそれぞれ表示器1の各ドツトへ出力されるため、出力
2aによって点灯されるドツトの輝度(第1の輝度)の
方が出力2bによって点灯されるドツトの輝度(第2の
輝度)より犬きくなる。尚、出力2a及び2bの両方が
出力された場合には第1の輝度によってドツトが点灯さ
れるようになっている。
Since the output 2a of the display control device 2A is outputted to each dot of the display 1 via the resistor 40 and the output 2b of the display control device 2B is outputted to each dot of the display 1 via the resistors 39 and 40, the dots lit by the output 2a are The brightness of the dot (first brightness) is higher than the brightness of the dot (second brightness) lit by the output 2b. Incidentally, when both outputs 2a and 2b are output, the dot is lit with the first brightness.

第5図は第1の輝度による表示を行なう表示制御装置2
Aの詳細ブロック図である。図に於て、8は移動周期レ
ジスタで、表示器1の表示内容を上下又は左右に移動さ
せるときの移動周期に対応した発振回路4の出力信号5
のカウント設定値が、エレベータ制御装置から書き込ま
れ5る。9は第2のカウンタて発振回路4の出力5をダ
ウンカウントし「0」になった瞬間あるイハエレベータ
制御装置からのスター) 信号ニより移動周期レジスタ
8の出力8aでプリセットされると同時に移動指令信号
9aを出力する。
FIG. 5 shows a display control device 2 that performs display using the first brightness.
It is a detailed block diagram of A. In the figure, reference numeral 8 denotes a movement period register, and the output signal 5 of the oscillation circuit 4 corresponds to the movement period when moving the display contents of the display 1 up and down or left and right.
The count setting value of 5 is written from the elevator control device. 9 is a second counter that counts down the output 5 of the oscillation circuit 4, and at the moment when it reaches "0", it starts moving at the same time as the signal 2 is preset by the output 8a of the movement period register 8. A command signal 9a is output.

10は制御レジスタでエレベータ制御装置から表示内容
の一■−下移動の有無、上下移動の区別、左右移動の有
無、左右移動の区別から成る制御テークが設定されて記
憶し、それぞれ信号10a。
Reference numeral 10 denotes a control register in which a control take consisting of display contents (1) - presence or absence of downward movement, distinction between up and down movement, presence or absence of left and right movement, and distinction between left and right movement is set and stored, and a signal 10a for each is set.

i ob、 i 0c、 10d として出力する。1
1,12゜16はAND回路、14はOR回路、15は
インバータである。16は最小アドレスレジスタ、17
は最大アドレスレジスタで、左右移動がある場合はエレ
ベータ制御装置から表示器1の各桁で表示する表示内容
に対応する表示記憶装置3Aの最小アドレスと最大アド
レスが設定さねこれを記憶する。18は第1のマルチプ
レクサで、表示内容の左右移動がない場合は、予め設定
されている表示桁設定アドレス(第1桁目の表示制御装
置は「0」、第2桁目の表示制御装置は「5」、第3桁
目の表示制御装置はrlOJ)が選択され、左右移動が
ある場合は、スタート信号のパルスが入ったときのみ前
記表示桁設定アドレスが選択され、その後は第2のマル
チプレクサ19の出力19a が選択される。第2のマ
ルチプレクサ19は左右移動区別信号10dに従って、
表示内容が左方向へ移動する場合は最小アドレスレジス
タ16の出力16a  を選択し、右方向へ移動する場
合は最大アドレスレジスタ17の出力17a を選択し
で、第1のマルチプレクサ18へ出力する。
Output as i ob, i 0c, 10d. 1
1, 12. 16 is an AND circuit, 14 is an OR circuit, and 15 is an inverter. 16 is the minimum address register, 17
is a maximum address register, which sets and stores the minimum and maximum addresses of the display storage device 3A corresponding to the display contents displayed by each digit of the display 1 from the elevator control device when there is horizontal movement. 18 is the first multiplexer, and when there is no horizontal movement of the display content, the display digit setting address set in advance (the display control device in the first digit is "0", the display control device in the second digit is "0") If "5" (the third digit display control device is rlOJ) is selected and there is left/right movement, the display digit setting address is selected only when the start signal pulse is input, and then the second multiplexer 19 output 19a is selected. The second multiplexer 19 operates according to the left/right movement discrimination signal 10d.
When the display content moves to the left, the output 16a of the minimum address register 16 is selected, and when the display content moves to the right, the output 17a of the maximum address register 17 is selected and output to the first multiplexer 18.

20は第1の比較回路で、第3のカウンタ21の出力2
1aが最大アドレスレジスタ17の出力17a より大
きいときに第3のマルチプレクサ22に出力20aを発
する。23は第2の比較回路で、第6のカウンタ21の
出力21aが最小アドレスレジスタ16の出力16a 
より小さいときに第6のマルチプレクサ22に出力2ろ
aを発する。第6のマルチプレクサ22は、左右移動区
別信号10dに従って表示内容が左へ移動する場合は第
1の比較回路20の出力20aを選択し、右へ移動する
場合は第2の比較回路2ろの出力23a を選択してO
R回路14を介して第3のカウンタ21にプリセット信
号22 aを出力する。
20 is a first comparison circuit, which outputs the output 2 of the third counter 21;
It issues an output 20a to the third multiplexer 22 when 1a is greater than the output 17a of the maximum address register 17. 23 is a second comparison circuit, in which the output 21a of the sixth counter 21 is the output 16a of the minimum address register 16.
When it is smaller, the sixth multiplexer 22 receives an output 2-a. The sixth multiplexer 22 selects the output 20a of the first comparison circuit 20 when the display content moves to the left according to the left/right movement discrimination signal 10d, and selects the output 20a of the second comparison circuit 20 when the display content moves to the right. Select 23a and press O
A preset signal 22a is output to the third counter 21 via the R circuit 14.

第6のカウンタ21はエレヘータ制御装置からOR回路
14を介して送られてくる前記スタート信号あるいは第
3のマルチプレクサ22から送られてくる前記プリセッ
ト信号22a により、第1のマルチプレクサ18の出
力18a  でプリセットされる。又、AND回路12
を介して送られてくる前記移動指令信号9aを、左右移
動区別信号10dに従ってアップあるいはダウンカウン
トする。
The sixth counter 21 is preset at the output 18a of the first multiplexer 18 by the start signal sent from the electric heater control device via the OR circuit 14 or the preset signal 22a sent from the third multiplexer 22. be done. Also, AND circuit 12
The movement command signal 9a sent via the left/right movement distinction signal 10d is counted up or down.

24は第1の加算回路で、第1のカウンタ6ノ出力6a
と第3のカウンタ21の出力21aを加算し、その結果
24a  を引算回路25へ出力する。引算回路25は
、最大アドレスレジスタ17の出力17aに第2の加算
回路26で「1」を加えた出力26aを、前記出力24
a から引算し、その結果25a を第3の加算回路2
7へ出力し、また、引算の結果が正、負、「0」  の
いずれであるかを示す信号25b’を第4のマルチプレ
クサ28へ出力する。
24 is a first adder circuit, which outputs the output 6a of the first counter 6;
and the output 21a of the third counter 21 are added, and the result 24a is output to the subtraction circuit 25. The subtraction circuit 25 adds "1" to the output 17a of the maximum address register 17 and outputs 26a from the second addition circuit 26 to the output 24.
A is subtracted from a, and the result 25a is sent to the third addition circuit 2.
7, and also outputs a signal 25b' indicating whether the result of subtraction is positive, negative, or "0" to the fourth multiplexer 28.

第4のマルチプレクサ28は、前記信号25bが負の時
は第2の加算回路26の出力26a  を第3の加算回
路27へ出力し、正又は「0」  のときは最小アドレ
スレジスタ16の出力16aを第3の加算回路27へ出
力する。
The fourth multiplexer 28 outputs the output 26a of the second adder circuit 26 to the third adder circuit 27 when the signal 25b is negative, and outputs the output 16a of the minimum address register 16 when it is positive or "0". is output to the third adder circuit 27.

第3の加算回路27は、引算回路25の結果25a と
第4のマルチプレクサ28の出力28aとを加算し、そ
の結果27a をインターフェイス29へ出力する。イ
ンターフェイス29は、表示記憶装置3Aがアクセス可
能な時に・第6の加算回路27の出力27a を表示記
憶装置3A内のアドレス指示出力として表示記憶装置3
Aへ出力し、表示記憶装置3Aからの前記指示されたア
ドレスの読み出しテーク3aか確立したタイミングで、
第5のカウンタ30と8ヒツトシフトレンスタ31にプ
リセット信号29aを出力する。8ビツトシフトレジス
タ31はこのプリセット信号29aにより前記読み出し
テークろaてプリセットされる。
The third addition circuit 27 adds the result 25a of the subtraction circuit 25 and the output 28a of the fourth multiplexer 28, and outputs the result 27a to the interface 29. When the display storage device 3A is accessible, the interface 29 outputs the output 27a of the sixth adder circuit 27 to the display storage device 3 as an address instruction output in the display storage device 3A.
A, and at the timing when the read take 3a of the designated address from the display storage device 3A is established,
A preset signal 29a is output to the fifth counter 30 and the 8-hit shift register 31. The 8-bit shift register 31 is preset by the readout takeoff signal 29a.

32は第4のカウンタでAND回路11の出力をアップ
カウントし、カウ゛ント値がr8Jになった時点、又は
前記スタート信号が入った時点て「0−1にプリセット
される。
A fourth counter 32 counts up the output of the AND circuit 11, and is preset to 0-1 when the count value reaches r8J or when the start signal is input.

33は第2の発信回路で発信回路4の周期より充分短い
周期のクロック信号33a を発生し、第5のカウンタ
30に対して出力する。
33 is a second oscillation circuit which generates a clock signal 33a having a cycle sufficiently shorter than that of the oscillation circuit 4, and outputs it to the fifth counter 30.

第5のカウンタろ口は、前記インターフェイス29から
のプリセット信号29aによって第4のカウンタ62の
出力32aでプリセットされ、第2の発信回路63のク
ロック信号33aでrOJになるまでダウンカウントさ
れると共に[−0jになるまでのカウント数だけクロッ
ク信+j330aを8ビツトシフトレジスタ31に出力
する。
[ The clock signal +j330a is output to the 8-bit shift register 31 by the number of counts until -0j.

8ビツトソフトレジスタ31はこのクロック信号30a
による回数だけ、上下移動区別信号10b に従って上
又は下方向に1ビツトづつシフト動作を行なう。この際
上方向の場合、第8ビツトは第1ビツトに入力され、下
方向の場合は第1ビツトが第8ビツトに入力されるとい
う具合にローティト動作を行なう。又データかプリセッ
トさねた時点では、第8ビツトは「0」にプリセットさ
れる。
The 8-bit soft register 31 receives this clock signal 30a.
The shift operation is performed one bit at a time in the upward or downward direction in accordance with the up/down movement discrimination signal 10b the number of times. At this time, in the case of an upward direction, the 8th bit is input to the 1st bit, and in the case of a downward direction, the 1st bit is input to the 8th bit, and so on. Further, at the time when data is preset, the eighth bit is preset to "0".

8ビツトシフトレジスタ31の第1ヒントから第7ビツ
トの出力は輝度制御装置34を介して表示器°1の各列
のそれぞれ7個の表示素子に順番に接続され駆動信号と
なる。
The outputs of the first to seventh bits of the 8-bit shift register 31 are sequentially connected to each of the seven display elements in each column of the display 1 through the brightness control device 34, and serve as driving signals.

次に、本実施例の動作について第6図を参照して説明す
る。第6図aは表示器1の表示素子の配列を示し、第6
図すは表示記憶装置3Aのアドレスを示し、以下の説明
では、第1桁目の表示器について述べる。
Next, the operation of this embodiment will be explained with reference to FIG. FIG. 6a shows the arrangement of display elements of the display device 1, and the sixth
The figure shows the address of the display storage device 3A, and in the following explanation, the first digit display will be described.

最初に、表示器1の表示内容が上下にも左右にも移動し
ない場合について説明する。このとき、表示桁設定アド
レスは「0」、最小アドレスは「0」、最大アドレスは
「4」に設定される。
First, a case will be described in which the display content on the display 1 does not move vertically or horizontally. At this time, the display digit setting address is set to "0", the minimum address is set to "0", and the maximum address is set to "4".

表示器1の列(第6図aO〜4)の駆動は、第1のカウ
ンタ6及びテコーダ7を介して、発振回路4の出力信号
5のサイクルに従って順番に駆動される。表示内容の移
動がないため、第6のカウンタ21の出力21aは表示
桁設定アドレスの設定値「0」であるため、第1の加算
回路24の出力24aは第1のカウンタ6の出力6aと
同一となって引算回路25に入力される。ここで最大ア
ドレスは「4」であるから第2の加算回路26の出力2
6aは「5」である。
The rows of the display device 1 (FIG. 6 aO-4) are driven in order according to the cycle of the output signal 5 of the oscillation circuit 4 via the first counter 6 and the decoder 7. Since there is no movement of the display contents, the output 21a of the sixth counter 21 is the set value of the display digit setting address "0", so the output 24a of the first addition circuit 24 is the same as the output 6a of the first counter 6. They become the same and are input to the subtraction circuit 25. Here, since the maximum address is "4", the output 2 of the second adder circuit 26
6a is "5".

一方、第1の加算回路24の出力24aは「0」〜[4
」のいずれかであるから引算結果の信号25bは常に負
であるため、第4のマルチプレクサ28の出力28aは
第2の加算回路26の出jJ26aと同一である。従っ
て、第3の加算回路27では前記出力24aから26a
、を引算した結果25 aに、出力26aを加算するこ
とになるため、その結果27aは、第1の加算回路24
の出力24 aと一致し、インターフェイス29を介し
て表示記憶装置3Aへ入力される。
On the other hand, the output 24a of the first adder circuit 24 is "0" to [4].
'', the subtraction result signal 25b is always negative, so the output 28a of the fourth multiplexer 28 is the same as the output jJ26a of the second addition circuit 26. Therefore, in the third adder circuit 27, the outputs 24a to 26a
Since the output 26a is added to the result 25a obtained by subtracting , the result 27a is the first addition circuit 24
output 24a, and is input to the display storage device 3A via the interface 29.

したがって、表示器1の第0列目が駆動されたときには
、表示記憶装置3A内の第0列目のアドレスの内容が続
出データ3aとして8ビツトシフトレジスタ31に入力
され、インターフェイス29によってプリセットされる
。また、インターフェイス29は第5のカウンタ3oに
もプリセット信号29a  を出力するが、 このとき
第4のカウンタ62の出力32aは「0」であるため、
第5のカウンタろ0の出力30a  も「0」であり、
8ビツトシフトレジスタ61はシフト動作を行なわない
Therefore, when the 0th column of the display device 1 is driven, the contents of the address of the 0th column in the display storage device 3A are input to the 8-bit shift register 31 as successive data 3a, and are preset by the interface 29. . The interface 29 also outputs the preset signal 29a to the fifth counter 3o, but at this time, the output 32a of the fourth counter 62 is "0", so
The output 30a of the fifth counter 0 is also "0",
8-bit shift register 61 does not perform a shift operation.

その結果、表示器1の第0列目には、第0列11のアド
レスの内容が表示され、以下同様に、第1〜4列目には
第1〜第4列目のアドレスの内容が順次表示され、以下
この動作を繰り返す。
As a result, the content of the address in the 0th column 11 is displayed in the 0th column of the display 1, and similarly, the content of the address in the 1st to 4th columns is displayed in the 1st to 4th columns. They are displayed one after another, and this operation is repeated thereafter.

以上の説明は表示器1が第1桁目の場合であるが、第2
桁目の場合は第5〜9列目のアドレスの内容が、第3桁
目の場合は第10〜14列目のアドレスの内容が上記と
同様に表示される。
The above explanation is for the case where display 1 is the first digit, but the second digit is
In the case of the digit, the contents of the address in the 5th to 9th columns are displayed, and in the case of the 3rd digit, the contents of the address in the 10th to 14th columns are displayed in the same manner as above.

次に、表示器1の表示内容か上下方向に移動する場合に
ついて説明する。列の駆動は前記と同一であり、前記と
異なる点は表示内容の周期信号(発信回路4の出力信号
5のカウント値)か移動周期レジスタ8から出力8aと
して第2のカウンタ9に入力されている点である。従っ
て、第2のカウンタ9は移動周期レジスタ8の出力8a
によって指示された値からダウンカウントを始め、カウ
ント値か「0」になると移動指令信号9aを1回出力し
、以後前記カウント値からのダウンカウントを繰り返す
Next, a case will be described in which the display contents of the display device 1 are moved in the vertical direction. The driving of the column is the same as described above, and the difference is that the periodic signal of the display contents (the count value of the output signal 5 of the transmitting circuit 4) is inputted from the movement period register 8 to the second counter 9 as the output 8a. This is the point. Therefore, the second counter 9 is the output 8a of the movement period register 8.
It starts counting down from the value instructed by , and when the count value reaches "0", it outputs the movement command signal 9a once, and then repeats counting down from the count value.

移動指令信号9aが未出力の場合、表示器1は前記と同
一の表示を行なう。移動指令信号9aが1回出力される
と、すなわち第4のカウンタ32の出力が「1」になる
と、インターフエイス29からのプリセット信号29a
 が第5のカウンタ30に人力されたとき、第5のカウ
ンタ3゜は第2の発振回路33のクロック信号によって
1回ダウンカウントするため、その出力30aはl−1
1となって8ビツトシフトレジスタ61に出力される。
When the movement command signal 9a is not output, the display 1 displays the same information as above. When the movement command signal 9a is output once, that is, when the output of the fourth counter 32 becomes "1", the preset signal 29a from the interface 29 is output.
is manually input to the fifth counter 30, the fifth counter 3° counts down once by the clock signal of the second oscillation circuit 33, so its output 30a becomes l-1
The signal becomes 1 and is output to the 8-bit shift register 61.

これにより、8ビツトシフトレジスタ31は上下移動区
別信号10bに従って、前記読出データ3aを上方向又
は下方向に1回シフトさせる。従って表示器1の表示内
容は、表示記憶装置3A内のアドレスの内容よりも1行
たけ−f=方向又は下方向にシフトされて表示される。
As a result, the 8-bit shift register 31 shifts the read data 3a once upward or downward in accordance with the vertical movement discrimination signal 10b. Therefore, the display content of the display device 1 is shifted by one line in the -f= direction or downward relative to the content of the address in the display storage device 3A.

以下同様に移動指令信号9aか出力される毎に2行、3
行−と順次シフトされ、表示内容が」一方向又は下方向
に移動していくものである。
Similarly, every time the movement command signal 9a is output, 2 lines, 3 lines
The rows are shifted sequentially, and the displayed content moves in one direction or downward.

マタ、既に説明したように8ビツトシフトレジスタはロ
ーティト動作を行なうため、表示器1の表示内容もロー
ティト動作を行なう。例えば、表示内容が上方向に移動
する場合、上端行の表示内容が次には下端行に表示され
るという具合である。尚、必要によりローティト動作を
行なわぜない」二うにしても良い。
As already explained, since the 8-bit shift register performs a rotation operation, the display contents of the display 1 also perform a rotation operation. For example, when the display content moves upward, the display content in the top row is then displayed in the bottom row. Incidentally, if necessary, the rotation operation may not be performed.

第6に、表示器1の表示内容が左右方向に移動する場合
について説明する。まず、第1桁1]の表示器1に表示
記憶装置6Aの第0〜14列のアドレスの内容を順次左
方向に移動しながら表示する場合について説明する。こ
のとき、表示桁設定アドレスは「0」、最小アドレスは
「0」、最大アドレスは「14」に設定される。
Sixth, a case will be described in which the display content on the display 1 moves in the left-right direction. First, a case will be described in which the contents of the addresses in the 0th to 14th columns of the display storage device 6A are displayed on the display 1 of the first digit 1 while sequentially moving leftward. At this time, the display digit setting address is set to "0", the minimum address is set to "0", and the maximum address is set to "14".

エレヘータ制御装置からスタート信号が出力されると、
この信号はインバータ15によって反転され、AND回
路13のゲートを閉じるため、第1のマルチプレクサ1
8の出力18a は「0」となるとともに、前記スター
ト信号はOR回路14を介して第6のカウンタ21を前
記出力18aの値「0」にプリセットする。また、第2
のマルチプレクサ19は最大アドレス「14」を第1の
マルチプレクサ18に出力し、第3のマルチプレクサ2
2は第1の比較回路20の出力20aを選択するように
動作を行なう。
When the start signal is output from the electric heater control device,
This signal is inverted by the inverter 15, and in order to close the gate of the AND circuit 13, the first multiplexer 1
The output 18a of the output 18a becomes "0", and the start signal presets the sixth counter 21 via the OR circuit 14 to the value "0" of the output 18a. Also, the second
The multiplexer 19 outputs the maximum address "14" to the first multiplexer 18, and outputs the maximum address "14" to the third multiplexer 2.
2 operates to select the output 20a of the first comparison circuit 20.

移動指令信号9aが未出力の場合は、最初に説明したの
と同様に、表示器1の第0〜4列目には表示記憶装置3
内の第0〜4列目のアドレスの内容が表示される。
When the movement command signal 9a has not been output, the display storage device 3 is displayed in the 0th to 4th columns of the display 1, as explained at the beginning.
The contents of the addresses in the 0th to 4th columns are displayed.

移動指令信号9aが1回出力されると、第3のカウンタ
21の出力はrIJとなり、第1のカウンタ6の出力6
aは第1の加算回路24によって11」たけ加算されて
出力24a  となり引算回路25に入力される。とこ
ろで・第2の加算回路26の出力26aは「15」であ
るため、前記出力24aが114」 以下の場合には、
最初に説明した場合と同様、出力24aと出力27aと
は同一となる。したがって、表示器1の第0列目には、
第1列目のアドレスの内容が表示される。同様に第1〜
4列目にはアドレスの第2〜5列目の内容が順次表示さ
れるため、表示内容は1列左方向ヘシフトすることにな
る。以下同様に移動指令信号9aが1回出力される毎に
第3のカウンタ21の出力2iaは rlJづつ増加し
、表示器1の表示内容は1列づつ左ヘシフトする。
When the movement command signal 9a is output once, the output of the third counter 21 becomes rIJ, and the output 6 of the first counter 6 becomes
a is added by 11'' by the first addition circuit 24 to become an output 24a, which is input to the subtraction circuit 25. By the way, since the output 26a of the second adder circuit 26 is "15", the output 24a is "114". In the following case,
As in the first case described, the output 24a and the output 27a are the same. Therefore, in the 0th column of display 1,
The contents of the address in the first column are displayed. Similarly, 1st~
Since the contents of the second to fifth columns of the address are sequentially displayed in the fourth column, the displayed contents are shifted one column to the left. Similarly, each time the movement command signal 9a is output, the output 2ia of the third counter 21 increases by rlJ, and the display contents of the display 1 are shifted to the left one column at a time.

と出力24aは「11」〜「15」の値となる。出力2
4aが115」になると、引算回路25の結果は「0」
となるため、第6の加算回路27の出列目のアドレスの
内容が表示され、以下同様に表示内容が左方向に移動し
ていく。また第6のカウンタ21の出力21aが「15
」  になると第1の比較回路20から、第3のマルチ
プレクサ22及びOR回路14を介してプリセット信号
を出力し、第3のカウンタ21は第1のマルチプレクサ
18の出力18aにプリセットされる。
and the output 24a has a value of "11" to "15". Output 2
When 4a becomes 115, the result of the subtraction circuit 25 is 0.
Therefore, the content of the address of the sixth adder circuit 27 is displayed, and the display content moves leftward in the same manner. Further, the output 21a of the sixth counter 21 is “15
'', the first comparison circuit 20 outputs a preset signal via the third multiplexer 22 and the OR circuit 14, and the third counter 21 is preset to the output 18a of the first multiplexer 18.

この場合、スタート信号の入力パルスはないので、第1
のマルチプレクサ18の出力18a  は最小アドレス
の設定値「0」となっているため、第6のカウンタ21
はrOJにプリセットされ、再び上述の動作を繰り返す
In this case, there is no input pulse of the start signal, so the first
Since the output 18a of the multiplexer 18 has the minimum address set value "0", the sixth counter 21
is preset to rOJ and repeats the above operation again.

表示内容が右方向に移動する場合は、表示桁設定アドレ
ス、最小アドレス及び最大アドレスの設定値は左方向移
動の場合と同一であり、移動指令信号9aが出JJされ
る毎に第3のカウンタ21はダウンカウントを行ない、
 その出力21aが最小アドレスの設定値「01より小
さくなると、第2の比較回路26が出力23aを発し、
第3のカウンタ21は最大アドレスの設定値i”’14
」にプリセットされ、再びダウンカウントさf]でいく
。従って、既に説明した左方向移動の場合とは逆に、右
方向へ表示内容が移動して行く。
When the display content moves to the right, the setting values of the display digit setting address, minimum address, and maximum address are the same as when moving to the left, and each time the movement command signal 9a is output, the third counter 21 counts down,
When the output 21a becomes smaller than the minimum address setting value "01," the second comparator circuit 26 outputs the output 23a.
The third counter 21 has a maximum address setting value i"'14
”, and the count is down again. Therefore, contrary to the leftward movement described above, the displayed content moves rightward.

次に、第1桁目〜第3桁目の表示器1の表示か連動する
場合は、表示桁設定アドレスの設定値は第1桁目は「0
」、第2桁目は「5」、第3桁目は「10」となり、最
小アドレスの設定値は共に「0」、最大アドレスの設定
値は共に「14jとなるのみで、その動作は既に説明し
たものと同様であるため、詳細な説明は省略する。
Next, if the 1st to 3rd digit display on display 1 is linked, the setting value of the display digit setting address is "0" for the 1st digit.
'', the second digit is ``5'', the third digit is ``10'', the minimum address settings are both ``0'', and the maximum address settings are ``14j'', and the operation has already been performed. Since it is the same as that described above, detailed explanation will be omitted.

なお、本発明は上記実施例に限らず、表示内容をフリッ
カさせたり、表示内容の移動も、上下方向移動と左右方
向移動とを同時に行なわせることも可能であり、2桁の
みの表示内容を連動させることもてきる。また表示内容
の移動周期は、エレベータの速度や状態、例えば扉の開
閉状態や、並設された他のエレベータの動きに合わせて
可変とすることもてきる。
Note that the present invention is not limited to the above-mentioned embodiments, and it is also possible to flicker the display content or move the display content in the vertical and horizontal directions at the same time. It can also be linked. Furthermore, the movement period of the display contents can be made variable according to the speed and state of the elevator, such as the opening/closing state of the doors, or the movement of other elevators installed in parallel.

以上の説明では第1の輝度による表示の制御を説明し7
たか、第2の輝度による表示の制御も同様に行なわれ、
輝度制御装置64によって表示制御装置2A、2Bの出
力2a、2bはそれぞれの輝度を有するように制御され
る。
In the above explanation, display control using the first brightness will be explained.
In addition, display control using the second brightness is performed in the same way,
The outputs 2a and 2b of the display control devices 2A and 2B are controlled by the brightness control device 64 so that they have respective brightnesses.

なお、表示の種類は第1図及び第2図に示したもの以外
に各種の表示か可能であり、例えば模様は移動させずに
矢印等のみを移動させたり、一部の桁の模様のみを移動
させたり、各桁毎の模様を異ならせることもできる。
In addition, various types of display are possible in addition to those shown in Figures 1 and 2. For example, the pattern may not be moved but only the arrows, etc. may be moved, or only the pattern of some digits may be displayed. You can also move it or make the pattern for each digit different.

また、上記実施例では異なる輝度により2種の表示を行
なっているが、3種以上の表示を行なうことも可能であ
り、更に、表示素子に2色発光ダイオードを使用すれば
異なる色による表示を同時に行なうこともできる。
Furthermore, in the above embodiment, two types of display are performed using different brightness, but it is also possible to perform three or more types of display.Furthermore, if a two-color light emitting diode is used as the display element, display using different colors can be performed. They can also be done at the same time.

以上説明したように、本発明によれば、単に文字や数字
を表示するだけでなく、エレベータの動きや状態に応じ
て各表示桁毎に2種以上の表示内容をそれぞれ独立又は
連動して移動させたり、あるいは複数の表示桁にわたっ
て表示内容を移動させることができるため、利用客がエ
レベータの運行状態を迅速かつ的確に判断することので
きるエレベータ表示装置を提供することができる。
As explained above, according to the present invention, in addition to simply displaying characters and numbers, two or more types of display contents are moved independently or in conjunction with each other for each display digit depending on the movement and status of the elevator. Since the display content can be moved across a plurality of display digits, it is possible to provide an elevator display device that allows passengers to quickly and accurately judge the operating status of the elevator.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a、 b、 cは本発明による表示装置の一実施
例を示す図、第2図a、 b、 cは本発明による表示
装置の他の゛実施例を示す図、第6図は本発明の実施例
の構成を示す図、第4図は輝度制御装置の詳細図、第5
図は表示制御装置の詳細ブロック図、第6図aは表示器
の表示素子の配列を示す図、第6図すは表示記憶装置の
アドレスを示す図である。 1609表示器  2A、2B、、、表示制御装置3A
、3B、、、表示記憶装置 4091発振回路6、9.
2’1.30.32. 、 、カウンタ7、、、fコー
グ 8.、、(g動周期しジスタio、、、制御レジス
タ 16、、、最小アドレスレジスタ 17、、、最大アドレスレジスタ 18.19,22.28.、、マルチプレクサ20.2
3.、、比較回路 24,26,27.、加算回路25
、、引算回路  29.、インターフェイス34、、.
8ビットシフトレジスタ 331. 第2の発振回路 34、、、輝度制御装置  35,36.、  増幅器
37.1.、、ダイオード 39,40.、、抵 抗特
許出願人 フジチック株式会社 も 1 (2) a            b           
 c躬 2 図 o            lOC 第3図 ゐ 4 (ス 4 第 ll)区 012345b’/ンくう’IONノ/lこぎ14し
FIGS. 1a, b, and c are views showing one embodiment of the display device according to the present invention, FIGS. 2a, b, and c are views showing another embodiment of the display device according to the present invention, and FIG. A diagram showing the configuration of an embodiment of the present invention, FIG. 4 is a detailed diagram of the brightness control device, and FIG.
6 is a detailed block diagram of the display control device, FIG. 6a is a diagram showing an arrangement of display elements of a display, and FIG. 6 is a diagram showing addresses of a display storage device. 1609 Display 2A, 2B,...Display control device 3A
, 3B, , Display storage device 4091 oscillation circuit 6, 9 .
2'1.30.32. , , Counter 7, , f Korg 8. ,,(g period register io, , control register 16, , minimum address register 17, , maximum address register 18.19, 22.28., , multiplexer 20.2
3. ,, comparison circuit 24, 26, 27. , addition circuit 25
,,Subtraction circuit 29. , interface 34, .
8-bit shift register 331. Second oscillation circuit 34, . . . Brightness control device 35, 36. , amplifier 37.1. ,, diode 39,40. ,,Resisting patent applicant Fujichik Co., Ltd. also 1 (2) a b
c 躬 2 Figure o lOC Figure 3 ゐ 4 (S4 No. ll) Ward 012345b'/Nku'IONノ/L 14

Claims (2)

【特許請求の範囲】[Claims] (1)各桁がそれぞれドツトマトリクスにより構成され
た表示器よりなる複数桁の表示装置であって、各桁を独
立又は連動させて、表示器の表示内容を、上下方向又は
左右方向の少なくとも一方向に移動可能としたものにお
いて、前記表示器を少なくとも2つの異なる表示内容を
異なる態様で同時に表示可能としたことを特徴とするエ
レベータ表示装置。
(1) A multi-digit display device consisting of a display in which each digit is constructed from a dot matrix, in which each digit is independently or linked to display the display contents in at least one direction in the vertical or horizontal direction. What is claimed is: 1. An elevator display device that is movable in different directions, characterized in that the display device is capable of simultaneously displaying at least two different display contents in different modes.
(2)上記表示内容の移動周期を可変としたことを特徴
とする特許請求の範囲第1項記載のエレベータ表示装置
(2) The elevator display device according to claim 1, characterized in that the movement period of the display contents is variable.
JP12370982A 1982-07-14 1982-07-14 Annunciator for elevator Granted JPS5917474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12370982A JPS5917474A (en) 1982-07-14 1982-07-14 Annunciator for elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12370982A JPS5917474A (en) 1982-07-14 1982-07-14 Annunciator for elevator

Publications (2)

Publication Number Publication Date
JPS5917474A true JPS5917474A (en) 1984-01-28
JPS6351950B2 JPS6351950B2 (en) 1988-10-17

Family

ID=14867405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12370982A Granted JPS5917474A (en) 1982-07-14 1982-07-14 Annunciator for elevator

Country Status (1)

Country Link
JP (1) JPS5917474A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136887A (en) * 1984-12-07 1986-06-24 株式会社東芝 Annunciator for elevator
JPS62140991A (en) * 1985-12-16 1987-06-24 三菱電機株式会社 Display controller for elevator
JPS62254188A (en) * 1986-03-13 1987-11-05 コ−ネ・エレベ−タ−・ゲ−エムベ−ハ− Programming unit for dot matrix display decoder
JPS6481780A (en) * 1987-09-22 1989-03-28 Toshiba Corp Display unit for elevator
WO2010087014A1 (en) 2009-02-02 2010-08-05 三菱電機株式会社 Display unit for elevator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237731A (en) * 1975-08-07 1977-03-23 Ibm Mobile indication display unit
JPS5395077A (en) * 1977-01-31 1978-08-19 Seikosha Kk Display device
JPS54135466U (en) * 1978-03-13 1979-09-20
JPS5687090A (en) * 1979-12-18 1981-07-15 Seiko Instr & Electronics Dot matrix liquid crystal display unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237731A (en) * 1975-08-07 1977-03-23 Ibm Mobile indication display unit
JPS5395077A (en) * 1977-01-31 1978-08-19 Seikosha Kk Display device
JPS54135466U (en) * 1978-03-13 1979-09-20
JPS5687090A (en) * 1979-12-18 1981-07-15 Seiko Instr & Electronics Dot matrix liquid crystal display unit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136887A (en) * 1984-12-07 1986-06-24 株式会社東芝 Annunciator for elevator
JPH0314743B2 (en) * 1984-12-07 1991-02-27 Tokyo Shibaura Electric Co
JPS62140991A (en) * 1985-12-16 1987-06-24 三菱電機株式会社 Display controller for elevator
JPS62254188A (en) * 1986-03-13 1987-11-05 コ−ネ・エレベ−タ−・ゲ−エムベ−ハ− Programming unit for dot matrix display decoder
JPS6481780A (en) * 1987-09-22 1989-03-28 Toshiba Corp Display unit for elevator
WO2010087014A1 (en) 2009-02-02 2010-08-05 三菱電機株式会社 Display unit for elevator

Also Published As

Publication number Publication date
JPS6351950B2 (en) 1988-10-17

Similar Documents

Publication Publication Date Title
EP0195203B1 (en) Display controller
US3906290A (en) Display apparatus
JPS5917474A (en) Annunciator for elevator
US4196413A (en) Dot-matrix type vehicle condition display apparatus
JPH0258195B2 (en)
JPS61205983A (en) Display controller
JPH0312777Y2 (en)
JP2005352408A (en) Display device
JPH0125982Y2 (en)
SU1597896A1 (en) Device for displaying information on tv monitor screen
KR100409050B1 (en) Controller driver for vacuum fluorescent display
JPS6365028B2 (en)
JPS63250694A (en) Automatic emission brightness adjustor for light emitting type display panel
JPH0741585U (en) LED brightness control device
JPS604988A (en) Image display
JPS6137086Y2 (en)
JPS6129271B2 (en)
US4334212A (en) Electronic latch for digitally actuating a load
JP2528003Y2 (en) Display device
JPS5937822Y2 (en) Display drive circuit
JP2534662Y2 (en) LED matrix display drive circuit
JP2597992B2 (en) Character code character data conversion circuit
JPS6198389A (en) Brightness compensation method and circuit for plasma display panel
JPH085512Y2 (en) Tape running display
JPS62239679A (en) Still video camera