JPH0125982Y2 - - Google Patents
Info
- Publication number
- JPH0125982Y2 JPH0125982Y2 JP1983197410U JP19741083U JPH0125982Y2 JP H0125982 Y2 JPH0125982 Y2 JP H0125982Y2 JP 1983197410 U JP1983197410 U JP 1983197410U JP 19741083 U JP19741083 U JP 19741083U JP H0125982 Y2 JPH0125982 Y2 JP H0125982Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- microcomputer
- segment
- drive signal
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、発光ダイオード(LED)あるいは
螢光表示管(FLD)を用いた表示装置に関し、
特に、表示数が多く、且つ、表示種類が多い表示
装置に関する。[Detailed description of the invention] (a) Industrial application field The present invention relates to a display device using a light emitting diode (LED) or a fluorescent display tube (FLD).
In particular, the present invention relates to a display device with a large number of displays and a large number of display types.
(ロ) 従来技術
一般に、LEDあるいはFLDを用いた文字数字
表示あるいはドツトマトリクス表示に於いて、一
方の電極をデジツト電極とし、各デジツト電極に
対して共通な他方の電極をセグメント電極とし
て、ダイナミツク駆動する表示装置が知られてい
る。この様な表示装置に於いて表示駆動回路が、
表示データを多数記憶しているような回路、例え
ばマイクロコンピユータ等、である場合には、表
示駆動回路は表示データを適宜必要に応じて取り
出し、その表示データに基いてデジツト駆動信号
及びセグメント駆動信号を出力していた。しかし
ながら、表示データを記憶する容量以上の表示が
必要な場合には、外部からその表示データを取り
込まなければならない。第1図に、その具体例を
示す。(B) Prior art In general, in alphanumeric display or dot matrix display using LEDs or FLDs, one electrode is used as a digital electrode, and the other electrode common to each digital electrode is used as a segment electrode, and dynamic drive is used. Display devices are known. In such a display device, the display drive circuit is
In the case of a circuit that stores a large amount of display data, such as a microcomputer, the display drive circuit extracts the display data as needed and generates digital drive signals and segment drive signals based on the display data. was outputting. However, if a display that exceeds the display data storage capacity is required, the display data must be imported from outside. FIG. 1 shows a specific example.
第1図に於いて、表示体1の各デジツトD1,
D2…DXは、マイクロコンピユータ2から出力さ
れるデジツト駆動信号DS1〜DSXによつて駆動さ
れ、また各デジツトD1〜DXに共通であるセグメ
ントは、マイクロコンピユータ2から出力される
セグメント駆動信号S1〜Snによつて駆動される。
この表示体1によつて表示される表示の種類が、
マイクロコンピユータ2に内蔵されたメモリの容
量を超える場合には、外部メモリ3に表示データ
を記憶させておき、表示を行う毎に外部メモリ3
から表示データを取り込んでいた。しかし、第1
図に示された例では、表示を行う毎に表示データ
の取り込みを行うため、その表示データの転送処
理速度とマイクロコンピユータ2が行うその他の
制御等の関係で、同時に表示できる表示数を多く
することができない欠点がある。 In FIG. 1, each digit D 1 ,
D 2 ... D X are driven by digital drive signals DS 1 to DS Driven by segment drive signals S 1 to Sn.
The type of display displayed by this display body 1 is
If the capacity of the built-in memory of the microcomputer 2 is exceeded, the display data is stored in the external memory 3, and the display data is stored in the external memory 3 each time the display is performed.
I was importing display data from. However, the first
In the example shown in the figure, since display data is captured each time a display is performed, the number of displays that can be displayed simultaneously is increased depending on the transfer processing speed of the display data and other controls performed by the microcomputer 2. There is a drawback that it cannot be done.
(ハ) 考案の目的
本考案は上述した点に鑑みて為されたものであ
り、表示数が多く、且つ、表示の種類も多種あり
ながら、表示以外の処理をも行う予裕のある表示
装置を提供するものである。(c) Purpose of the invention The present invention has been made in view of the above-mentioned points, and is a display device that has a large number of displays and a wide variety of display types, and has the capacity to perform processing other than display. It provides:
(ニ) 考案の構成
本考案は、複数のデジツト電極と複数のセグメ
ント電極とを有する表示体と、前記複数のデジツ
ト電極をダイナミツク駆動するデジツト駆動信号
及び前記複数のセグメント電極を駆動するセグメ
ント駆動信号を出力する主表示制御回路と、前記
デジツト駆動信号と同期して前記主表示制御回路
から出力される同期信号を入力し、該同期信号に
基いてセグメント駆動信号を出力する副表示制御
回路とを備え、前記副表示制御回路のセグメント
駆動信号は前記主表示制御回路のセグメント駆動
信号と同一信号線を介して前記表示体に印加され
る構成である。(d) Structure of the invention The invention provides a display body having a plurality of digital electrodes and a plurality of segment electrodes, a digital drive signal for dynamically driving the plurality of digital electrodes, and a segment drive signal for driving the plurality of segment electrodes. a main display control circuit that outputs a segment drive signal; and a sub display control circuit that receives a synchronization signal output from the main display control circuit in synchronization with the digital drive signal and outputs a segment drive signal based on the synchronization signal. The segment drive signal of the sub-display control circuit is applied to the display body through the same signal line as the segment drive signal of the main display control circuit.
(ホ) 実施例
第2図は本考案の実施例を示すブロツク図であ
る。表示体4は、例えば螢光表示管から成り、
D1からDYまでのY個のデジツトと、各デジツト
D1〜DYに共通なn個のセグメントを有している。
主表示制御回路であるメインマイクロコンピユー
タ5は、ROM及びRAMを内蔵した4ビツトワ
ンチツプマイクロコンピユータであり、ROMに
格納されたプログラムに従つて、表示体4の各デ
ジツトD1〜DYをダイナミツク駆動するためのデ
ジツトスキヤン信号DS1〜DSYをデジツトD1〜DY
に供給すると共に、RAMに記憶された表示デー
タを用いてデジツトスキヤン信号DS1〜DSYに対
応するセグメント駆動信号S1〜Snを作成し各デ
ジツトD1〜DYのセグメントに印加する。また、
メインマイクロコンピユータ5は表示体4を駆動
する他に、ROMのプログラムに従つて、演算処
理したり、あるいは、外部装置を制御する制御信
号6を出力する。(E) Embodiment FIG. 2 is a block diagram showing an embodiment of the present invention. The display body 4 is made of, for example, a fluorescent display tube,
Y digits from D 1 to D Y and each digit
It has n segments common to D 1 to D Y.
The main microcomputer 5, which is the main display control circuit, is a 4-bit one-chip microcomputer with built-in ROM and RAM, and dynamically controls each digit D 1 to D Y of the display 4 according to a program stored in the ROM. Digital scan signals DS 1 to DS Y for driving digital scan signals DS 1 to DS Y
At the same time, segment drive signals S 1 -Sn corresponding to the digit scan signals DS 1 -DS Y are created using the display data stored in the RAM and applied to the segments of each digit D 1 -D Y. Also,
In addition to driving the display 4, the main microcomputer 5 performs arithmetic processing according to the program in the ROM, or outputs a control signal 6 to control an external device.
一方、副表示制御回路としてメインマイクロコ
ンピユータ5と並列運転されるサブマイクロコン
ピユータ7が設けられてある。サブマイクロコン
ピユータ7は、4ビツトワンチツプマイクロコン
ピユータであり、内蔵されたROMに格納された
プログラムに従つて、メインマイクロコンピユー
タ5との間でデータバス8を介してデータの送受
を行い、また、メインマイクロコンピユータ5か
ら、デジツトスキヤン信号DS1〜DSYの出力と同
期して出力される同期信号9を入力し、この同期
信号9によつてデジツトスキヤン信号DS1〜DSY
の状態を検出し、内蔵されたRAMに記憶されて
いる表示データに基いて、セグメント駆動信号
S′1〜S′nを出力する。サブマイクロコンピユータ
7のセグメント駆動信号S′1〜S′nが出力される端
子は、メインマイクロコンピユータ5のセグメン
ト駆動信号S1〜Snが出力される信号線10に接
続され、セグメント駆動信号S′1〜S′nは同一の信
号線10を用いて表示体4のセグメントに印加さ
れる。更に、サブマイクロコンピユータ7は、
ROMのプログラムに従つて演算処理をしたり、
あるいは、外部装置を制御する制御信号11を出
力する機能も有している。 On the other hand, a sub-microcomputer 7 which is operated in parallel with the main microcomputer 5 is provided as a sub-display control circuit. The sub-microcomputer 7 is a 4-bit one-chip microcomputer, and transmits and receives data to and from the main microcomputer 5 via the data bus 8 according to a program stored in a built-in ROM. A synchronization signal 9 output from the main microcomputer 5 in synchronization with the output of the digital scan signals DS 1 -DS Y is input, and this synchronization signal 9 causes the digital scan signals DS 1 -DS Y to be output.
The segment drive signal is detected based on the display data stored in the built-in RAM.
Output S′ 1 to S′n. The terminals to which the segment drive signals S' 1 to S'n of the sub-microcomputer 7 are output are connected to the signal lines 10 to which the segment drive signals S 1 to Sn of the main microcomputer 5 are output, 1 to S'n are applied to the segments of the display 4 using the same signal line 10. Furthermore, the sub-microcomputer 7
Perform calculations according to the ROM program,
Alternatively, it also has a function of outputting a control signal 11 to control an external device.
次に、第2図に示された実施例の動作を第3図
の波形図を用いて説明する。 Next, the operation of the embodiment shown in FIG. 2 will be explained using the waveform diagram in FIG. 3.
先ず、メインマイクロコンピユータ5のRAM
には表示すべきデータが多数記憶され、更に、サ
ブマイクロコンピユータ7のRAMには、メイン
マイクロコンピユータ5とのデータ転送によつて
表示すべき必要なデータがすでに記憶されてい
る。そして、メインマイクロコンピユータ5は予
め定められた周期に従つて、デジツトスキヤン信
号DS1〜DSYを出力する。デジツトスキヤン信号
DS1〜DSYは、第3図に示す如く、所定の期間
“H”となるパルスが所定の間隔(プランキング
期間)で順次出力される信号であり、“H”とな
つている期間、その信号が印加されたデジツトが
選択される。そこで、メインマイクロコンピユー
タ5のRAMに記憶された表示データを表示する
場合には、第3図のaの如く、メインマイクロコ
ンピユータ5はデジツトスキヤン信号DS1〜DSY
と同期する同期信号9を出力せず、RAMに記憶
された表示すべきデータを取り出し、このデータ
に基いて、デジツトスキヤン信号DS1〜DSYの出
力と同時にセグメント駆動信号S1〜Snを出力す
る。一方、サブマイクロコンピユータ7は、同期
信号9が印加されないため表示動作を行わず、セ
グメント駆動信号S′1〜S′nは出力しない。即ち、
サブマイクロコンピユータ7のセグメント駆動信
号S′1〜S′nを出力する端子は高インピーダンスあ
るいはフローテイング状態となる。従つて、メイ
ンマイクロコンピユータ5から出力されたセグメ
ント駆動信号S1〜Snによつて表示体4が駆動さ
れ、表示が為される。 First, the RAM of main microcomputer 5
A large amount of data to be displayed is stored in the sub-microcomputer 7, and necessary data to be displayed by data transfer with the main microcomputer 5 has already been stored in the RAM of the sub-microcomputer 7. Then, the main microcomputer 5 outputs digital scan signals DS 1 to DSY according to a predetermined cycle. digital scan signal
As shown in FIG. 3, DS 1 to DS Y are signals in which pulses that are "H" for a predetermined period are sequentially output at predetermined intervals (planking period); The digit to which that signal is applied is selected. Therefore, when displaying display data stored in the RAM of the main microcomputer 5, the main microcomputer 5 sends digital scan signals DS 1 to DS Y as shown in a of FIG.
The data to be displayed stored in the RAM is retrieved without outputting the synchronization signal 9 that is synchronized with the data, and based on this data, the segment drive signals S 1 to Sn are output at the same time as the digital scan signals DS 1 to D Y are output. . On the other hand, since the synchronizing signal 9 is not applied to the sub-microcomputer 7, the sub-microcomputer 7 does not perform a display operation and does not output the segment drive signals S' 1 to S'n. That is,
The terminals of the sub-microcomputer 7 that output the segment drive signals S' 1 to S'n are in a high impedance or floating state. Therefore, the display body 4 is driven by the segment drive signals S 1 to Sn outputted from the main microcomputer 5 to perform display.
一方、サブマイクロコンピユータ7のRAMに
記憶された表示データを表示する場合には、第3
図のbの如く、メインマイクロコンピユータ5
は、デジツトスキヤン信号DS1〜DSYと同期した
同期信号9を出力し、セグメント駆動信号S1〜
Snは出力せず、その出力端子を高インピーダン
スあるいはフローテイング状態とする。同期信号
9の印加されたサブマイクロコンピユータ7は、
同期信号9のパルスを計数すると共に、パルスの
立ち上がり及び立ち下がりを検出し、メインマイ
クロコンピユータ5が出力しているデジツトスキ
ヤン信号DS1〜DSYの状態、即ち、どのデジツト
が選択されているかを認識し、サブマイクロコン
ピユータ7のRAMに記憶された表示データに基
いて、セグメント駆動信号S′1〜S′nを出力する。
従つて、表示体4には、サブマイクロコンピユー
タ7のRAMに記憶された表示データに基いた表
示が為される。 On the other hand, when displaying display data stored in the RAM of the sub-microcomputer 7, the third
As shown in figure b, the main microcomputer 5
outputs the synchronization signal 9 synchronized with the digital scan signals DS 1 to D Y , and outputs the segment drive signals S 1 to
Sn does not output, and its output terminal is in a high impedance or floating state. The sub-microcomputer 7 to which the synchronization signal 9 is applied is
It counts the pulses of the synchronization signal 9, detects the rise and fall of the pulses, and recognizes the status of the digital scan signals DS1 to DSY output by the main microcomputer 5, that is, which digit is selected. Based on the display data stored in the RAM of the sub-microcomputer 7, segment drive signals S' 1 to S'n are output.
Therefore, the display 4 displays a display based on the display data stored in the RAM of the sub-microcomputer 7.
更に、第3図のcの如く、メインマイクロコン
ピユータ5が同期信号9を出力すると共に、メイ
ンマイクロコンピユータ5のRAMに記憶された
表示データに基いてセグメント信号S1〜Snを出
力し、また、サブマイクロコンピユータ7が同期
信号9に従つて、RAMに記憶された表示データ
に基いたセグメント駆動信号S′1〜S′nを出力する
ようにすることもできる。この場合、表示は、セ
グメント駆動信号S1〜Snとセグメント駆動信号
S′1〜S′nとの両方によつて駆動されることにな
り、メインマイクロコンピユータ5の意図する表
示とサブマイクロコンピユータ7の意図する表示
とが重さなり合うのである。即ち、多重表示とな
る。この多重表示に於いて、一方のセグメント駆
動信号、例えばS1〜Snが出力されるパルスのデ
ユーテイを他方のセグメント駆動信号S′1〜S′nよ
り小さく、例えば1/2,1/4とすることにより、セ
グメント駆動信号S1〜Snで表示される表示の輝
度が低下し、他方の表示との区別が行え得る。例
えば、図形表示と文字表示とを多重する場合で
は、デユーテイの小さいセグメント駆動信号S1〜
Snによつて図形の表示を行い、デユーテイの大
きいセグメント駆動信号S′1〜S′nで文字表示を行
うことにより、輝度の低い図形表示の中に輝度の
高い文字表示が多重化され、両方の表示が共に識
別できるのである。 Furthermore, as shown in FIG. 3c, the main microcomputer 5 outputs the synchronization signal 9 and also outputs segment signals S 1 to Sn based on the display data stored in the RAM of the main microcomputer 5. It is also possible for the sub-microcomputer 7 to output segment drive signals S' 1 to S'n based on display data stored in the RAM in accordance with the synchronization signal 9. In this case, the display shows segment drive signals S 1 to Sn and segment drive signals
The display intended by the main microcomputer 5 and the display intended by the sub microcomputer 7 overlap. In other words, multiple display is performed. In this multiplex display, one segment drive signal, for example, S 1 to Sn, has a pulse duty that is smaller than that of the other segment drive signal, S' 1 to S'n, for example, 1/2 or 1/4. By doing so, the brightness of the display displayed by the segment drive signals S 1 to Sn is reduced, and it is possible to distinguish one display from the other display. For example, in the case of multiplexing graphic display and character display, the segment drive signal S 1 ~
By displaying figures using Sn and displaying characters using segment drive signals S′ 1 to S′n with large duty, high-brightness character display is multiplexed into low-brightness graphic display, and both The two displays can be identified together.
(ヘ) 考案の効果
上述の如く本考案によれば、表示の個数が多
く、且つ、表示の種類が多い表示装置が、限られ
た記憶容量で、且つ、低速の動作をする表示制御
回路で実現できるものである。更に、副表示制御
回路はデジツトスキヤン信号の出力が不要である
ため端子の節約にもなる利点を有している。(f) Effects of the invention As described above, according to the invention, a display device with a large number of displays and many types of displays can be used with a display control circuit that has a limited storage capacity and operates at low speed. This is something that can be achieved. Furthermore, since the sub-display control circuit does not need to output a digital scan signal, it has the advantage of saving terminals.
第1図は従来例を示すブロツク図、第2図は本
考案の実施例を示すブロツク図、第3図は第2図
に示された実施例の動作を示すタイミング図であ
る。
主な図番の説明、4……表示体、5……メイン
マイクロコンピユータ、7……サブマイクロコン
ピユータ、8……データバス、9……同期信号。
FIG. 1 is a block diagram showing a conventional example, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a timing diagram showing the operation of the embodiment shown in FIG. Explanation of main figure numbers, 4...Display body, 5...Main microcomputer, 7...Sub microcomputer, 8...Data bus, 9...Synchronization signal.
Claims (1)
を有する表示体と、前記複数のデジツト電極をダ
イナミツク駆動するデジツト駆動信号及び前記複
数のセグメント電極を駆動するセグメント駆動信
号を出力する主表示制御回路と、前記デジツト駆
動信号と同期して前記主表示制御回路から出力さ
れる同期信号を入力し、該同期信号に基いて、前
記デジツト駆動信号と同期したセグメント駆動信
号を出力する副表示制御回路とを備え、前記副表
示制御回路のセグメント駆動信号は前記主表示制
御回路のセグメント駆動信号と同一信号線を介し
て前記表示体に印加されることを特徴とする表示
装置。 a display body having a plurality of digit electrodes and a plurality of segment electrodes; a main display control circuit that outputs a digit drive signal for dynamically driving the plurality of digit electrodes and a segment drive signal for driving the plurality of segment electrodes; a sub-display control circuit that receives a synchronization signal output from the main display control circuit in synchronization with the digital drive signal, and outputs a segment drive signal synchronized with the digital drive signal based on the synchronization signal; A display device characterized in that the segment drive signal of the sub-display control circuit is applied to the display body via the same signal line as the segment drive signal of the main display control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19741083U JPS60104880U (en) | 1983-12-22 | 1983-12-22 | display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19741083U JPS60104880U (en) | 1983-12-22 | 1983-12-22 | display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60104880U JPS60104880U (en) | 1985-07-17 |
JPH0125982Y2 true JPH0125982Y2 (en) | 1989-08-03 |
Family
ID=30755688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19741083U Granted JPS60104880U (en) | 1983-12-22 | 1983-12-22 | display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60104880U (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52128022A (en) * | 1976-04-20 | 1977-10-27 | Sharp Corp | Displaying method |
-
1983
- 1983-12-22 JP JP19741083U patent/JPS60104880U/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52128022A (en) * | 1976-04-20 | 1977-10-27 | Sharp Corp | Displaying method |
Also Published As
Publication number | Publication date |
---|---|
JPS60104880U (en) | 1985-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926166A (en) | Display driving system for driving two or more different types of displays | |
US8922539B2 (en) | Display device and clock embedding method | |
JPH01287600A (en) | Display device and operation thereof | |
JPH0120751B2 (en) | ||
KR930014238A (en) | Display | |
JPH0125982Y2 (en) | ||
CN216671171U (en) | Pixel driving device and display device | |
JPH08194455A (en) | Display apparatus composed of plurality of display units andof one control circuit | |
JP2674109B2 (en) | LCD display | |
JPS60180338A (en) | Parallel serial converting system | |
CN213635161U (en) | Dot-matrix nixie tube | |
KR100409050B1 (en) | Controller driver for vacuum fluorescent display | |
JP2569476B2 (en) | LCD drive display | |
JP2931387B2 (en) | Display device | |
JPS61262792A (en) | Dynamic driver for level meter | |
JP2791415B2 (en) | LCD drive system | |
JPH01231095A (en) | Display interface | |
JP2508553B2 (en) | Fluorescent display tube drive circuit | |
KR950003980B1 (en) | Interface | |
JP2554080B2 (en) | Display device | |
JP2001282186A (en) | Led display device | |
JPH01189695A (en) | Led display device | |
JPS604988A (en) | Image display | |
JPH0426886A (en) | Plate type display device | |
JPS6230299A (en) | Dot matrix light emitting display unit |