JPS59108460A

JPS59108460A - 固体撮像装置

Info

Publication number: JPS59108460A
Application number: JP57217753A
Authority: JP
Inventors: Masaharu Imai; 今井　正晴; Junichi Nishizawa; 潤一西澤; Soubee Suzuki; 鈴木　壮兵衛; Naoshige Tamamushi; 玉蟲　尚茂
Original assignee: Olympus Corp; Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1982-12-14
Publication date: 1984-06-22
Also published as: DE3345147A1; DE3345147C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は固体撮像装置に関するものである。　・従来固
体撮像装置としてはＯＯＤ等の電荷転送素子を用いるも
のや、ＭＯＳ）ランジスタを用いるものなどが広く用い
られている。しかし、これらの固体撮像装置は電荷転送
時に［４の洩れがあること、光検出感度が低いこと、集
積度が上から・・ないことなどの問題がある。このよう
な間類を一′挙に解決するものとして、静電誘導トラン
ジスタ（５ｔａｔｉＯＩｎ６ｕａｔｉｏｎ　Ｔｒａｎｓ
ｌｓｔｏｒの頭文字をとってＳＩＴと呼ばれている）を
用いたものが新たに提案されている。例えば特開昭５５
−１５２２９号　−゛公報には、マトリックス状に配列
したＳＩＴのソースを行導線に接続し、ドレインを列導
線に接続し、ゲートをクリア導線に接続した固体撮像装
置が示されている。また、このような固体撮像装置をさ
らに発展させたものとして、ゲートにコンテ“□ンサを
接続したものが考えられている。第１図ＡおよびＢはこ
のよりなＳＩＴの構造を示す断面図および平面図である
。

第１図ＡおよびＢに示すように、Ｐ型基板１上にＳＩＴ
のソースを構成するｎ型埋込層２を形　１成すると共に
ｎ−型エピタキシャル層８を成長させ、このエピタキシ
ャル層８の表面に熱拡散法等によりｎ＋ドレイン領域４
お工びＰ＋ゲート領域５を形成する。ドレイン領域４の
拡散深さは、これとソース領域２との間に形成するチャ
ンネル領域・の開閉を確実に行々うために、ゲート領域
５の拡”散深さよりも浅くする。ドレイン領域４にはド
レイン電極６を接合して設け、ゲート領域５には絶縁層
７を介してゲート電極８を設けることによりすなわちＭ
ＩＳ構造とすることによりゲートコンデンサを形成する
。また、隣接するＳＩＴは、それらの間にエピタキシャ
ル層８を分離するように絶縁層９を設けて相互に電気的
に分離する。

このような構成においては、光入力のない定常状態にお
いてゲート領域５をソース領域２に対しＭで逆バイアス
に設定すわば、チャンネル領域は空乏化されるから、ソ
ースドレイン間が順方向にバイアスされてもソースドレ
イン間には電流が流れない。このような状態で、光入力
によって正孔−電子対が発生すると、電子はソース領域
２またはＩ・ドレイン領域４に向かい蓄積またははき出
さね、正孔はゲート領域５に蓄積されてＭＩＳ構造によ
るゲートコンデンサを充電し、ゲート電位をΔｖＧだけ
変化させる。ここで、ゲートコンデンサノ容量と、エピ
タキシャル層８に対する空乏層容址と−・・・の和を０
゜、光入力によって発生され、ゲート領１域５に蓄積さ
れた電荷量をＱＬとすると、ΔＶｏ＝　ＱＩ、／、ｏと
なる。成る蓄積時間が経過した後、ゲート電極８にゲー
ト読出しパルスφＧを与えると、ゲート電位はφＧにΔ
ｖｏが加わったものとな。

す、ゲート領域５とドレイン領域４との間の電位は低下
して空乏層が減少し、ソース−ドレイン間に光入力に対
応したドレイン電流が流れる。このドレイン電流はＳＩ
Ｔの増幅作用のためΔｖｏが増幅度倍されたものとなり
、大きなものとなる。１１．。

た、ＳＩＴのソースとじレインとを入れ替えても同様の
動作をするものである。

第２図人は上述したＳＩＴをマトリックス状に配列して
構成した固体撮像装置の回路構成を示すものであり、第
２図Ｂは同じくその動作を説明す。

るための信号波形図である。各５ＩＴＩＯ−１，１０−
２・・・・・・は上述した↓うにノーマリオフ形のｎチ
ャネルＢＩＴで、光入力に対する出力ビデオ信号をＸＹ
アドレス方式で読み出すようにしている。各画素を構成
するＪＴのソースは共通のリセット−１、線１１に接続
してバイアス電圧ｖ８を印加し、Ｘ方□向に配列された
一行のＳＩＴ群のゲートは、行ライン１２−１．１２−
２・・・・・・を介して垂直選択シフトレジスタ１Ｂに
接続する。また、Ｙ方向に配列さねた一列のＳＩＴ群の
ドレインは列ライン１４−１゜１４−２・・・・・・に
接続し、とわらの列ラインはそれぞれ水平選択シフトレ
ジスター５によって選択駆動される水平選択トランジス
ター６−１．１６−２・・・を介してビデオライン１７
に共通に接続する。

このビデオライン１７には負荷抵抗１８を経て電゛−圧
Ｖ　を印加する＠今、リセット線１１へのバイアス電圧ｖｓを適切に、例
えば零ボルトに設定して、１つのＳＩＴ画素の出力が読
出される場合について考えてみる。

例えば、垂直選択シフトレジスター８から行うイ□ン１
２−１に行選択パルスφＧ１を供給している期間に、水
平選択シフトレジスター５から水平選択トランジスター
６−ＩＫｉ出しパルスφＤ□を印加すると、３ＩＴ１０
−１が選択され、この５ＩＴＩＯ−１には負荷抵抗１８
、ビデオライン１７、水平選択パトランジスター６−１
および列ライン１４−１を経１てドレイン電流が流れ、
出力端子１９に出力電圧■ｏｕｔが発生する。上述した
ようにこのドレイン電流はゲート電圧の関数であり、こ
のゲート電圧は光入力の関数と々るから、暗時の出力電
圧からの□増加分Δｖｏｕ　ｔは光入力に対応した電圧
となる。しかも、この電圧Δ■ｏｕｔはＳＩＴの増幅作
用によりΔｖＧが増幅度倍された大きなものとなる。次
に、水平選択シフトレジスター５から水平選択トランジ
スタ１６−２に読出しパルスφＤｚ”与えてＳ　Ｉ　Ｔ
　”’１０−２の読出しを行ない、−桁分の読出しが終
了したら、垂直選択シフトレジスター８から次の行に行
選択パルスφＧ２を与えて、その行の１３ＩＴを１諏次
に読出す。

しかしながら、−上述した固体撮像装置において１は、
入射光の強度が高いとＱＬが非常に大きくなってΔｖＧ
が高くなり、始めに設定した逆バイアス値Ｖに対し、ｖ
Ｇ十Δ■Ｇ（ΔｖＧ〉０）がＳＩＴの設定ソース電位ｖ
ｓに対するピンチオフ電圧Ｖ、を上まわると、そのＳＩ
Ｔが選択されていなくてもこれ−・・が不所望に導通し
て他の選択している行ラインか□ら流れ出次信号電流と
共に同一の列ラインを経て電、流が流れ、画素間の信号
干渉を起す不具合がある。このため、か＼る固体撮像装
置は露光量に制限があり、実用上間順であった。

本発明の目的は、上述した不具合を解決し、入射光の強
度が高くても画素間の信号干渉を起すことなく、゛各画
素信号を有効に読出し得るよう適切に構成した固体撮像
装置を提供しようとするものである。

本発明の固体撮像装置は、入射光を受光する感光用トラ
ンジスタと、この感光用トランジスタでの光電変換出力
を選択的に読出す読出し用トランジスタとを有し、それ
らの主電流通路を直列に接続して成る固体撮像素子を、
複数の行線および列ｌ線で構成されるマトリックスの各
交点にそれぞれ設け、これら行線および列線に前記固体
撮像素子の読出し用トランジスタを接続し、その感光用
トランジスタをリセット線に接続したことを特徴とする
ものである。

以下図面を参照して本発明の詳細な説明する。′第８図
ＡおよびＢは本発明の固体撮像装置に用いる固体撮像素
子の一例の構成を示す断面図および平面図である。本例
では、感光用トランジスタ２１および読出し用トランジ
スタ２２を共にＳＩＴ構造として同−基板に形成する。

すなわち、Ｐ型基板２８上に感光用５ＩＳ２］のドレイ
ン領域および読出し用５ＩＴ２２のソース領域を構成す
るｎ＋埋込層２４を形成すると共に、これら基板２８お
よび埋込層２４上にｎ−エピタキシャル層ｇ５を　１パ
成長させ、このエピタキシャル層２５の表面に、感光用
５ＩＴ２１を構成するｎ　ソース領域２６、Ｐ＋ゲート
領域２７および読出し用ＳＩＴ’２を構成するｎ＋ドレ
イン領域２８、Ｐ＋ゲート領域２９をそれぞれ熱拡散法
等により形成する。感光用　１ＳＩＴ２１および続出し
用５ＩＴ２２は、５ＩＴ２１のドレイン領域および５Ｉ
Ｔ２Ｂのソース領域を共通のｎ＋埋込層２４をもって構
成する以外は、とのｎ＋埋込層２４からエピタキシャル
層２５の表面に亘って設けた絶縁層８０によって電気的
に分離２・・することによりそれらの主電流通路を直列
に接続□し、また隣接する固体撮像素子間はＰ型基板２
Ｂからエピタキシャル層２５の表面に亘って同様に絶縁
層８０を設けて相互に電気的に分離する。感光用ＳＩ’
１４１のソース領域２６にはソース電極８１を接合して
設け、また読出し用ＳＩＴ２ｇのドレイン領域２８およ
びゲート領域２９にｕ　−ｔ　ｈ。

ぞれドレイン電極８２およびゲート電極８Ｂを接合して
設け、その他の表面は表面絶縁膜８４で被覆する。すな
わち、本例では感光用ＳＩＴ　２１に′□はゲート電極
を設けない。したがって、ゲート電極による透過光量損
失がないから、短波長感度を向上させることができる。

また、本例のように感光用５ＩＴ２１と読出し用５ＥＴ
２２との分離お↓びこれら感光用ＳＩＴと読出し用ＳＩ
Ｔとから成る　−固体撮像素子間の分離を絶縁層８０に
↓つて行えば、それらの電気的分離をほぼ完全にできる
から電流の制御性、増幅特性が良好となる。

第４１凶ＡおよびＢは本発明の固体撮像装置に用いる固
体撮像素子の他の例の構成を示す断面図お−・・よび平
面図である。本例では、感光用５ＩＳ２１と゛続出し用
５ＥＴ２．２との分離およびこれら感光用ＢＩＴと読出
し用ＳＩＴとから成る固体撮像素子間の分離を、上述し
た絶縁層８０によらず、ｎ−エピタキシャル層２５の表
面に゛Ｐ＋分離ゲート領域□８６を形成すると共にこの
分離ゲート領域８６に分離ゲート電極８７を接合して設
け、この分離ゲート電極８７に所定の電圧を印加するこ
とに工り分離ゲート領域８６下のエピタキシャル層ｚ５
に空乏層を形成して行なうようにした点のみが、第１′
８図のものと異なる本のであり、第８図に示す符号と同
一符号は同一のものを表わす。この↓うに分離ゲート領
域８６を形成し、これにノ（イアスを与えることにより
形成される空乏層によって素子間の分離および素子中の
感光用ＳＩＴ？に１と読出し１・用５ＩＴ２２との電気
的分離を行なう場合には、素子の高密度化が計りる利点
がある。

第５図は本発明の固体撮像装置の要部の一例の構成を示
す回路図である。本例では、第８図あるいは第４図に示
した固体撮像素子を同一基板に多−・・数個マトリック
ス状に形成したものを用いる。各□固体撮像素子４０−
１．４０−２．・・・の感光用ＳＩＴのソースは共通の
リセット線４１に接続してバイアス電圧Ｖを印加し、Ｘ
方向に配列された一行の素子群の読出し用ＳＩＴのゲー
トは、行ライン４２−１．４２−２．・・・を介して垂
直選択シフトレジスタ４Ｂに接続する。また、Ｙ方向に
配列された一列の素子群の読出し用ＳＩＴのドレインは
列　゛ライン４４−１．４４−２．・・・に接続し、こ
れらの列ラインはそれぞれ水平選択シフトレジスタ４５
１□′によって選択駆動される水平選択トランジスタ４
６−１．４６−２．・・・を介してビデオライン４７に
共通に接続する。このビデオライン４７には負荷、抵抗
４８を経て電圧Ｖ。ｆ：印加し、垂直選択シフトレジス
タ４Ｂ、水平選択シフトレジスタ４５１を第２図におい
て説明したと同様に制御して出力端子４９から時系列的
な画素情報を得るようにする。

か＼る構成において、ある列ラインが選択された場合、
その列ラインに接続された一列の素子群・・の読出（７
用ＳＩＴのうち、行ラインが選択されて　□いる素子の
読出し用ＳＩＴを除き、他の読出し用ＳＩＴはこれと直
列に接続された感光用ＳＩＴのゲート電位が上昇してピ
ンチオフレベル以上に達していても、読出し用ＳＩＴを
介して高いドレイン電位が印加されることはないから、
電流は流れず、したがって画素間の信号干渉は起らない
。また、こ＼で感光用ＳＩＴのゲート電位が更に上昇し
、そのソース電位（リセット線４１に印加するバイアス
電圧ｖｓ）に対して順方向にバイアスされ１°゛てゲー
ト領域に蓄積された一定鎗以上の正孔がソースを通して
はき出されても、感光用ＳＩ’ｌ’のオン動作に結びつ
くことはない。なお、素子のリセットはリセット＋ＩＪ
４１に印加するバイアス電圧ｖ８をパルス的に引下げて
、各感光用ＳＩＴのソース　１・−ドレイン間を強制的
に順方向にバイアスすることにより全素子同時に行なう
ことができる。

本例においては、入射光の強度が高く感光用ＳＩＴのゲ
ート電位がピンチオフレベル以上になっても、続出用Ｓ
Ｉ’ｌ’が選択されない限り、この−・・・読出し用Ｓ
工Ｔおよび感光用ＳＩＴを通して電流カド流れることは
ないから、画素間の不所望な信号干渉が生じない。また
、各素子を第８図および第４図に示したように、その感
光用ＳＩＴにゲート電極を設けず、これをフローティン
グにして入射光を受光するようにしたから、電極による
入射光、特に短波長成分の透過損失がなく、したがって
分光特性を向上させることができる。

なお、本発明は上述した例にのみ限定されるものではな
く、幾多の変形または変更が可能である８・・例えば上
述した例では固体撮像素子を構成する感光用および読出
し用トランジスタをそれぞれＳＩＴをもって構成したが
、これらをそれぞれ電界効果トランジスタ（ＦＥＴ）を
もって構成することもできるし、一方をＳＩＴ、他方１
ＦＥＴをもって構・成することもできる。また、これら
トランジスタはｎチャンネル型に限らずｎチャンネル型
で構成することもできる。更に、第８図および第４図で
は感光用ＳＩＴ　２１のドレイン領域および読出し用５
ＩＴ２　ｍのソース領域を共通のｎ埋込層２４・・をも
って形成することにより、感光用５ＩＴ２１お１よび読
出し用ＳＩＴ　２２の各主電流通路を直列に接続するよ
うにしたが、各領櫨を分離して形成してこれらを電気的
に接続する等の他の方法により接続することもできる。

更にまた、第５図においては全ての固体撮像素子４０−
１．４０−１．・・・の感光用ＳＩＴのソースを共通の
リセット線４１に接続して同時にリセットする工うにし
たが、リセット線４１を行毎に分離して行毎にリセット
することもできる。

以上述べたように本発明によれば、入射光の強度が高く
ても画素間の信号干渉を起すことなく、各画素信号を有
効に読出すことができるから、露光量が制限されること
はない。

【図面の簡単な説明】

第１図ＡおよびＢはＳＩＴの構成を示す断面図および平
面図、第２図ＡおよびＢはＳＩＴを用いる固体メ像装置の構成
およびその動作ｔ−説明するための回路図および信号波
形図、第８図ＡおよびＢは本発明の固体撮像装置に用□いる固
体撮像装置の一例の構成を示す断面図および平面図、第４図Ａお工びＢは同じく他の例の構成を示す断面図お
よび平面図、第６図は本発明の固体撮像装置の要部の一例の構成を示
す回路図である。２１・・・感光用ＳＩＴ　　　２２・・・読出し用ＳＩ
’ｌ’２Ｂ・・・ｐ型基板　　　　２４・・・ｎ　埋込
層２５・・・ｎ−エピタキシャル層２６・・・ｎ　ソース領域２７．２９・・・ｐゲート領域２８・・・ｎ　ドレイン領域　８０・・・絶縁層８１・
・・ソース電極　　　８２・・・ドレイン電極８Ｂ・・
・ゲート電極　　　８４・・・表面絶縁膜８６−・・ｐ
分離ゲート領域８７・・・分離ゲート電極４０−１．４
０−２・・・固体撮像装置４１・・・リセット線　　４
２−１．４２−２・・・行ライン４８・・・垂直選択シ
フトレジスタ４４−１．４４−２・・・列ライン４５・・・水平選択シフトレジスタ４６−１．４６−２・・・水平選択トランジスタ４７・
・・ビデオライン　　４８・・・負荷抵抗４９・・・出
力端子。特許出願人　　オリンパス光学工業株式会社同　出願人
　　西　　澤　　潤　　− 第１図第２図 ψＤｆ−ローー→→几−ヨ。第５図手続補正書昭和５９年　３　月８　日、事件の表示昭和５７年　特　許　願第２１７７５３号：０発明の名
称固体撮像装置、補正をする者事件との関係　特許出願人（０３７）　　オリンパス光学工業株式会社西　　澤　
　潤　　− 補正の対象　明細書の「発明の詳細な説明」の欄補正の
内容（別紙の通り）１明細書第１２頁第１３行の「素子Ｊ？ｉ：ｒ感光用５
ＩＴＪに訂正し、向頁第１５〜１６行°の「ソース−ドレイン」を１ゲー
ト−ソース」に訂正する。（２）３１３−

Claims

【特許請求の範囲】

１　入射光を受光する感光用トランジスタと、この感光
用トランジスタの光重変換出力を選択的に読出す読出し
用トランジスタとを有し、それらの主電流通路を直列に
接続して成る固体撮像素子を、複数の行線および列線で
構成されるマトリックスの各交点にそれぞれ設け、これ
ら行線および列線に前記固体撮像素子の１”続出し用ト
ランジスタを接続し、その感光用トランジスタをリセッ
ト線に接続したことを特徴とする固体撮像装置。