JPS5848135A - デ−タバス制御方式 - Google Patents
デ−タバス制御方式Info
- Publication number
- JPS5848135A JPS5848135A JP56146860A JP14686081A JPS5848135A JP S5848135 A JPS5848135 A JP S5848135A JP 56146860 A JP56146860 A JP 56146860A JP 14686081 A JP14686081 A JP 14686081A JP S5848135 A JPS5848135 A JP S5848135A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- computer
- bus
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータバス制御方式に係り、複数の信号線より
なる共通パスに接続する計算機又はこれに相当する装置
間のデータ転送に際し、特に全ての計算機は同一の方法
で共通パスを専有し、簡単な取り決めにより高速のデー
タ転送を行ないうるデータバス制御方式に関量る。
なる共通パスに接続する計算機又はこれに相当する装置
間のデータ転送に際し、特に全ての計算機は同一の方法
で共通パスを専有し、簡単な取り決めにより高速のデー
タ転送を行ないうるデータバス制御方式に関量る。
従来のデータバス制御方式におけるデータ転送の１例を
第１図を用いて説明する・第１図中、１は共通パスであ
り、Ａ１． Ｂｔ 、 ０１は夫々共通パスｌを介して
データ転送を行なう計算機であり、又ｒ）ｌはパス制御
計算機である。共通パス１はこれに接続する計算機どう
しのデータ転送を行なうための複数のデータ線と、複数
の制御線とより構成されている。計算機ＡＩ 、 Ｂｌ
、 ０１は送信情報が発生すると、適当な時間にパス
制御計算機Ｄ１の許しを得て共通パスｌを専有し、デー
タにあて先アドレスをつけてバイト単位又はワード単位
で共通パス１のデータ線に送出する。又計算機ＡＩ 。
第１図を用いて説明する・第１図中、１は共通パスであ
り、Ａ１． Ｂｔ 、 ０１は夫々共通パスｌを介して
データ転送を行なう計算機であり、又ｒ）ｌはパス制御
計算機である。共通パス１はこれに接続する計算機どう
しのデータ転送を行なうための複数のデータ線と、複数
の制御線とより構成されている。計算機ＡＩ 、 Ｂｌ
、 ０１は送信情報が発生すると、適当な時間にパス
制御計算機Ｄ１の許しを得て共通パスｌを専有し、デー
タにあて先アドレスをつけてバイト単位又はワード単位
で共通パス１のデータ線に送出する。又計算機ＡＩ 。
Ｂｌ、０１は、常時共通パスｌ上のデータを監視してお
り、それが自局あてのデータでなければ無視し、自局あ
てであれば内部のメモリに取り込む。
り、それが自局あてのデータでなければ無視し、自局あ
てであれば内部のメモリに取り込む。
バス制御計算機力は、計算機ＡＩ、Ｂｌ、０１と同様の
動作を合せもっていてもよいが、その他に、パスを専有
する権利をどの計算機に与えるかを決定するシステム全
体の制御を行なう。パス専有権の与え方にはいろいろあ
るが、例えば次の様な方法がある。即ち、パス制御計算
機は、ポーリングメツセージとして定義された特殊の情
報をシステム内の一つの計算機に送る＠各計算機はポー
リングメツセージが自局あてでなければ無視するが、自
局あてであれば、その時点でバス専有権を得ることがで
きる。バス専有権を得た計算機は、その時点で送信した
データがあれば適当なあて先アドレスをつけてデータを
共通パスに送出することができる。計算機はデータを送
信し終ると、何らかの方法でパス専有権を放棄する旨、
制御計算機に通知する。又計算機はポーリングメツセー
ジを受けた時点で、送信データが無ければデータ送信は
行なわず、直ちにバス専有権を放棄する。
動作を合せもっていてもよいが、その他に、パスを専有
する権利をどの計算機に与えるかを決定するシステム全
体の制御を行なう。パス専有権の与え方にはいろいろあ
るが、例えば次の様な方法がある。即ち、パス制御計算
機は、ポーリングメツセージとして定義された特殊の情
報をシステム内の一つの計算機に送る＠各計算機はポー
リングメツセージが自局あてでなければ無視するが、自
局あてであれば、その時点でバス専有権を得ることがで
きる。バス専有権を得た計算機は、その時点で送信した
データがあれば適当なあて先アドレスをつけてデータを
共通パスに送出することができる。計算機はデータを送
信し終ると、何らかの方法でパス専有権を放棄する旨、
制御計算機に通知する。又計算機はポーリングメツセー
ジを受けた時点で、送信データが無ければデータ送信は
行なわず、直ちにバス専有権を放棄する。
パス制御計算機は、ポーリングメツセージを送った計算
機がバス専有権を放棄したことを知ると、今変は違う計
算機に対してポーリングメツセージを送る。この様にし
て、パス制御計算機の指示に従って共通パスを介して複
数の計算機がデータ転送を行なう。
機がバス専有権を放棄したことを知ると、今変は違う計
算機に対してポーリングメツセージを送る。この様にし
て、パス制御計算機の指示に従って共通パスを介して複
数の計算機がデータ転送を行なう。
従来の他の方法としては、パス制御計算機がいちいち、
順次ポーリングメツセージを出すのではなく、送信デー
タのそろった計算機が、パス制御計算機に共通パス内の
適当な信号線を使用して割込みをかけ、ポーリングメツ
セージに相当するものを勧誘するものがある。
順次ポーリングメツセージを出すのではなく、送信デー
タのそろった計算機が、パス制御計算機に共通パス内の
適当な信号線を使用して割込みをかけ、ポーリングメツ
セージに相当するものを勧誘するものがある。
このように、複数の計算機が共通のパスを介してデータ
転送を行なう場合、計算機にバス専有権を与えるために
、特殊の計算機が存在するのが通常である。
転送を行なう場合、計算機にバス専有権を与えるために
、特殊の計算機が存在するのが通常である。
しかるに、上記各従来の方式によれば、特殊な機能をも
つバス制御計算機がシステム内に一つだけあるのみのた
め、バス制御計算機が故障した場合、システム全体の故
障、につながる。又パス専有槽を各計算機に与える手順
が面倒であり、そのための無駄時間があるという欠点が
あった。
つバス制御計算機がシステム内に一つだけあるのみのた
め、バス制御計算機が故障した場合、システム全体の故
障、につながる。又パス専有槽を各計算機に与える手順
が面倒であり、そのための無駄時間があるという欠点が
あった。
本発明は上記欠点を除”去したものであり、共通バスの
専有槽を制御する特殊の計算機が存在せず、全ての計算
機が簡単な、しかも同じ方法で共通バスを専有できるよ
うにし、これにより計算機相互間でデータ転送を可能と
し、かつ有効な−データだけを共通バスに流すことによ
り、高い共通バス利用率が得られるようにしたデータバ
ス制御方式を提供することを目的とする。
専有槽を制御する特殊の計算機が存在せず、全ての計算
機が簡単な、しかも同じ方法で共通バスを専有できるよ
うにし、これにより計算機相互間でデータ転送を可能と
し、かつ有効な−データだけを共通バスに流すことによ
り、高い共通バス利用率が得られるようにしたデータバ
ス制御方式を提供することを目的とする。
以下、第２図以下を参照して本発明の一実施例につき説
明する。第２図は本発明になるデータバス制御方式の一
実施例のブロック系統図を示す。
明する。第２図は本発明になるデータバス制御方式の一
実施例のブロック系統図を示す。
第２図中、２は本発明の要旨に係る共通バスであり、３
はクロック発生装置である。Ａ２ 、 Ｂ２ 。
はクロック発生装置である。Ａ２ 、 Ｂ２ 。
０２ 、 Ｄ２は共通バスを介してデータ転送を行なう
計算機である。
計算機である。
共通バス２は、２本の異なるクロック線、１本のパス専
有線、１本のアドレスタグ線、１本の応答タグ線、１、
本のパリティチェック用の線を含む９゛本のデータ線よ
りなる。クロック発生装置３は、これら９本のデータ線
のうち２本の異なるクロック線を駆動する。次に共通バ
ス２の信号線について説明する。
有線、１本のアドレスタグ線、１本の応答タグ線、１、
本のパリティチェック用の線を含む９゛本のデータ線よ
りなる。クロック発生装置３は、これら９本のデータ線
のうち２本の異なるクロック線を駆動する。次に共通バ
ス２の信号線について説明する。
第１のクロック線は、共通バス２の動作の同期をとるも
のであり、クロック発生装置３により駆動される。全て
の計算機はこのクロックに同期してデータ転送にかかわ
る動作を行なう。
のであり、クロック発生装置３により駆動される。全て
の計算機はこのクロックに同期してデータ転送にかかわ
る動作を行なう。
第２のクロック線は、第１のクロック線をＮ分 周した
クロック線で、クロック発生装置３により駆動され、各
計算機が矛盾なく共通バス２を専有できるようにするた
めのタイミングを与える。分周比Ｎはシステムに応じて
変えることができる。
クロック線で、クロック発生装置３により駆動され、各
計算機が矛盾なく共通バス２を専有できるようにするた
めのタイミングを与える。分周比Ｎはシステムに応じて
変えることができる。
ここで、共通バス２に接続する計算機の数をＭとすると
、Ｍ≦Ｎでなければならない。
、Ｍ≦Ｎでなければならない。
パス専有線は、各計算機により常に監視されており、例
えば論理りを有意とした場合、バネ専有線が有意′Ｌ′
のときは、共通バス２の専有槽を得ることはできない。
えば論理りを有意とした場合、バネ専有線が有意′Ｌ′
のときは、共通バス２の専有槽を得ることはできない。
このバス専有線が“Ｈ’のときは、クロック’Ｈ”とク
ローツク“Ｌ’で定まる各計算機特有のタイミングでこ
のパス専有線を有意′Ｌ″に駆動することができる。こ
のパス専有線を“Ｌ”に駆動した計算機が共通バス２の
専有槽を得、データを送信するこ瀝ができる。
ローツク“Ｌ’で定まる各計算機特有のタイミングでこ
のパス専有線を有意′Ｌ″に駆動することができる。こ
のパス専有線を“Ｌ”に駆動した計算機が共通バス２の
専有槽を得、データを送信するこ瀝ができる。
アドレスタグ線は、共通バス２を専有した計算機により
Ｌ１に駆動される。なお、これと同時に９本のデータ線
にあて先アドレスが送出される〇データタグ線は、共通
バス２を専有した計算機があて先アドレス送出後“Ｌ′
に駆動される。なお、これと同時に送信データが送出さ
れる。
Ｌ１に駆動される。なお、これと同時に９本のデータ線
にあて先アドレスが送出される〇データタグ線は、共通
バス２を専有した計算機があて先アドレス送出後“Ｌ′
に駆動される。なお、これと同時に送信データが送出さ
れる。
応答タグ線は、受信側の計算機により駆動され１送信側
の計算機がデータを送出し終ると、応答タグ線は１Ｌ”
に駆動され、同時に応答情報がデータ線に送出される。
の計算機がデータを送出し終ると、応答タグ線は１Ｌ”
に駆動され、同時に応答情報がデータ線に送出される。
データ線は、アドレスデータ、応答情報を転送する線で
、１本のパリティチェック用のラインを含む。
、１本のパリティチェック用のラインを含む。
パス専有線以下データ線までの各線は、例えばオープン
コレクタの如き回路構成により各計算機に接続されてお
り、信号線の値は各計算機が出力する信号のワイヤード
オアの値となる。従って、いずれか一つの計算機が有意
“Ｌ″信号出力すると、その信号線は１Ｌ”となり、そ
れ以外の信号線は′Ｈ”となる。
コレクタの如き回路構成により各計算機に接続されてお
り、信号線の値は各計算機が出力する信号のワイヤード
オアの値となる。従って、いずれか一つの計算機が有意
“Ｌ″信号出力すると、その信号線は１Ｌ”となり、そ
れ以外の信号線は′Ｈ”となる。
次に、複数の計算機がバス制御計算機のない状態でどの
ようにして共通バスを専°有し、データ転送を行なうか
を第３図を併せ説明する。第３図は本発明方式によるデ
ータ転送を説明するためのタイムチャートの一例である
。
ようにして共通バスを専°有し、データ転送を行なうか
を第３図を併せ説明する。第３図は本発明方式によるデ
ータ転送を説明するためのタイムチャートの一例である
。
第３図中、一点鎖線はクロック発生回路３が、実線はデ
ータを送信する計算機が、二点鎖線はデータを受信する
計算機がそれぞれ駆動される信号である。ＡＤは相手先
アドレス、ＤＴは送信データ、Ｒ１は応答情報１である
ことを示す。
ータを送信する計算機が、二点鎖線はデータを受信する
計算機がそれぞれ駆動される信号である。ＡＤは相手先
アドレス、ＤＴは送信データ、Ｒ１は応答情報１である
ことを示す。
ここで、共通バス２に接続する計算機には次のような条
件で固有のアドレスｉが付されている。
件で固有のアドレスｉが付されている。
０≦ｉ≦Ｍ−１
ここで、前記した如く、Ｍは共通バス２に接続した計算
機の数であり、クロック“Ｈｍと′Ｌ”の分局比Ｎに対
してはＭ≦Ｎなる関係がある。
機の数であり、クロック“Ｈｍと′Ｌ”の分局比Ｎに対
してはＭ≦Ｎなる関係がある。
計算機が共通バス２を専有したことを示すバス専有線を
“Ｌ”に駆動できるのは、例えば次のタイミングである
。即ち、アドレスｉの計算機は、第２のクロック信号の
立ち上がりから数えて第１のクロック信号のｉ回目の立
ち上がりに同期してバス専有線を′Ｌ”にすることがで
きる。いずれか一つの計算機がバス専有線を“Ｌ″にし
たら、これがＨ”に戻るまでパス専有槽を得ることはで
きない。
“Ｌ”に駆動できるのは、例えば次のタイミングである
。即ち、アドレスｉの計算機は、第２のクロック信号の
立ち上がりから数えて第１のクロック信号のｉ回目の立
ち上がりに同期してバス専有線を′Ｌ”にすることがで
きる。いずれか一つの計算機がバス専有線を“Ｌ″にし
たら、これがＨ”に戻るまでパス専有槽を得ることはで
きない。
間ち、すべての計算機は、異なるアドレスを有している
から、バス専有線を１Ｌ＃にするタイミングはすべて異
なる。又、バス専有線が“Ｌ”の期間中は他の計算機は
待機状態にあり、従って共通バス２を同時に２台の計算
機が専有してしまうことはないＯ 第３図に示した例では、アドレスｉ ＝ ３の計算機が
共通バス２を専有する場合を例示してあり、第１のクロ
ッ、り信号と第２のクロック信号の分局比は４になって
いるため、共通バス２に接続される計算機は４台以下に
限定される。
から、バス専有線を１Ｌ＃にするタイミングはすべて異
なる。又、バス専有線が“Ｌ”の期間中は他の計算機は
待機状態にあり、従って共通バス２を同時に２台の計算
機が専有してしまうことはないＯ 第３図に示した例では、アドレスｉ ＝ ３の計算機が
共通バス２を専有する場合を例示してあり、第１のクロ
ッ、り信号と第２のクロック信号の分局比は４になって
いるため、共通バス２に接続される計算機は４台以下に
限定される。
バス専有線を“Ｌ”にした計算機は、先ずアドレスタグ
線を“Ｌ”に駆動するのと同時に、データ線に相手先ア
ドレスＡＤを送出し、次にデータタグ線を“Ｌ”にして
送信データＤＴを同じくデータバスに送出する。
線を“Ｌ”に駆動するのと同時に、データ線に相手先ア
ドレスＡＤを送出し、次にデータタグ線を“Ｌ”にして
送信データＤＴを同じくデータバスに送出する。
一方、受信側計算機は、アドレスタグ線に同期してデー
タ線上に自局アドレスを検出したのち、データタグ線が
有意“Ｌ２の間データ線上のデータを内部メモリに取り
込む。受信完了後、受信データのパリティチェックの結
果を応答タグ線に同期してデータ線上に送出する。
タ線上に自局アドレスを検出したのち、データタグ線が
有意“Ｌ２の間データ線上のデータを内部メモリに取り
込む。受信完了後、受信データのパリティチェックの結
果を応答タグ線に同期してデータ線上に送出する。
送信側計算機は、応答の結果が正常であったなら、バス
専有線の駆動をやめ、バス専有槽を放棄する。バス専有
線はワイヤードオアなので１Ｈ＃となり、この時点から
他の計算機にもバスを専有する機会が与えられる。応答
の結果がエラーであった場合、５引き続きバス専有線を
Ｌ１としたまま再送を行なってもよいし、硬いはバス専
有槽を放棄してエラーが生じた旨ソフトウェアに通知し
、後の処置をソフトウェアに委ねてもよい。
専有線の駆動をやめ、バス専有槽を放棄する。バス専有
線はワイヤードオアなので１Ｈ＃となり、この時点から
他の計算機にもバスを専有する機会が与えられる。応答
の結果がエラーであった場合、５引き続きバス専有線を
Ｌ１としたまま再送を行なってもよいし、硬いはバス専
有槽を放棄してエラーが生じた旨ソフトウェアに通知し
、後の処置をソフトウェアに委ねてもよい。
このように、上記方式によれば、共通バス２を複数のバ
スが共用して互いにデータ転送を行なうことができ、シ
ステム内に複雑なバス専有制御を行なうバス制御計算機
を必要とせず−すべで共通で、かつ簡単な機能を追加し
た計算機によりバス専有の制御動作を行なうことができ
る。従って、ある計算機の故障がシステム全体の故障に
つながることはなく、ざらに又簡単な取り決めによりバ
ス専有制御が行なわれるため、ポーリングメツセージの
ような無駄な時間がなく、高い転送効率が得られる。
スが共用して互いにデータ転送を行なうことができ、シ
ステム内に複雑なバス専有制御を行なうバス制御計算機
を必要とせず−すべで共通で、かつ簡単な機能を追加し
た計算機によりバス専有の制御動作を行なうことができ
る。従って、ある計算機の故障がシステム全体の故障に
つながることはなく、ざらに又簡単な取り決めによりバ
ス専有制御が行なわれるため、ポーリングメツセージの
ような無駄な時間がなく、高い転送効率が得られる。
なお、上記実施例では、送信側計算機がバス専有槽を得
た場合、受信側計算機の状態に拘わらず一方的にアドレ
スとデータを送出しているため、以下に述べる問題が生
ずる虞れがある。即ち、奇計算機Ａ２が計算機Ｂ２にデ
ータを送り、計算機Ｂ２は正常に受けつけた旨の応答を
返したとする。
た場合、受信側計算機の状態に拘わらず一方的にアドレ
スとデータを送出しているため、以下に述べる問題が生
ずる虞れがある。即ち、奇計算機Ａ２が計算機Ｂ２にデ
ータを送り、計算機Ｂ２は正常に受けつけた旨の応答を
返したとする。
計算機Ａ２はバス専有槽を放棄するが、次に計算機Ｃ２
がバス専有槽を獲保し、計算機Ｂ２に対してデータを送
ったとすると、もし計算機Ｂ２が計算機Ａ２から受信し
たデータの処理をまだ終えていなければ、計算機Ｃ２か
らのデータは受けつけることができずに捨てられてしま
う。計算機Ｃ２は再送等を行なうので、いずれデータ転
送は行なわれるが、このような無駄なデータが転送され
るのは、バス利用率の上から好ましくなく、特にデータ
長が長い場合に問題になる〇 この問題を解決するために、以下に示す他の実施例では
、各計算機にもう一つの機能を追加しである。即ち、送
信側計算機は、アドレスタグ線に同期してアドレスを送
出したあと、すぐデータ転送には移らず、受信側計算機
からの応答を待つようにしである。又、受信側計算機は
、ここで自局がデータを受は入れらねる状態にあるかど
うかを、直ちに応答タグ信号に同期してデータ線上に送
出して応答する。送信側計算機は、この応答によりデー
タを送信するか、又はデータ送信を行なわすバス専有槽
を放棄するかを選択できる。
がバス専有槽を獲保し、計算機Ｂ２に対してデータを送
ったとすると、もし計算機Ｂ２が計算機Ａ２から受信し
たデータの処理をまだ終えていなければ、計算機Ｃ２か
らのデータは受けつけることができずに捨てられてしま
う。計算機Ｃ２は再送等を行なうので、いずれデータ転
送は行なわれるが、このような無駄なデータが転送され
るのは、バス利用率の上から好ましくなく、特にデータ
長が長い場合に問題になる〇 この問題を解決するために、以下に示す他の実施例では
、各計算機にもう一つの機能を追加しである。即ち、送
信側計算機は、アドレスタグ線に同期してアドレスを送
出したあと、すぐデータ転送には移らず、受信側計算機
からの応答を待つようにしである。又、受信側計算機は
、ここで自局がデータを受は入れらねる状態にあるかど
うかを、直ちに応答タグ信号に同期してデータ線上に送
出して応答する。送信側計算機は、この応答によりデー
タを送信するか、又はデータ送信を行なわすバス専有槽
を放棄するかを選択できる。
第４図は上記方式によるデータ転送を説明するためのタ
イムチャートの一例である。同図中、Ｒ２は受信可能で
あるかを示す応答情報２であり、その他の記号及びその
意味は第３図におけるそれと同様である。
イムチャートの一例である。同図中、Ｒ２は受信可能で
あるかを示す応答情報２であり、その他の記号及びその
意味は第３図におけるそれと同様である。
送信側計算機があて先アドレスＡＤを送出した後、受信
側計算機は、自局がデータを受は入れられる状態にある
かどうかを、直ちに応答タグ信号に同期してデータ線上
に送出して応答する。送信側計算機は、この応答をみて
受信可能であると判断すると、データタグ線を′Ｌ”に
してデータをデータ線に送出する。又、受信側が受信で
きないと判断した場合は、第４図中、点線で示した如く
直ちにバス専有槽を放棄する。次の送信タイミングは、
受信側が再び受信可能になる時機をみはからって再度同
じ動作を実行すればよい。バス専有槽はこの間解除され
るので、共通バスを使って別の計算機どうしでデータ転
送が可能となる。
側計算機は、自局がデータを受は入れられる状態にある
かどうかを、直ちに応答タグ信号に同期してデータ線上
に送出して応答する。送信側計算機は、この応答をみて
受信可能であると判断すると、データタグ線を′Ｌ”に
してデータをデータ線に送出する。又、受信側が受信で
きないと判断した場合は、第４図中、点線で示した如く
直ちにバス専有槽を放棄する。次の送信タイミングは、
受信側が再び受信可能になる時機をみはからって再度同
じ動作を実行すればよい。バス専有槽はこの間解除され
るので、共通バスを使って別の計算機どうしでデータ転
送が可能となる。
Ｅ、Ｅのように、実際のデータ転送を行なう前に先ず受
信側計算機の状態を確認してデータ転送にとりかかるこ
とにより、無駄なデータ転送をなくし、共通バス２の利
用率を上げることができる。
信側計算機の状態を確認してデータ転送にとりかかるこ
とにより、無駄なデータ転送をなくし、共通バス２の利
用率を上げることができる。
第１図は従来のデータ転送方式を説明するためのブロッ
ク系統図、第２図は本発明になるデータバス制御方式の
一実施例のブロック系統図、第３図は本発明になるデー
タバス制御方式によるデータ転送を説明するためのタイ
ムチャートの一例、第４図は本発明になるデータバス制
御方式の他の実施例によるデータ転送を説明するための
タイムチャートの一例である。 ２・・・・・・・・・共通バス、３・・・・・・−クロ
ック発生回路、Ａ２ 、 Ｂ２ 、０２・−・・・・・
・計算機、Ｄ２・・・・・・・・・バス制御計算機。 代理人 葛野信− 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１４６８６０号事
件との関係 特許出願人 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第１１頁第１２行目の「戻るまで」゛の後
に、「他の計算機は」を挿入する。
ク系統図、第２図は本発明になるデータバス制御方式の
一実施例のブロック系統図、第３図は本発明になるデー
タバス制御方式によるデータ転送を説明するためのタイ
ムチャートの一例、第４図は本発明になるデータバス制
御方式の他の実施例によるデータ転送を説明するための
タイムチャートの一例である。 ２・・・・・・・・・共通バス、３・・・・・・−クロ
ック発生回路、Ａ２ 、 Ｂ２ 、０２・−・・・・・
・計算機、Ｄ２・・・・・・・・・バス制御計算機。 代理人 葛野信− 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５６−１４６８６０号事
件との関係 特許出願人 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第１１頁第１２行目の「戻るまで」゛の後
に、「他の計算機は」を挿入する。
Claims (2)
- （１） 複数の計算機と、これらを樹枝状に結ぶ共通
バスとを備え、上記共通パスを介して計算機間のデータ
転送を行なうよう制御されたデータバス制御方式におい
て、上記共通バス上に１個所共通パス番こ含まれ、全て
のデータ転送動作にかかわる動作の同期をとるための第
１のクロック信号と、共通パスに含まれ、上記第１のク
ロック信号をＮ分周した第２のクロック信号とを発生す
るクロック発生回路を備え、上記共通パスは少なくとも
２本の異なるクロック線の他に、複数のデータ転送を行
なうためのデータ線と、計算機が上記共通パスの専有権
を獲得したことを示す１本のバス専有線とを備え、上記
共通パスに接続する計算機は、夫々送信データが発生し
たとき、上記共通パスが専有されていなければ、上記第
２のクロック信号の変化点を基準として計算機毎に予め
定められた別々のカウント数を、第１のクロック信号に
よりカウントした時点で上記パス専有線を有意に駆動し
、あて光計算機アドレス情報と送信データとを上記デー
タ線に出力し、データ転送が終了したら上記パス専有線
を元にもどす機能と、データ線上に上記′自局アドレス
情報が付加されたデータを検出したら内部メモリに取り
込む機能とを備えることにより、複数の計算機が共通パ
スを同時に専有することなく、互いにデータ転送が可能
となるようにしたことを特徴とするデータバス制御方式
。 - （２）複数の計算機と、これらを樹枝状に結°ぶ゛共通
パスとを備え、上記共通パスを介して計算機間のデータ
転送を行なうよう制御されたデータバス制御方式におい
て、上記共通バス上に１個所共通バスに含まれ、全ての
データ転送動作にかかわる動作の同期を取るための第１
のクロック信号と、上記共通パスに含まれ、上記第１の
クロック信号をＮ分周した第２のクロック信号とを発生
するクロック発生回路とを備え、上記共通パメは少なく
とも２本の異なるクロック線の他に、複数のデー夕転送
を行なうためのデータ線と、計算機が上記共通パスの専
有権を獲得したことを示す１本のパス専有線とを備え、
上記共通パスに接続する計算機は、夫々送信データが発
生したとき、上記共通パスが専有されていなければ、上
記第２のクロック信号の変化点を基準として計算機毎に
予め定められた別々のカウント数を、第１のクロック信
号によりカウントした時点で上記パス専有線を有意に駆
動し、あて光計算機アドレス情報を上記データ線に出力
後、受信側計算機からの応答情報を受は受信側がデータ
受は入れ可能であれば、引き続いて送信データを上記デ
ータ線に出力し、データ転送が終了したら上記パス専有
線を元にもどし、受信側がデータ受入れ不可能であれば
、直ちにバス専有線を元にもどす機能と、データ線上に
自局アドレス情報を検出したら上記応答情報をデータ線
に出力し、データ受信が可能であれば、引き続いて送信
側計算機から送られてくるデータを内部のメモリに取り
込む機能を備えることにより、複数の計算機が共通パス
を同時に専有することなく、互いにデータ転送が可能と
なり、巨つ有効なデータだけを共通パスに流すことによ
り高い共通バス利゛用率を得られるようにしたことを特
徴とするデータバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146860A JPS5848135A (ja) | 1981-09-17 | 1981-09-17 | デ−タバス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56146860A JPS5848135A (ja) | 1981-09-17 | 1981-09-17 | デ−タバス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848135A true JPS5848135A (ja) | 1983-03-22 |
| JPH0136740B2 JPH0136740B2 (ja) | 1989-08-02 |
Family
ID=15417193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56146860A Granted JPS5848135A (ja) | 1981-09-17 | 1981-09-17 | デ−タバス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347866A (ja) * | 1986-08-15 | 1988-02-29 | Hitachi Ltd | 信号制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176940A (ja) * | 1974-12-27 | 1976-07-03 | Hitachi Ltd | |
| JPS5619249A (en) * | 1979-07-26 | 1981-02-23 | Nec Corp | Information transmitting system |
-
1981
- 1981-09-17 JP JP56146860A patent/JPS5848135A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176940A (ja) * | 1974-12-27 | 1976-07-03 | Hitachi Ltd | |
| JPS5619249A (en) * | 1979-07-26 | 1981-02-23 | Nec Corp | Information transmitting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347866A (ja) * | 1986-08-15 | 1988-02-29 | Hitachi Ltd | 信号制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136740B2 (ja) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373183A (en) | Bus interface units sharing a common bus using distributed control for allocation of the bus | |
| US4093823A (en) | Statistical multiplexing system for computer communications | |
| US5218602A (en) | Interprocessor switching network | |
| US4570220A (en) | High speed parallel bus and data transfer method | |
| US4914653A (en) | Inter-processor communication protocol | |
| US4807109A (en) | High speed synchronous/asynchronous local bus and data transfer method | |
| EP0074864B1 (en) | System and method for name-lookup in a local area network data communication system | |
| US4719621A (en) | Packet fastbus | |
| RU2454710C2 (ru) | Коммуникационный модуль | |
| US4394726A (en) | Distributed multiport memory architecture | |
| EP0051794B1 (en) | Distributed-structure message switching system on random-access channel for message dialogue among processing units | |
| JPH0748739B2 (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
| JP2561759B2 (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| JPS6262697A (ja) | デ−タ送信制御方式 | |
| CN1109307C (zh) | 在处理器单元之间交换数据的系统 | |
| US7609688B2 (en) | Serialized bus communication and control architecture | |
| US5856921A (en) | Apparatus and method for intermodular communications using system bus controllers | |
| JPS5848135A (ja) | デ−タバス制御方式 | |
| JPS6217779B2 (ja) | ||
| JP3639651B2 (ja) | 少なくとも２台のプロセッサからなる情報処理装置 | |
| JPH0564384B2 (ja) | ||
| JPH04505993A (ja) | 混成データ通信システム | |
| SU1432537A1 (ru) | Устройство дл сопр жени абонентов с каналом св зи | |
| JP2001142852A (ja) | 高速並列計算用同期及び通信制御装置 | |
| JPH01192239A (ja) | 通信回線におけるポーリング方式 |