[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS5817407B2 - Zero adjustment device - Google Patents

Zero adjustment device

Info

Publication number
JPS5817407B2
JPS5817407B2 JP53126800A JP12680078A JPS5817407B2 JP S5817407 B2 JPS5817407 B2 JP S5817407B2 JP 53126800 A JP53126800 A JP 53126800A JP 12680078 A JP12680078 A JP 12680078A JP S5817407 B2 JPS5817407 B2 JP S5817407B2
Authority
JP
Japan
Prior art keywords
output
zero adjustment
clock pulse
carry
down counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53126800A
Other languages
Japanese (ja)
Other versions
JPS5554403A (en
Inventor
今井博美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP53126800A priority Critical patent/JPS5817407B2/en
Publication of JPS5554403A publication Critical patent/JPS5554403A/en
Publication of JPS5817407B2 publication Critical patent/JPS5817407B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Description

【発明の詳細な説明】 本発明は電子式はかりやその他の計測器等に用いられる
電子式サーボ系を用いた零調装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a zero adjustment device using an electronic servo system used in electronic scales and other measuring instruments.

一般に、工業用の計測器、例えば荷重計ではロードセル
等をセンサーとして用いる電子式のものが広く用いられ
ている。
In general, electronic measuring instruments such as load cells are widely used in industrial applications, using a load cell or the like as a sensor.

このような荷重計では被測定物の荷重が零であっても、
例えば被測定物受部の重量等により、センサーから一定
の検出出力が生じており、荷重が本来零であるにもかか
わらず、指示部にはある一定の値が指示される。
With this kind of load cell, even if the load of the object to be measured is zero,
For example, a certain detection output is generated from the sensor due to the weight of the object to be measured, etc., and a certain certain value is indicated to the indicator even though the load is originally zero.

そこで、この指示値を本来の荷重零に合わせる零調装置
が必要となる。
Therefore, a zero adjustment device is required to adjust this indicated value to the original zero load.

ところで、この種の測定器には、従来サーボアンプ、サ
ーボモータ、ポテンショメータを用いた機械式サーボ系
が用いられていたが、近年これらに代って比較器、アッ
プダウンカウンタ、デジタル−アナログ変換器(以下D
/A変換器という)から構成される電子式サーボ系が用
いられるようになってきた。
By the way, this type of measuring instrument conventionally used a mechanical servo system using a servo amplifier, servo motor, and potentiometer, but in recent years these have been replaced by comparators, up/down counters, and digital-to-analog converters. (hereinafter D
An electronic servo system consisting of a /A converter) has come into use.

電子式サーボ系の特徴は、機構部のないことなどから、
機械式に比べ信頼性などについてはすぐれている。
Electronic servo systems are characterized by the fact that they have no mechanical parts.
It is superior in terms of reliability compared to mechanical types.

しかし、零調回路として用いた場合、制御対象が所定の
範囲を越えて零調不能になると、カウンタを用いている
ため、動作中、対象出力に振動を起こさせ、動作停止時
点で目的の位置から離れた所で停止する可能性がある。
However, when used as a zero adjustment circuit, if the controlled object exceeds a predetermined range and zero adjustment becomes impossible, since a counter is used, the target output will vibrate during operation, and the target position will be reached when the operation stops. There is a possibility that it will stop far away.

このことはこの装置を用いたシステムにとっては、機械
式のサーボ系を用いたものに比べ悪影響を与える可能性
が多くなる。
This is more likely to have an adverse effect on a system using this device than on a system using a mechanical servo system.

第1図は電子式サーボ系要素2を用いた従来の零調装置
の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a conventional zero adjustment device using an electronic servo system element 2. As shown in FIG.

第1図において、1は増幅器で、図示しないセンサーに
よる検出電圧V i nを入力し、これを増幅して出力
Voutを生じる。
In FIG. 1, reference numeral 1 denotes an amplifier which inputs a voltage V in detected by a sensor (not shown) and amplifies it to produce an output Vout.

この出力Voutは図示しない指示部、例えば電圧計等
にカロえられる。
This output Vout is sent to an indicator (not shown), such as a voltmeter.

2は零調装置の主体となる電子式サーボ系要素で、以下
の各要素からなる。
2 is an electronic servo system element which is the main body of the zero adjustment device, and is composed of the following elements.

すなわち、3は比較器で、前記増幅器1の出力を、制御
対象とする信号e+として入力し、これを基準値e−と
比較し、その大小関係を判定する。
That is, 3 is a comparator which inputs the output of the amplifier 1 as a signal e+ to be controlled, compares it with a reference value e-, and determines the magnitude relationship.

なお基準値e−の入力端子はグランド(零点)に接続し
ている。
Note that the input terminal for the reference value e- is connected to ground (zero point).

5はアップダウンカウンタで、上記比較器3からの判定
信号によりカウント方向が制御される。
5 is an up/down counter whose counting direction is controlled by the determination signal from the comparator 3.

すなわち、比較器3からの判定信号がe + > e−
であればアップ方向にカウントし、e+<e−であれば
ダウン方向にカウントする。
That is, the judgment signal from the comparator 3 is e + > e-
If so, count in the upward direction, and if e+<e-, count in the downward direction.

4はクロックパルス発生器で、外部から加えられる零調
指/S>Aにより動作してクロックパルスCを発生し、
これをアップダウンカウンタ5に加える。
4 is a clock pulse generator, which is operated by the zero adjustment finger/S>A applied from the outside to generate a clock pulse C;
Add this to up/down counter 5.

6はI)/A変換器で、アップブランカランク5の出力
Doutを入力し、アナログ出力e。
6 is an I)/A converter which inputs the output Dout of up blanker rank 5 and outputs an analog output e.

を生じる。このアナログ出力e。は増幅器1への反転入
力となる。
occurs. This analog output e. becomes the inverting input to amplifier 1.

上記サーボ系要素2の入出力関係は第2図のようになる
The input/output relationship of the servo system element 2 is as shown in FIG.

aは比較器3の入力電圧e+、e−がe + > e−
の場合のD/A変換器6のアナログ出力電圧e。
a is the input voltage e+, e- of comparator 3, e + > e-
The analog output voltage e of the D/A converter 6 in the case of

の波形、I〕はe + < e−の場合のときの同様な
波形である。
The waveform I] is a similar waveform when e + < e-.

これらはいずれもアップダウンカウンタ5に、クロック
パルス発生器4からクロックパルスCを加えたとき発生
する。
All of these are generated when the clock pulse C from the clock pulse generator 4 is applied to the up/down counter 5.

クロックパルスCは零調指4>Aにより発生及び停止を
制御できる。
The generation and stop of the clock pulse C can be controlled by the zero adjustment finger 4>A.

よって零調指GAによりクロックパルスCを発生させる
(以下この状態を零調中という)古、比較入力電圧e+
、即ち増幅器1の出力電圧。
Therefore, when the clock pulse C is generated by the zero adjustment finger GA (hereinafter this state is referred to as zero adjustment), the comparison input voltage e+
, i.e. the output voltage of amplifier 1.

Voutは、e−即ち零点へ近づくように動作し、零調
が行なわれる。
Vout operates so as to approach e-, that is, the zero point, and zero adjustment is performed.

零調が完了したら零調指/S>Aを切りクロックパルス
Cを停止させる(以下この状態を定常状態という)。
When the zero adjustment is completed, the zero adjustment finger /S>A is turned off and the clock pulse C is stopped (hereinafter, this state will be referred to as a steady state).

今、零調の対象である出力電圧Voutが出力型。Now, the output voltage Vout, which is the target of zero adjustment, is the output type.

圧e。Pressure e.

の範囲で零にてきない(例えば常にVou t>e−)
の状態であるとする。
It does not reach zero within the range (for example, Vout > e-)
Suppose that the state is .

このとき零調を行うと、出力e。If zero adjustment is performed at this time, the output will be e.

は第2図aのように振動をする。その結果出力Vout
も方向は逆になるが同様ζこ振動をする。
vibrates as shown in Figure 2a. The resulting output Vout
also vibrates in the same way, but in the opposite direction.

また定常状態にしたとき、出力e。はと。この位置で保
持されるかは不定なので、Voutは必ずしも零に近い
方で定常状態になるとは限らない。
Also, when the steady state is established, the output e. Hato. Since it is uncertain whether it will be held at this position, Vout will not necessarily be in a steady state close to zero.

またこれらの装置は対象が所定の範囲を越え、零調が不
能になったことを外部に出力する必要がある。
Furthermore, these devices need to output to the outside that the target has exceeded a predetermined range and zero adjustment has become impossible.

一般にこれらはアナログ出力を比較器などにより検出を
行うことが可能であるが回路的に複雑になる。
In general, it is possible to detect the analog output using a comparator or the like, but the circuit becomes complicated.

本発明は以上のような欠点を除去して、零調動作を行っ
たときに零調不能か否かを比較器を用いない簡単な回路
で検出し、かつ零調不能時の振動を防止し、さらに零調
動作を止めたときに対象出力を零に近い方向で止めるこ
とのできる零調装置を得ることを目的とする。
The present invention eliminates the above drawbacks, detects whether or not zero adjustment is not possible when performing zero adjustment operation using a simple circuit that does not use a comparator, and prevents vibration when zero adjustment is not possible. Another object of the present invention is to obtain a zero adjustment device that can stop the target output in a direction close to zero when the zero adjustment operation is stopped.

以F本発明の一実施例を図面に基づいて説明する。Hereinafter, one embodiment of the present invention will be described based on the drawings.

第3図は本発明の実施例を示した図で、第1図のサーボ
系要素2の構成は同様に用い、アップダウンカウンタ5
の桁上げ又は桁下げ出力(以下キャリー出力という)B
を、クロックパルス発生器4を動作させるための条件回
路、例えばANT)回路8の一方の人力とする。
FIG. 3 is a diagram showing an embodiment of the present invention, in which the configuration of the servo system element 2 in FIG. 1 is used in the same manner, and the up/down counter 5
Carry up or down output (hereinafter referred to as carry output) B
is the human power of one of the conditional circuits (for example, ANT) circuit 8 for operating the clock pulse generator 4.

零調指/S>Aは、上記AND回路8の他方の人力とし
てカロえる。
The zero adjustment finger /S>A is calculated as the other manual power of the AND circuit 8.

零調指4>Aは、単安定マルチバイブレーク等によるリ
セットパルス発生回路7に刃口えられ、その出力はアッ
プダウンカウンタ5のロード端子りに加える。
The zero adjustment finger 4>A is connected to a reset pulse generation circuit 7 using a monostable multi-bi-break or the like, and its output is applied to the load terminal of the up/down counter 5.

第3図において説明−トアツプダウンカウンク5は4ビ
ツトとし最小ビット(LSB)から最大ピッl−(MS
B )のカウンタ出力をA。
Explanation in FIG. 3: The top-up down count 5 is 4 bits, starting from the least bit (LSB) to the maximum bit (MSB).
B) counter output as A.

、Bo、Co、D。とする。, Bo, Co, D. shall be.

クロックパルス発生器4の制御人力Sは、Fルベルでク
ロックパルスを発生する。
The control power S of the clock pulse generator 4 generates clock pulses at F level.

また零調指4? AはHレベルで動作するものとする。Zero tone finger 4 again? It is assumed that A operates at H level.

今、出力Vou tが出力e。Now, the output Vout is the output e.

の値によらずVout >e−の状態で零調不能になっ
たと仮定する。
It is assumed that zero adjustment becomes impossible in a state where Vout > e- regardless of the value of .

第4図のタイムチャートのように零調指4>Aによりリ
セットパルスR8でアップダウンカウンタ5がリセット
される。
As shown in the time chart of FIG. 4, the up/down counter 5 is reset by the reset pulse R8 due to the zero adjustment finger 4>A.

このため、アップダウンカウンタ5からキャリー出力B
は生じず(Hレベルとなる)、AND回路8からクロッ
クパルス発生器4に制御人力Sが加わり、クロックパル
ス発生器4はクロックパルスCをアップダウンカウンタ
5に与える。
Therefore, carry output B from up/down counter 5
does not occur (becomes H level), the control human power S is applied from the AND circuit 8 to the clock pulse generator 4, and the clock pulse generator 4 supplies the clock pulse C to the up/down counter 5.

アップダウンカウンタ5は、このクロックパルスCを受
け、A/D変換器6の出力e。
Up/down counter 5 receives this clock pulse C and outputs e from A/D converter 6.

を増力口させる方向、すなわち、アップカウントの方向
で追従をはじめる。
Tracking begins in the direction of increasing power, that is, in the direction of up-counting.

そしてアップダウンカウンタ5の出力Dou tがオー
バフローになる直前にキャリー出力Bが出る。
Then, just before the output Dout of the up/down counter 5 overflows, a carry output B is output.

すなわち、キャリー出力BはLレベになりAND回路8
の出力SはLレベルになってクロックパルスCは停止す
る。
In other words, the carry output B becomes L level and the AND circuit 8
The output S becomes L level and the clock pulse C stops.

従って、このキャリー出力Bはクロックパルス発生器4
の停止信号として働く。
Therefore, this carry output B is the clock pulse generator 4.
Acts as a stop signal.

よって次の零調指令が行なわれるまでは、この状態でホ
ールドされる。
Therefore, it is held in this state until the next zero adjustment command is issued.

なお、カウンタによってはアップダウンの方向にてキャ
リーの論理が変わる場合があるのでこの様な状態で使用
するときは、コンパレーク3の出力をクロックパルスC
でラッチする回路、例えばデータフリップフロップを用
いることが必要である。
Note that depending on the counter, the carry logic may change in the up/down direction, so when using it in such a state, the output of comparator 3 should be connected to the clock pulse C.
It is necessary to use a circuit, for example a data flip-flop, that latches at

第3図からもわかるようにこのキャリー出力Bは零調不
能の状態指示にも使用できる。
As can be seen from FIG. 3, this carry output B can also be used to indicate a state in which zero adjustment is not possible.

また、図示のように、零調指令の開始時、カウンタをデ
ィジタル値の中間値、すなわち、最大ビットのみ1で他
は0にロードすれば、最大零調時間を従来の半分にする
ことができる。
Additionally, as shown in the figure, at the start of the zero adjustment command, if the counter is loaded to the intermediate value of the digital value, that is, only the maximum bit is 1 and the others are 0, the maximum zero adjustment time can be halved. .

第5図は零調不能指示用としてフリップフロップ10を
別に設けた例である。
FIG. 5 shows an example in which a flip-flop 10 is separately provided for indicating that zero adjustment is disabled.

すなわち、アップダウンカウンタ5のキャリー出力の端
子を、ノット回路9を介してフリップフロップ10のセ
ラ1へ端子Sに接続し、また同リセット端子Hには、リ
セットパルス発生回路7の出力端子を接続する。
That is, the carry output terminal of the up/down counter 5 is connected to the terminal S of the cell 1 of the flip-flop 10 via the NOT circuit 9, and the output terminal of the reset pulse generation circuit 7 is connected to the reset terminal H. do.

さらに、同フリップフロップ10のリセット倶1出力端
子Qは、A、 N I)回路B0)一方の入力端子に接
続する。
Further, the reset output terminal Q of the flip-flop 10 is connected to one input terminal of the circuit A, NI) circuit B0).

この場合、特に第3図のようにキャリー出力を、直接ク
ロックパルスCを停止させるためのA−N I)回路8
の入力としていないので、アップダウンカウンタ5のリ
セットが不要になる。
In this case, the A-N I) circuit 8 for directly stopping the carry output and the clock pulse C as shown in FIG.
Since it is not used as an input, there is no need to reset the up/down counter 5.

すなわち、一般に、零調不能になった場合は、増幅器1
の入力電圧Vinを変えてもう一度零調指4> 、Aを
発して零調を行うことが行われているが、第3図の回路
では、キャリー出力Bによるクロックパルス停止F信号
を解除するためにアップダウンカウンタ5のリセットが
必要となる。
In other words, in general, when zero adjustment becomes impossible, amplifier 1
The input voltage Vin is changed and the zero adjustment finger 4> and A are issued again to perform the zero adjustment, but in the circuit shown in Fig. 3, the clock pulse stop signal F is canceled by the carry output B. It is necessary to reset the up/down counter 5.

しかし、第5図の回路では、零調指4?Aにより、リセ
ットパルスI(Sでフリップフロップ10をリセットシ
、その出力B’(Hレベル)にてA、 N D回路8を
導通させるので、アップダウンカウンタ5をリセットす
る必要はない。
However, in the circuit shown in Figure 5, the zero-tune finger 4? A reset pulse I (S) resets the flip-flop 10, and its output B' (H level) makes the A/ND circuit 8 conductive, so there is no need to reset the up/down counter 5.

各作用は、前述と同様であるが零調指令の開始時、上述
のように、リセットパルスR8によりフ。
Each operation is the same as described above, but at the start of the zero adjustment command, the reset pulse R8 is activated as described above.

リップフロップ10をリセットし、クロックパルス停止
信号を解除してクロックパルス発生器4を動作可能にな
るようにしている。
The flip-flop 10 is reset and the clock pulse stop signal is released to enable the clock pulse generator 4 to operate.

また零調不能時は、アップダウンカウンタ5の出力Do
utがオーバフローになる直前にキャリー出力BがLレ
ベルになるので、これによりフリップフロップ10をセ
ットし、そのときLレベルになる出力Bてクロックパル
スCを停■ト、させる。
Also, when zero adjustment is not possible, the output Do of the up/down counter 5
Since carry output B becomes L level immediately before ut overflows, this sets flip-flop 10, and output B, which becomes L level at that time, causes clock pulse C to be stopped.

すなわち、Lレベルになる出力B′がクロックパルス停
止信号として働く。
That is, the output B' at L level functions as a clock pulse stop signal.

なお、いずれの場合も零調可能なときは、アップダウン
カウンタ5はオーバフロー(ダウンカウントが越える場
合も含む)が生じないのでキャリーも発生しない。
In any case, when zero adjustment is possible, the up/down counter 5 does not overflow (including when the down count exceeds), so no carry occurs.

本発明は以上の説明のようにアナロク回路にて比較器等
複雑な回路を用いずに零調不能の検出ができ、また零調
不能時にも振動が生じず、しかも出力は零に近い方ヘク
ランプされるので、この装置を用いたシステムにとって
悪影響を与える可能性が少なくなる。
As explained above, the present invention is capable of detecting failure of zero adjustment using an analog circuit without using a complicated circuit such as a comparator, does not cause vibration even when zero adjustment is impossible, and clamps the output toward the side closer to zero. Therefore, the possibility of adverse effects on the system using this device is reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電子式サーボ系を用いた零調装置のフ狛
ツク図、第2図はサーボ要素と制御対象の出力を示した
説明図、第3図は本発明による零調装置の一実施例を示
すブロック図、第4図は本発明を説明するためのクイム
チヤード、第5図は本発明の他の実施例を示すブロック
図である。 1・・・・・・増幅器、2・・・・・・サーボ系要素、
3・・・・・・比較器、4・・・・・・クロック発生回
路、5・・・・・・アップダウンカウンタ、6・・・・
・・D/A変換器、7・・・・・・リセットパルス発生
回路、8・・・・・・条件回路、9・・・・・・NOT
回路、10・・・・・・フリップフロップ、Vou t
・・・・・・増幅器出力電圧、e+、e−・・・・・・
比較器入力端子、e□・・・・・・J)/A変換器出力
電圧、A・・・・・・零調指令、B、 B・・・・・・
キャリー及び零調不能出力、C・・・・・・クロックパ
ルス、R,S・・・・・・リセットパルス、DoutA
o、Bo、Co、Do・・・・・・カウンタ出力、Di
n・・・・・・カウンタプリセット人力。
Fig. 1 is a basic diagram of a zero adjustment device using a conventional electronic servo system, Fig. 2 is an explanatory diagram showing the outputs of servo elements and the controlled object, and Fig. 3 is a diagram of a zero adjustment device according to the present invention. FIG. 4 is a block diagram showing one embodiment of the present invention, FIG. 4 is a quimchard for explaining the present invention, and FIG. 5 is a block diagram showing another embodiment of the present invention. 1...Amplifier, 2...Servo system element,
3... Comparator, 4... Clock generation circuit, 5... Up/down counter, 6...
...D/A converter, 7...Reset pulse generation circuit, 8...Condition circuit, 9...NOT
Circuit, 10...Flip-flop, Vout
......Amplifier output voltage, e+, e-...
Comparator input terminal, e□...J)/A converter output voltage, A...Zero adjustment command, B, B......
Carry and zero adjustment disabled output, C...clock pulse, R, S...reset pulse, DoutA
o, Bo, Co, Do... Counter output, Di
n...Counter preset manually.

Claims (1)

【特許請求の範囲】[Claims] 1 比較器により制御対象とする信号e+と基準信号e
−を比較し、その大小関係によりアップダウンカウンタ
の計数方向を定め、このアップダウンカウンタの出力を
ディジタル−アナログ変換器に加え、そのアナログ出力
を零調を行う制御対象に加えて電子式サーボ系を構成し
た零調装置において、前記アップダウンカウンタにクロ
ックパルスを与えるクロックパルス発生器と、零調指令
が入力された場合前記アップダウンカウンタから桁上げ
または桁下げ出力が生じていないことを条件にクロック
パルス発生器を作動させかつアップダウンカウンタから
桁上げまたは桁下げ出力が生じたことによりクロックパ
ルス発生器を停止させる条件回路と、零調指令の入力に
伴い前記桁上げまたは桁下げ出力に基づく上記条件回路
へのクロックパルス発生器停止信号を解除するリセット
パルス発生回路とを備えたことを特徴とする零調装置。
1 Signal e+ and reference signal e to be controlled by the comparator
-, determine the counting direction of the up/down counter based on the magnitude relationship, add the output of this up/down counter to a digital-to-analog converter, and add the analog output to the control target that performs zero adjustment to the electronic servo system. A zero adjustment device configured with a clock pulse generator that provides clock pulses to the up/down counter, and a condition that when a zero adjustment command is input, no carry or carry output is generated from the up/down counter. A conditional circuit that activates the clock pulse generator and stops the clock pulse generator when a carry or carry-down output occurs from an up-down counter, and a condition circuit that operates the clock pulse generator based on the carry or carry-down output upon input of a zero adjustment command. A zero adjustment device comprising: a reset pulse generation circuit for canceling a clock pulse generator stop signal to the condition circuit.
JP53126800A 1978-10-17 1978-10-17 Zero adjustment device Expired JPS5817407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53126800A JPS5817407B2 (en) 1978-10-17 1978-10-17 Zero adjustment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53126800A JPS5817407B2 (en) 1978-10-17 1978-10-17 Zero adjustment device

Publications (2)

Publication Number Publication Date
JPS5554403A JPS5554403A (en) 1980-04-21
JPS5817407B2 true JPS5817407B2 (en) 1983-04-07

Family

ID=14944260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53126800A Expired JPS5817407B2 (en) 1978-10-17 1978-10-17 Zero adjustment device

Country Status (1)

Country Link
JP (1) JPS5817407B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110508U (en) * 1983-12-29 1985-07-26 日高 修一 Kasagi member for external wall end installation
JPS62130573U (en) * 1986-02-12 1987-08-18

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153169A (en) * 1982-03-09 1983-09-12 Nikkiso Co Ltd Self-calibrating circuit for analyzer
JPS58155362A (en) * 1982-03-11 1983-09-16 Nikkiso Co Ltd Automatic analysis circuit for analyzer
JPH0521198Y2 (en) * 1984-12-18 1993-05-31
JPS6429709A (en) * 1987-07-24 1989-01-31 Sharp Kk Zero point correcting system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110508U (en) * 1983-12-29 1985-07-26 日高 修一 Kasagi member for external wall end installation
JPS62130573U (en) * 1986-02-12 1987-08-18

Also Published As

Publication number Publication date
JPS5554403A (en) 1980-04-21

Similar Documents

Publication Publication Date Title
US5579236A (en) Voltage/current measuring unit and method
CA1191614A (en) Analog to digital conversion method and apparatus
JP5965290B2 (en) Analog / digital converter and self-diagnosis method of analog / digital converter
JPS5817407B2 (en) Zero adjustment device
EP0144143A2 (en) Circuit arrangement for adjusting sound volume
EP1414157A2 (en) System and method for extending the dynamic range of an analog-to-digital converter
JP2002084191A (en) Measuring device for electrical signal
JPH05196657A (en) Method for measuring peak value of ac voltage
JP3610707B2 (en) Magnetic measuring instrument
JP3083254B2 (en) A / D converter
JPS6336155A (en) Automatic range device for alternating current measuring instrument
JPH0338779B2 (en)
JP3085496B2 (en) Sampling type measuring device
JPS5913418A (en) Signal processor
JP2793627B2 (en) Analog-to-digital converter
JPS60148228A (en) Analog-digital converter
JPH0729934U (en) Analog signal generator
JP2001144614A (en) Diagnostic method for digital/analog converter and analog output device
JPS58186841A (en) Logarithmic converter
JP2609832B2 (en) Sun sensor signal processing device
JPH0514196A (en) Input circuit with self-diagnostic function
JPS5835671A (en) Analog signal processing device
JP2949940B2 (en) Self-diagnosis device for D / A converter
JP2617484B2 (en) Successive approximation type AD converter
JPH0712852A (en) Waveform measuring equipment having waveform generating function