[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS5812336A - バキユ−ム・チヤツク - Google Patents

バキユ−ム・チヤツク

Info

Publication number
JPS5812336A
JPS5812336A JP11139981A JP11139981A JPS5812336A JP S5812336 A JPS5812336 A JP S5812336A JP 11139981 A JP11139981 A JP 11139981A JP 11139981 A JP11139981 A JP 11139981A JP S5812336 A JPS5812336 A JP S5812336A
Authority
JP
Japan
Prior art keywords
metal mask
mask substrate
resist
chuck
vacuum chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11139981A
Other languages
English (en)
Inventor
Takeshige Obata
小幡 武重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11139981A priority Critical patent/JPS5812336A/ja
Publication of JPS5812336A publication Critical patent/JPS5812336A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、フォトマスクを製造するために使用されるレ
ジスト塗布装置等のマスクの固定用治具に関するもので
ある。
通常この固定用治具はパキ、−ムチャックと呼ばれてい
る。
一般にトランジスター、IC等の半導体装置の製造工程
において半導体つ、−ハの表面に7オトレジスト等の感
光性樹脂を用いて所望の素子パターン形成し、該レジス
ト膜パター7にエツチングレジストとして選択的に蝕刻
する方法が行なわれ、通常この素子パターン形成のため
にフォトマスクが使用されている。
フォトマスクの好例としてガラス基板あるいは石英、低
膨張ガラス基板上に蒸着、スパックリンダ法により、金
属の薄膜を形成し鉄金属薄膜に所望のパターンを形成し
たメタルマスクが知られている。この種のメタルマスク
の製造方法は、メタルマスク基板上にムZ−1350等
の7オトレジスト膜を形成し、このフォトレジスト膜に
所望の素子パターyt形成し金属薄膜を選択的に工、チ
ングすることにより完成する。
通常フォトレジストをメタルマスク基板上に形成するた
めにレジスト塗布装置が用いられる。
従来より用いられているこの種のレジスト塗布装置t−
嬉1図に示す、すなわち第1図においてモータlのモー
メスピンドル2にパキ、−ム面3とパキ、−ムチャ、り
軸4とが一体化されたパ中。
−ムチャックを差し込み固定すると共にパキ、−入面3
に載置されるメタルマスク基板5をバキュームバイブロ
全通して真空吸着保持し得るようにさせ、かつメタルマ
スク基板5の上方にレジストノズル7t−設け、さらに
レジスト飛散を受は止めるカップ8t−バキューム面3
の周囲に設けたものである。
以上の構成によるレジスト塗布装置において、メタルマ
スク基板5Fiバキー−五面3上に載せられ真空吸着に
より固定される。その後、レジストノズル7より滴量の
レジストをメタルマスク基板5上に滴下し、モータ1の
駆動によりチャック軸4t−所定の回転数で回転させ、
レジストラメタルマスク基板5上に塗布するのである。
しかしこの構造によるときは、メタルマスク基板5が正
方形をなしているということにより、メタルマスク基板
5の4隅が回転中に受ける空気の抵抗によ多レジストが
均一に塗布されず、メタマスク基板の中心部より、2倍
程度(通常レジスト膜厚は4000〜6000λ)厚い
レジスト膜が形成されてしまうと言う欠点を有していた
このようにレジスト膜厚が大きく変っている場合、該レ
ジスト膜に所望するパターンが精度良く形成されずレジ
ストパターンの寸法が大きくバラライてしまうこととな
る。
本発明はバキュームチャックのチャ、り面に(メタル)
マスク基板の表面が同一平面上となるようにチャック面
に(メタル)マスク基板が埋没する凹部を設けたバキュ
ームチャックを提供するものである。
以下に本発明の実施例を第2図によって説明する。尚第
1図と同一構成部分には同一番号を付して説明する。第
2図において本発明はチャ、り面3の平面を円形とし、
その中心部にメタルマスク基板5が埋没する凹部9t−
設けたものである。
本発明の構造によればチャック面3とメタルマスク基板
5の表面とが同一平面上に位置し、さらにチャ、り面3
が円形の構造のため、回転中における空気の抵抗を受け
ることなくレジストの塗布が行なえるものである。
本発明によりメタルマスク基板外周部においても従来、
メタルマスク中心部の2倍程度厚くなっていたものが1
〜15倍程度までにおさえることが可能となった。
以上述べたようにバキューム面3に凹部9t−設はバキ
ューム面3とメタルマスク基板5の表面を同一平面上に
位置することによりレジスト膜厚を均一とすることが可
能となプ従来の不都合を一挙に解消できるものである。
【図面の簡単な説明】
第1図(8)は従来のバキュームチャックを用いたレジ
スト塗布装置の断面図であり、第1図(Bは第1図(、
A)の上面図である。第2図(A)は本発明の実施例の
断面図であり、第2図(均は第2図(A)の上面図であ
る。 尚、図において、 1・・・・・−モータ、2・・・・・・モータスピンド
ル、3・・・・・・バキューム面、4・・・・・・バキ
ュームチャック軸、5・・・・・・メタルマスク基板、
6・・・・・・バキュームパイプ、7・・・・・・レジ
ストノズル、8・・・・・・カップ、9・・・・・・凹
部、である。

Claims (1)

    【特許請求の範囲】
  1. マスク基板を載置するバキュームチャックのチャ、り面
    に、該マスク基板を置設させるととく凹部が設けられて
    いること14I黴とするパキ、−ムチャック・
JP11139981A 1981-07-16 1981-07-16 バキユ−ム・チヤツク Pending JPS5812336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11139981A JPS5812336A (ja) 1981-07-16 1981-07-16 バキユ−ム・チヤツク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11139981A JPS5812336A (ja) 1981-07-16 1981-07-16 バキユ−ム・チヤツク

Publications (1)

Publication Number Publication Date
JPS5812336A true JPS5812336A (ja) 1983-01-24

Family

ID=14560160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11139981A Pending JPS5812336A (ja) 1981-07-16 1981-07-16 バキユ−ム・チヤツク

Country Status (1)

Country Link
JP (1) JPS5812336A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353925A (ja) * 1986-08-23 1988-03-08 Shinetsu Sekiei Kk レジストのマスク塗布方法
EP0259961A2 (en) * 1986-08-14 1988-03-16 Millspin Limited Ion beam dosimetry
JPH01135023A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 有機物除去方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0259961A2 (en) * 1986-08-14 1988-03-16 Millspin Limited Ion beam dosimetry
JPS6353925A (ja) * 1986-08-23 1988-03-08 Shinetsu Sekiei Kk レジストのマスク塗布方法
JPH01135023A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 有機物除去方法

Similar Documents

Publication Publication Date Title
US7460704B2 (en) Device for stabilizing a workpiece during processing
EP0413547A3 (en) Process for producing semiconductor device substrate
US6412326B1 (en) Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of
US3317320A (en) Duo resist process
JPS5812336A (ja) バキユ−ム・チヤツク
JPS60226125A (ja) レジスト膜の形成方法
JPS6043827A (ja) 微細パタ−ンの形成方法
US20050244721A1 (en) Composite layer method for minimizing PED effect
US3951659A (en) Method for resist coating of a glass substrate
JPS55133538A (en) Manufacturing method of semiconductor device
JPS5694741A (en) Positioning mark for electronic beam exposure
JPS6347924A (ja) 半導体装置の製造方法
JPH0338835Y2 (ja)
JPH0632673Y2 (ja) レジスト塗布装置
JPH05335197A (ja) 半導体結晶基板の位置合わせ方法と合わせマーク形状
JP2689529B2 (ja) パターンの形成方法
JPH01164034A (ja) ウェハース周辺部膜厚均一化機構
JPH0368175A (ja) 半導体圧力センサ
JPH07161721A (ja) 厚膜レジストの平坦化方法
JPS59211045A (ja) ポジ型フォトレジストの露光方法
JPH01222450A (ja) Icの製造工程における半導体ウエハのチャック方法
JPH02100313A (ja) 半導体装置の製造方法
JPS5895350A (ja) 露光方法
JPH0263286B2 (ja)
JPS6116520A (ja) 半導体装置の製造方法