[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS58116759A - 出力ドライバ回路 - Google Patents

出力ドライバ回路

Info

Publication number
JPS58116759A
JPS58116759A JP56213408A JP21340881A JPS58116759A JP S58116759 A JPS58116759 A JP S58116759A JP 56213408 A JP56213408 A JP 56213408A JP 21340881 A JP21340881 A JP 21340881A JP S58116759 A JPS58116759 A JP S58116759A
Authority
JP
Japan
Prior art keywords
output
transistor
output driver
control signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56213408A
Other languages
English (en)
Other versions
JPS6347285B2 (ja
Inventor
Yasuhiro Wakimoto
康裕 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213408A priority Critical patent/JPS58116759A/ja
Priority to US06/454,167 priority patent/US4543494A/en
Priority to EP82306983A priority patent/EP0083504B1/en
Priority to DE8282306983T priority patent/DE3277279D1/de
Publication of JPS58116759A publication Critical patent/JPS58116759A/ja
Publication of JPS6347285B2 publication Critical patent/JPS6347285B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１１発明の技術分野 本発明は、ＮチャンネルＭＯ８形出力ドライバの保−回
路に関し、特に前記出力ドライバの出力短絡時における
出力トランジスタの保−回路に関する。
（２）技術の背景 近年、マイクロコンビ島−メ等のアドレスバス、データ
バスにおける出力ドライバとしてＮチャンネルＭＯ８形
出力ドライバが多く用いられている。このようなＮチャ
ンネルＭＯ８形出力ドライバは、双方向性パスにおいて
用いられることが多く、従って、同一のパスに接続され
る他の出力ドライバがｒＬＪを出力してｈる場合に誤っ
てｒＨＪを出力し良場合、出力ドライバの出力用トラン
ジスタｙｌ）Ｋ過電流により破壊されることが多い。
従って、こうした事故が生じる九びにいち藝ち新しい素
子と取換える必要がある。
（３）発明の目的 本発明の主な目的は、前記のＮチャンネルＭＯ８形出力
ドライバにおける問題点Ｋかんがみ、ｒＨＪ出力出力比
力短絡が住じた場合にも素子の破壊を防止することがで
きる保護回路を提供することにある。
（４１発明の構成 本発明においては、電源電圧と接地の藺に第１および１
１１！２ＯＮチャンネルＭ０８トランジスタ嘉厘列に接
続され、１１１１１のＭＯ，Ｓ　）ランジスタのダート
に第１の制御信号が印加され該第２のＭＯ８）ランジス
タのゲートに第２の制御信号が印加され、該第１および
第２のＭＯ８）ランジスタの接続点が出力端にｍ続され
るＮチャンネルＭＯＢ形出力ドライバにおいて、該出力
ドライバの出力の短絡を検出する手段および該短絡の検
出時に該第１の制御信号を接地側に引込む手段を設け、
それにより該出力の短絡時に該第１および第２のＭ０８
トランジスメが１断状態になるようにしたことを特徴と
する、ＮチャンネルＭＯＢ形出力ドライバの保−回路が
提供される。
（５７発明の実施例 本発明の一実施例としてのＮチャンネルＭＯＢ形出力ド
ライバの保護回路が第１図に示される。
第１図において、出力ドライバは、ＮチャンネルＭＯＢ
形である出力用トランジス’ＴＯＩおよびＴ’ｏｉから
構成される。出力用トランジス’　ＴＯｌ、　’ｒｏｍ
の主電流路は、電源電圧ｖＣｘ３と接地の間において直
列に接続される。トランジス’　ＴＯＩのゲートには第
１の制御入力Ｘが印加さｔｌ　トランジスタＴ、、のｒ
−）Ｋ＃ｉ第２の制御人力Ｘが印加される。
トランジスタＴ０．とＴ’ｏｓの接続点は出力ＯＵＴに
接続される。
前記の出力ドライバの保−回路がトランジスタＴ８．　
Ｔ８．および’ｒＩ、　”Ｉｓから構成される。　トラ
ンジス’　Ｔ８ｓのソース社出力ドライバの出力０ＵＴ
Ｋ接続され、ゲートは電源電圧Ｖ。。に！＆続される。
トランジスタＴ８．のドレインはトランジスタＴ８．の
ソースに接続される。トランジスタ”８ｍのゲートはデ
プレッシ曹ン形トランジスタＴ□１のゲートおよびソー
スに接続される。トランジス／Ｔ８．のドレイン＃１１
１ｉｌ＃信号Ｘに接続される。
トランジスタテ工、のドレインは電源電圧ｖｃｏに接続
される。トランジスタテ工、のソースはまた、トランジ
ス”Ｉｓのドレインに接続される。トランジスＪＴ□、
のゲートは制＠儂号Ｘに接続され、ソースＦｉ袈瑚され
る。
第１−の出力ドライバにおいて、出力ＯＵＴからｒＨＪ
レベルか出力されているときに出力が短絡し大場合の保
−回路の動作が＠２１！１　（Ａ）（Ｂ）（Ｃ）に示さ
れる。尚、図中の実ａＩＩはｒＬＪレベル、ａＦｉｒＨ
Ｊレベルを示す。第２１１１３（Ａ）は、制御信号ＸＫ
ｒＨＪが入力され制＠信号ＸにｒＬＪが入力され、出力
ＯＵＴにｒＨＪが出力されている場合を示す。この状１
１においては、出カドランジス’ＴＯＩがオンてありＴ
、１かオフである。鮪２図ＣＢ）Ｆｉ、前記の状態にお
いて出力が接地１１に短絡された直後の状態を示す。こ
の場合、一時的にトランジスタＴ０．に過電ｆＩｌが流
れる。菖２図（Ｃ）は、保−回路が作動した状態を示す
。出力ＯＵＴの電位が低下したためにトランジスタ”８
１のゲート・ソース間の電位差がしきい値■８ｔ−越え
るのでトランジス／Ｔ８□がオンし、それによりトラン
ジスＪ　Ｔ８．４１九オンする。従って、制御信号Ｘか
ら、トランジｘ　Ｉ　’ｒ８．　　’ｒ８□を介して出
力ＯＵＴへの電流路が形成され、劃−信号Ｘの電位が強
制的にｒＬＪに引込まれ、出カドランジス／Ｔ０、がオ
フとなり出力が融断される。
次に、出力が短絡していると暑にｒＨＪレベルを出力し
ようとする場合の保護動作が第３図（Ａ）（ＢＸＣ）に
示される。第３図（ム）は、制御信号ＸにｒＬＪ、ＸＫ
ｒＨＪが入力されて偽るときに出力ＯＵＴが接地側に短
絡されている状態を示す。
この状１１において制御信号ＸがｒＨＪに、又が「Ｌ」
に切換えられた直後の状態が第３図（Ｂ）に示される。
この時点では、出力用トランジスタＴ０□がオンし、Ｔ
ｏ、がオフする。出力ＯＵＴ　＃ｉ短絡されたｔｔなの
で、トランジスタＴＥｘのゲート・ソース間にはｖＴＨ
以上の電圧が発生しＴ８□はオンになる。ところが、ト
ランジスタ”８ｍのゲート電位はゲート容量のためすぐ
にはｒＨＪにならないため、Ｔ８．Ｆ！オフのままであ
る。トランジスＩ　Ｔ＆Ｃ）ゲート電位は、トランジス
タＴｌユのオン抵抗を通して充電され一定時間後にｒＨ
Ｊとなり、第３図（Ｃ）に示されるようにトランジスＩ
　Ｔ８．　：＃オンし、保ｉ１１回路が作動し、出力ト
ランジスタ”（１１がオフし、出力が融断される。
また、出力に容量性負荷が接続されている場合には、出
力がｒＨＪに切換えられたとき容量が充電されるまで出
力がηわば短絡状態となるが保論機能灯前述したように
一定時間動作しないため、一定時間後に充電が終了して
おれば、保鏝動作は機能せず、その時点においても充電
が終了してｈない場合に初めて動作が住じ、出力トラン
ジスタの熱破壊を防止する。
＃！１図の回路の利点を下記に挙げる。
１）非同期式なのでＩイｉンダ信号が不要である。
２）異常容量負鉗に対して本動作する。
３）原因を除けば正常状態に復帰する。
４＞　回路が簡単である。
５）Ｉ！似双方向性バスに利扇すれば従来の保−機能や
タイｉングが不必要になる。
６）温度上昇に対して安全側の特性変化を持つ。
（６）発明の効果 本発明によれば、簡単な回路により、出力ドライバの出
力短絡時の出力トランジスタの熱破壊を防止することが
できる。
【図面の簡単な説明】
第１図は、本発明の一実施例としてのＮチャンネルＭＯ
ａ形出力ドライバを示す回路図、縞２　Ｅ　（Ａ）（Ｂ
ＸＣ）は、ＩＩ１図の回路においてｒＨＪ出力出力量力
短絡に対する保護動作を示す図、 第３図（ム）（Ｂ）（Ｃ）は、縞１図の回路において出
力短絡時にＨ出力を行う場合の保ｍ動作を示す図である
。 （符号の説明） ＴＯＩ、　Ｔｏｌ”　出力トランジスタ、ＴＴＴＴ：　
　保−用トランジスタ。 ８１、　８へ　１（１，Ｉ畠 第３図（Ａ） 第３図（Ｂ） 第３１１１（Ｃ） 手続補正書 昭和（７年７２月　７日 特許庁長官若杉　和犬　殿 １、事件の表示 昭和５６年特許顧　第２１３４０８号 ２、発明の名称 出力ドライバＩＡｗｓ　　＜ｔｒ名称）３、補正をする
者 事件との関係　　特許出願人 名称　（５２２）富士通株式会社 ４、代理人 （外　３名） ５、補止の対象 （１）　　明細書の「発明の名称」の欄（２）明細書の
「特許請求の範囲」の欄（３）明細書の「発明の詳細な
説明」の欄（４）図１ｆｌ（褐３図（ａｌ） と補正する。 （２）明細書の時、！ｅＦＩｉ１１求の範Ｈを別紙の通
りに補正する〇 （３）（イ）明細書の第ｌ真２０行から累２員嘱１行ま
でに「本発明は、−′−−保祷回路に関し、」とあるｔ
ｓ　　ｒ本発明は、出力ドラ１バ回路に関し、」と補正
する０ （ロ）明細書の第２１Ｉ！第１７行に１Ｎチ↑ンネル」
、とあるを削除するＯ ｔｉ　　明細書の＠３員第３行から第１６行までに「本
発明においては、−ｍ−提供される。」とるる金１ 「上記の目的は、電−と飯地の間に直列に接続された第
１ｓ？よび第２のＭＯＳ）ランジスタをＭし、該第１．
２のＭＯＳトランジスタのゲートに相補の信号が印加さ
れ、該第１νよび第２のＭＬ）ＳトランジスタのＷ！続
点を出力端とする出力回路と、 前記Ｍｌ（ＤＭＯＳＭＯＳトランジスタし、前記出力層
に烏レベルを出力している状態に２いて、前記出力端の
レベルが所定値以下に低下した時に前記礪ｌの ＭＯＳト”ｙンジスタｔ″通断する制御回路とｔＶする
こと金ｑ＃徴とする出力ドライバ回路によって達成され
るＯＪと補正する０ （４）　　図１ｆｌ（第３図（ａ）　）　を別紙の通ジ
に補正する０７、＃＆付書黍の＠轍 （１）　　補正特許請求の範８　　　　　　　１通（２
）補正図面（第３図（ａ））　　　　　　　　１通２、
　１Ｖｉｉｎ求の範囲 路とｔ有することｔ特徴とする出力ドライバ回Ｗｔ。

Claims (1)

    【特許請求の範囲】
  1. 電源電圧と接地の間に第１および第２のＮチャンネルＭ
    ＯＢ　）ランジスタが直列に接続され、１第１のＭＯＳ
    　）ランジスタのゲートに鮪１の制御傷号が印加さね＃
    第２のＭＯＳ　）ランジスメのゲートに１１ｇ２０制御
    信号が印加され、ｗ！第１および＃１２０ＭＯ８）ラン
    ジスタのＩｉＩ！続点が出力端に接続さｈるＮチャンネ
    ルＭＯ８形出力ドライバにおいて、該出力ドライバの出
    力の短絡を検出する手段および該短絡の検出時に＃第１
    の制４ｍ信号を接地側に引込む手段を設け、それにより
    該出力の短絡時に１第１および第２のＭＯＳ　）ランジ
    スメが１断状態になるようにしたことを％黴とする、Ｎ
    チャンネルＭＯ８形出力ドライバの保−回路。
JP56213408A 1981-12-29 1981-12-29 出力ドライバ回路 Granted JPS58116759A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56213408A JPS58116759A (ja) 1981-12-29 1981-12-29 出力ドライバ回路
US06/454,167 US4543494A (en) 1981-12-29 1982-12-28 MOS type output driver circuit having a protective circuit
EP82306983A EP0083504B1 (en) 1981-12-29 1982-12-30 Mos type output driver circuit
DE8282306983T DE3277279D1 (en) 1981-12-29 1982-12-30 Mos type output driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213408A JPS58116759A (ja) 1981-12-29 1981-12-29 出力ドライバ回路

Publications (2)

Publication Number Publication Date
JPS58116759A true JPS58116759A (ja) 1983-07-12
JPS6347285B2 JPS6347285B2 (ja) 1988-09-21

Family

ID=16638727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213408A Granted JPS58116759A (ja) 1981-12-29 1981-12-29 出力ドライバ回路

Country Status (4)

Country Link
US (1) US4543494A (ja)
EP (1) EP0083504B1 (ja)
JP (1) JPS58116759A (ja)
DE (1) DE3277279D1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8321549D0 (en) * 1983-08-10 1983-09-14 British Telecomm Electronic switch
US4581551A (en) * 1984-03-28 1986-04-08 Motorola, Inc. Input/output circuit for use with various voltages
KR900008276B1 (ko) * 1985-02-08 1990-11-10 가부시끼가이샤 도시바 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로
JPS61202523A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd 半導体集積回路
US4706159A (en) * 1985-03-12 1987-11-10 Pitney Bowes Inc. Multiple power supply overcurrent protection circuit
US4677312A (en) * 1986-04-25 1987-06-30 International Business Machines Corporation High voltage swing open collector driver
SE453784B (sv) * 1986-07-04 1988-02-29 Ericsson Telefon Ab L M Krets
US4730122A (en) * 1986-09-18 1988-03-08 International Business Machines Corporation Power supply adapter systems
US5070256A (en) * 1987-06-29 1991-12-03 Digital Equipment Corporation Bus transmitter having controlled trapezoidal slew rate
KR900008436B1 (ko) * 1987-12-08 1990-11-20 삼성반도체통신 주식회사 듀얼 슬로프 파형 발생회로
US4831284A (en) * 1988-03-22 1989-05-16 International Business Machines Corporation Two level differential current switch MESFET logic
JPH0821846B2 (ja) * 1989-02-03 1996-03-04 日本電気株式会社 ワイアード信号ドライブ回路
US5180936A (en) * 1991-08-08 1993-01-19 Vitesse Semiconductor Corp. High speed logic circuit
US5248907A (en) * 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
US5386336A (en) * 1992-06-19 1995-01-31 Trw Inc. On chip current limiter
US5321313A (en) * 1993-01-07 1994-06-14 Texas Instruments Incorporated Controlled power MOSFET switch-off circuit
EP0608666B1 (en) * 1993-01-29 1998-04-29 STMicroelectronics S.r.l. Time delay filter monolithically integratable
US5661680A (en) * 1996-09-09 1997-08-26 International Business Machines Corporation Analog output buffer circuit
US5963023A (en) * 1998-03-21 1999-10-05 Advanced Micro Devices, Inc. Power surge management for high performance integrated circuit
DE19959402B4 (de) * 1999-12-09 2006-07-06 Rohde & Schwarz Gmbh & Co. Kg Treiberschaltung
US6344958B1 (en) * 2000-02-10 2002-02-05 Fairchild Semiconductor Corp. Overvoltage protection circuit with overvoltage removal sensing
US6285177B1 (en) 2000-05-08 2001-09-04 Impala Linear Corporation Short-circuit current-limit circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS438084Y1 (ja) * 1966-05-18 1968-04-11
JPS5029246U (ja) * 1973-07-12 1975-04-03

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447035A (en) * 1966-07-28 1969-05-27 Westinghouse Electric Corp Circuitry for protecting a push-pull switching driver stage upon occurrence of a short circuit at the output thereof
US3749936A (en) * 1971-08-19 1973-07-31 Texas Instruments Inc Fault protected output buffer
JPS576806B2 (ja) * 1973-10-05 1982-02-06
US3988695A (en) * 1974-03-30 1976-10-26 Licentia Patent-Verwaltungs-G.M.B.H. Protection circuit for output stage of low frequency amplifiers
US3906255A (en) * 1974-09-06 1975-09-16 Motorola Inc MOS current limiting output circuit
US3938008A (en) * 1974-09-18 1976-02-10 International Business Machines Corporation Common bus driver complementary protect circuit
US4178620A (en) * 1977-10-11 1979-12-11 Signetics Corporation Three state bus driver with protection circuitry
US4275313A (en) * 1979-04-09 1981-06-23 Bell Telephone Laboratories, Incorporated Current limiting output circuit with output feedback
US4329600A (en) * 1979-10-15 1982-05-11 Rca Corporation Overload protection circuit for output driver
US4305106A (en) * 1980-01-18 1981-12-08 Harris Corporation System for short circuit protection using electronic logic in a feedback arrangement
US4363068A (en) * 1980-08-18 1982-12-07 Sundstrand Corporation Power FET short circuit protection
US4347447A (en) * 1981-04-16 1982-08-31 Mostek Corporation Current limiting MOS transistor driver circuit
US4338646A (en) * 1981-04-27 1982-07-06 Motorola, Inc. Current limiting circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS438084Y1 (ja) * 1966-05-18 1968-04-11
JPS5029246U (ja) * 1973-07-12 1975-04-03

Also Published As

Publication number Publication date
EP0083504B1 (en) 1987-09-09
JPS6347285B2 (ja) 1988-09-21
US4543494A (en) 1985-09-24
DE3277279D1 (en) 1987-10-15
EP0083504A1 (en) 1983-07-13

Similar Documents

Publication Publication Date Title
JPS58116759A (ja) 出力ドライバ回路
DE102010064253B4 (de) Halbleiterbauelement mit Detektion thermisch bedingter Fehler
JP3100909B2 (ja) 短絡保護を有するパワートランジスタ
JPH05299991A (ja) モノリシックパワーｍｏｓ集積回路
JP3427436B2 (ja) 駆動回路
JPH06502063A (ja) 過電流保護装置
DE102008025465B4 (de) Steuerschaltung für eine Halbleitereinrichtung mit einer Überhitzungsschutzfunktion
US3938008A (en) Common bus driver complementary protect circuit
JPS5815321A (ja) 相補型ｍｏｓ装置の駆動回路
JP2002261241A (ja) 静電気保護回路
US5963083A (en) CMOS reference voltage generator
US7102863B2 (en) Electrostatic breakdown preventing circuit for semiconductor device
EP3306767B1 (en) A circuit protection arrangement
JP3171244B2 (ja) Ｍｏｓｆｅｔのスイッチを用いる過電流制限の方法及び回路
US6101077A (en) Electrostatic protection circuit of a semiconductor device
CN115765693A (zh) 一种保护时长控制电路及芯片
JPH07141894A (ja) 保護回路
JPS6025910B2 (ja) 入力保護回路
JPH08162939A (ja) 半導体集積回路のインターフェース回路
US5798657A (en) Bidirectional driver circuit for PCI bus systems
US6552584B2 (en) Output stage for high-speed comparator circuits
JP2979709B2 (ja) Ｌｓｉの入出力回路
JPS58178632A (ja) スイツチ回路
JPH10214905A (ja) 信号入力回路
JPS6112692Y2 (ja)