JPH1197520A - Method of insulation and isolation semiconductor devices - Google Patents
Method of insulation and isolation semiconductor devicesInfo
- Publication number
- JPH1197520A JPH1197520A JP25831197A JP25831197A JPH1197520A JP H1197520 A JPH1197520 A JP H1197520A JP 25831197 A JP25831197 A JP 25831197A JP 25831197 A JP25831197 A JP 25831197A JP H1197520 A JPH1197520 A JP H1197520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- dose
- boron element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は同一半導体層内に
複数の半導体素子を形成した場合に、各半導体素子の相
互を電気的に絶縁する絶縁分離加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for electrically isolating semiconductor devices from each other when a plurality of semiconductor devices are formed in the same semiconductor layer.
【0002】[0002]
【従来の技術】従来よりガリウム・ヒ素から成る半導体
基板上に導電性を持つ高濃度のエピタキシャル層(ガリ
ウム・ヒ素から成る高濃度の半導体層)を例えば1μm
程度の厚みに形成し、このエピタキシャル層を用いてシ
ョットキーダイオード或はヘテロバイポーラトランジス
タ等の半導体素子を形成し、高速動作が可能な素子を得
る半導体素子の製造方法がある。2. Description of the Related Art Conventionally, a high-concentration epitaxial layer having high conductivity (a high-concentration semiconductor layer made of gallium arsenide) is formed on a semiconductor substrate made of gallium arsenide by, for example, 1 μm.
There is a method of manufacturing a semiconductor device in which a semiconductor device such as a Schottky diode or a hetero-bipolar transistor is formed using this epitaxial layer to form a device capable of high-speed operation.
【0003】[0003]
【発明が解決しようとする課題】ガリウム・ヒ素から成
る導電性を持つ半導体層に複数の半導体素子を形成した
場合、各半導体素子は導電性を持つ半導体層によって電
気的に接続されてしまうため、相互を電気的に分離する
必要が生じる。従来は、半導体素子の相互間に存在する
導電性を持つ半導体層をエッチングにより除去し、半導
体素子の相互間を電気的に分離する方法と、ガリウム・
ヒ素から成る半導体層に例えばボロン元素をイオン注入
し、このイオン注入により半導体層を絶縁物に変換する
方法或は酸素又は水素をイオン注入して半導体層を絶縁
物に変換する方法等が考えられている。When a plurality of semiconductor elements are formed on a conductive semiconductor layer made of gallium / arsenic, each semiconductor element is electrically connected by the conductive semiconductor layer. It is necessary to electrically isolate each other. Conventionally, a method of removing a conductive semiconductor layer existing between semiconductor elements by etching and electrically isolating the semiconductor elements from each other is disclosed.
For example, a method of ion-implanting a boron element into a semiconductor layer made of arsenic and converting the semiconductor layer into an insulator by this ion implantation, or a method of ion-implanting oxygen or hydrogen to convert the semiconductor layer into an insulator can be considered. ing.
【0004】エッチングによって半導体素子の相互間を
絶縁分離する方法をメサエッチング法等と呼んでいる
が、このメサエッチング法によれば半導体層に、この半
導体層の厚み(1μm程度)に等しい溝が形成されるか
ら、半導体層の面に凹凸が形成される欠点が生じる。つ
まり、この凹凸面に配線層を形成しなければならないか
ら、配線層は断線した状態で形成される率が高く、不良
の発生率が高くなる欠点がある。[0004] A method of insulatingly separating semiconductor elements from each other by etching is called a mesa etching method or the like. According to the mesa etching method, a groove equal to the thickness (about 1 μm) of the semiconductor layer is formed in the semiconductor layer. Since it is formed, there is a disadvantage that unevenness is formed on the surface of the semiconductor layer. That is, since the wiring layer must be formed on the uneven surface, the wiring layer is disadvantageously formed with a high rate of being formed in a disconnected state and a high incidence of defects.
【0005】一方、ボロン元素をイオン注入し、そのイ
オン注入した部分を絶縁体に変換する方法、或は酸素を
イオン注入する方法によれば半導体層の面に凹凸が形成
されることはない反面、従来は表面から0.1μm程度
の厚みしか絶縁物に変換することができない不都合があ
る。また、水素イオンを用いた場合は1μm程度の深さ
までの適用例があるが熱的安定性が悪く、かつ注入量が
多い欠点がある。On the other hand, according to a method of ion-implanting a boron element and converting the ion-implanted portion into an insulator or a method of ion-implanting oxygen, no irregularities are formed on the surface of the semiconductor layer. Conventionally, there is a disadvantage that only a thickness of about 0.1 μm from the surface can be converted into an insulator. In the case where hydrogen ions are used, there is an application example up to a depth of about 1 μm, but there are drawbacks that thermal stability is poor and a large amount of implantation is required.
【0006】このため、ショットキーダイオード或はヘ
テロバイポーラトランジスタ等の半導体素子を形成する
ための半導体層は少なくとも1μm程度の厚み必要とさ
れるがこれらに対してはイオン注入法によって半導体素
子の相互間を電気的に安定に絶縁化することができない
不都合がある。この発明の目的はイオン注入方法によっ
て1μm程度の厚みの半導体層を絶縁体に変換すること
ができる絶縁分離加工方法を提案するものである。For this reason, a semiconductor layer for forming a semiconductor element such as a Schottky diode or a hetero-bipolar transistor needs to have a thickness of at least about 1 μm. Cannot be electrically insulated stably. SUMMARY OF THE INVENTION An object of the present invention is to propose an insulation separation method capable of converting a semiconductor layer having a thickness of about 1 μm into an insulator by an ion implantation method.
【0007】[0007]
【課題を解決するための手段】この発明の請求項1では
0.2μm以上の厚みを持つガリウム・ヒ素から成る導
電性を持つ半導体層に対しボロン元素をイオン注入にて
ドーズ量1×1012/cm2 〜1×1014/cm2 の範
囲で注入することにより導電性を持つ半導体層を絶縁体
化する絶縁分離加工方法を提案するものである。According to a first aspect of the present invention, a boron semiconductor is ion-implanted into a conductive semiconductor layer made of gallium arsenide having a thickness of 0.2 μm or more, and the dose is 1 × 10 12. Another object of the present invention is to provide a method of insulating and separating a semiconductor layer having conductivity by injecting it in the range of / cm 2 to 1 × 10 14 / cm 2 .
【0008】この請求項1で提案する半導体素子の絶縁
分離加工方法によればボロン元素の注入ドーズ量を1×
1012/cm2 〜1×1014/cm2 の範囲に制限する
だけで導電性を持つ半導体層を0.2μm以上の深さに
わたって絶縁体化することができる。この発明の請求項
2ではガリウム・ヒ素から成る導電性を持つ半導体層に
対して2価のボロン元素をイオン注入にてドーズ量1×
1012/cm2 〜1×1014/cm2 の範囲で注入する
ことにより、導電性を持つ半導体層を絶縁体化する半導
体素子の絶縁分離加工方法を提案するものである。According to the method for insulating and isolating a semiconductor device proposed in claim 1, the implantation dose of boron element is 1 ×.
The semiconductor layer having conductivity can be formed into an insulator over a depth of 0.2 μm or more only by limiting the range to 10 12 / cm 2 to 1 × 10 14 / cm 2 . According to a second aspect of the present invention, a conductive semiconductor layer made of gallium arsenide is ion-implanted with a divalent boron element at a dose of 1 ×.
The present invention proposes a method for insulating and isolating a semiconductor element in which a semiconductor layer having conductivity is made into an insulator by injecting it in the range of 10 12 / cm 2 to 1 × 10 14 / cm 2 .
【0009】請求項2で提案する発明によればイオン注
入元素を2価のボロン元素に選定することにより、イオ
ン注入時の加速電圧を1価のボロン元素を加速する場合
の加速電圧の約1/2に低減させることができる。この
結果安価なイオン注入装置によって導電性半導体層を絶
縁体化することができる。この発明の請求項3で提案す
る半導体素子の絶縁分離加工方法では、導電性を持つ半
導体層の上面に島状に複数のマスク例えばレジスト層を
形成し、このマスクを用いてボロン元素をドーズ量1×
1012/cm2 〜1×1014/cm2 の範囲でイオン注
入し、マスク形成部分の相互を電気的に絶縁する半導体
素子の絶縁分離加工方法を提案するものである。According to the invention proposed in claim 2, by selecting the ion-implanted element as the divalent boron element, the acceleration voltage at the time of ion implantation is reduced to about one of the acceleration voltage for accelerating the monovalent boron element. / 2. As a result, the conductive semiconductor layer can be made into an insulator by an inexpensive ion implantation apparatus. According to the method of insulating and separating a semiconductor device proposed in claim 3 of the present invention, a plurality of masks, for example, a resist layer are formed in an island shape on the upper surface of a conductive semiconductor layer, and a boron element is dosed using the mask. 1x
The present invention proposes a method of insulating and separating a semiconductor element in which ions are implanted in a range of 10 12 / cm 2 to 1 × 10 14 / cm 2 to electrically insulate mask forming portions from each other.
【0010】この請求項3の発明によれば、レジスト層
に覆われていた島状の導電性半導体層を用いて半導体素
子を形成することができる。このようにして形成した半
導体素子はボロン元素の注入によって相互を電気的に分
離することができる。よって、この請求項3で提案する
半導体素子の絶縁分離加工方法によれば、各島状の導電
層に形成した半導体素子の相互間は平面形状のままで絶
縁分離することができる。よって半導体素子間を電気的
に接続するための配線導体を平面上に形成することがで
きる。よって配線導体の形成を確実に行なうことがで
き、歩留りの良い製造を実現できる利点が得られる。According to the third aspect of the present invention, a semiconductor element can be formed using the island-shaped conductive semiconductor layer covered by the resist layer. The semiconductor elements thus formed can be electrically separated from each other by implanting boron. Therefore, according to the method for insulating and separating a semiconductor element proposed in claim 3, the semiconductor elements formed on each island-shaped conductive layer can be insulated and separated from each other while keeping the planar shape. Therefore, a wiring conductor for electrically connecting the semiconductor elements can be formed on a plane. Therefore, the formation of the wiring conductor can be reliably performed, and an advantage that the production with a good yield can be realized is obtained.
【0011】[0011]
【発明の実施の形態】図1にこの発明による半導体素子
の絶縁分離加工方法をショットキーダイオード形成に応
用した実施例を示す。図1Aに示す11は例えばガリウ
ム・ヒ素(GaAs)から成る半導体基板を示す。この
半導体基板11の上面に不純物濃度が例えば1×1018
/cm3 程度の高濃度の半導体層12をエピタキシャル
成長法により形成する。つまり、この半導体層12は導
電性を持つ半導体層とされ、厚みは1μm程度とされ
る。導電性を持つ半導体層12の上面に更に不純物濃度
が半導体層12のそれよりわずかに低い例えば1×10
17/cm3 程度に選定し、半絶縁性を持つ半導体層13
を同様にエピタキシャル成長法により例えば0.25μ
m程度の厚みに形成する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment in which the method for insulating and separating a semiconductor device according to the present invention is applied to the formation of a Schottky diode. Reference numeral 11 shown in FIG. 1A indicates a semiconductor substrate made of, for example, gallium arsenide (GaAs). The upper surface of the semiconductor substrate 11 has an impurity concentration of, for example, 1 × 10 18
The semiconductor layer 12 having a high concentration of about / cm 3 is formed by an epitaxial growth method. That is, the semiconductor layer 12 is a conductive semiconductor layer and has a thickness of about 1 μm. On the upper surface of the conductive semiconductor layer 12, the impurity concentration is slightly lower than that of the semiconductor layer 12, for example, 1 × 10
The semiconductor layer 13 having a semi-insulating property is selected to be about 17 / cm 3.
By the epitaxial growth method.
The thickness is about m.
【0012】フォトレジストを半導体層13の上面に塗
布し、ショットキーダイオードを形成すべき領域のほぼ
中央の位置に半導体層13を残すべく露光処理し、エッ
チング等の処理を施して(以下この処理工程をフォトリ
ソ工程と称す)図1Bに示すショットキーダイオードの
活性層13′を形成する。活性層13′とショットキー
ダイオードを形成する部分にフォトリソ工程を経て図1
Cに示すようにレジスト層14を形成し、このレジスト
層14をマスクとしてボロン元素をイオン注入する。こ
の例では1価のボロン元素B+ を注入する場合について
説明する。1価のボロン元素をイオン注入する場合に
は、その注入条件として加速電圧は約400keV程度
を必要とし、その注入ドーズ量は1×1012/cm2 〜
1×1014/cm2 の範囲で注入することにより導電性
を持つ半導体層12の厚み方向(1μmの厚み)の全体
にわたって均一にボロン元素を注入することができ、半
導体層12を絶縁体化することができる。図1Dに示す
部分15は絶縁体化された絶縁分離層を示す。A photoresist is applied on the upper surface of the semiconductor layer 13 and is exposed to light so as to leave the semiconductor layer 13 substantially at the center of the area where the Schottky diode is to be formed. The process is called a photolithography process.) An active layer 13 'of the Schottky diode shown in FIG. 1B is formed. The portion where the active layer 13 'and the Schottky diode are to be formed is subjected to a photolithographic process through
As shown in C, a resist layer 14 is formed, and boron is ion-implanted using the resist layer 14 as a mask. In this example, a case where a monovalent boron element B + is implanted will be described. When monovalent boron is ion-implanted, an acceleration voltage of about 400 keV is required as an implantation condition, and an implantation dose is 1 × 10 12 / cm 2 .
By implanting in the range of 1 × 10 14 / cm 2 , the boron element can be implanted uniformly throughout the thickness direction (thickness of 1 μm) of the semiconductor layer 12 having conductivity, and the semiconductor layer 12 becomes an insulator. can do. A portion 15 shown in FIG. 1D shows an insulating separation layer made into an insulator.
【0013】絶縁分離層15を形成した後、レジスト層
14を除去し、活性層13′の上面に例えばチタン等の
ショットキー電極16を形成し、導電性を持つ半導体層
12の上面にAuGe等のオーミック電極17を被着形
成する。この活性化層13′と、ショットキー電極16
と、オーミック電極17とによってショットキーダイオ
ード18を構成することができる。After forming the insulating separation layer 15, the resist layer 14 is removed, a Schottky electrode 16 of, for example, titanium is formed on the upper surface of the active layer 13 ', and AuGe or the like is formed on the upper surface of the conductive semiconductor layer 12. The ohmic electrode 17 is formed. The activation layer 13 'and the Schottky electrode 16
And the ohmic electrode 17, the Schottky diode 18 can be formed.
【0014】上述では1価のボロンをイオン注入する場
合について説明したが、この発明では更に2価のボロン
元素をイオン注入する場合について提案するものであ
る。2価のボロン元素B2+をイオン注入する場合には加
速電圧を1価のボロンB+ をイオン注入する場合の約1
/2の例えば200keVで足りる点を特徴とするもの
である。つまり、2価のボロン元素B2+は1価のボロン
元素より2倍の電荷を持つことから、加速電圧を200
keVに低減しても加速エネルギーを充分与えることが
でき、半導体層12に対して1μm以上の深さまでイオ
ンを注入することができる。半導体層12の厚み方向に
均一にボロン元素を注入するにはドーズ量を1×1012
/cm2 〜1×1014/cm2 の範囲に選定すればよ
い。Although the above description has been made on the case where monovalent boron is ion-implanted, the present invention proposes a case where divalent boron is further ion-implanted. When ion implantation of divalent boron element B 2+ is performed, the accelerating voltage is increased to about 1 when ion implantation of monovalent boron B + is performed.
/ 2, for example, 200 keV is sufficient. That is, since the divalent boron element B 2+ has twice the charge of the monovalent boron element, the acceleration voltage is 200
Even if the energy is reduced to keV, sufficient acceleration energy can be given, and ions can be implanted into the semiconductor layer 12 to a depth of 1 μm or more. In order to uniformly implant the boron element in the thickness direction of the semiconductor layer 12, the dose amount is 1 × 10 12
/ Cm 2 to 1 × 10 14 / cm 2 .
【0015】尚、2価のボロン元素B2+をイオン注入す
るには2価のボロン元素のみを通過させるフィルタをイ
オン注入装置に配置し、2価のボロン元素だけを取り出
してイオン注入する。図2は絶縁分離層15がどの程度
の絶縁体に変換されたかを評価した実験例を示す。図2
Aに示すように半導体基板11の一方の面にエピタキシ
ャル成長法により不純物濃度1×1018/cm3 ,厚さ
1μmの導電性を持つ半導体層12を形成する。For ion implantation of the divalent boron element B 2+ , a filter that allows only the divalent boron element to pass therethrough is arranged in the ion implantation apparatus, and only the divalent boron element is extracted and ion-implanted. FIG. 2 shows an example of an experiment for evaluating how much the insulating separation layer 15 is converted into an insulator. FIG.
As shown in A, a semiconductor layer 12 having an impurity concentration of 1 × 10 18 / cm 3 and a thickness of 1 μm is formed on one surface of a semiconductor substrate 11 by an epitaxial growth method.
【0016】図2Bでは半導体層12の上面に例えばA
uGe/Ni/Auから成る電極21を被着形成する。
電極21を形成した状態で電極21をマスクとして図2
Cに示すようにボロン元素をイオン注入し、半導体層1
2に図2Dに示す絶縁分離層15を形成する。この例で
は2価のボロン元素B2+を200keVで加速してイオ
ン注入した場合を示す。電極21の間を抵抗測定器22
により測定した。In FIG. 2B, for example, A
An electrode 21 made of uGe / Ni / Au is deposited.
In the state where the electrode 21 is formed, FIG.
C, boron element is ion-implanted, and the semiconductor layer 1 is implanted.
In FIG. 2, the insulating separation layer 15 shown in FIG. 2D is formed. In this example, a case is illustrated in which divalent boron element B 2+ is ion-implanted by accelerating at 200 keV. A resistance measuring device 22 between the electrodes 21
Was measured by
【0017】この評価実験において、ドーズ量を各種変
化した場合の電極21間の抵抗値の変化を図3に示す。
図3に示すように、ドーズ量が1×1012/cm2 を越
えるあたりで電極21間の抵抗値Rは急激に増加し、ド
ーズ量が1×1014/cm2に達するまで抵抗値Rは1
×106 Ω/口以上を維持する。従ってドーズ量を1×
1012/cm2 〜1×1014/cm2 の範囲に選定する
ことにより、絶縁分離層15の抵抗値を高抵抗に維持す
ることができ、半導体素子の間を絶縁分離することがで
きることが解る。FIG. 3 shows a change in the resistance value between the electrodes 21 when the dose is varied in this evaluation experiment.
As shown in FIG. 3, when the dose exceeds 1 × 10 12 / cm 2 , the resistance R between the electrodes 21 sharply increases, and the resistance R increases until the dose reaches 1 × 10 14 / cm 2. Is 1
Maintain × 10 6 Ω / mouth or more. Therefore, the dose amount is 1 ×
By selecting the range of 10 12 / cm 2 to 1 × 10 14 / cm 2 , the resistance value of the insulating separation layer 15 can be maintained at a high resistance, and the semiconductor elements can be insulated and separated. I understand.
【0018】図4乃至図6にイオン注入のドーズ量を変
えた場合の温度安定度を測定した実験例を示す。図4は
2価のボロン元素B2+を200keVで加速し、ドーズ
量を2×1012/cm2 とした場合の各温度に対する絶
縁分離層15の温度安定度を示す。ドーズ量を2×10
12/cm2 とした場合には曲線C,D,Eから解るよう
に温度を100℃以上に加熱すると絶縁抵抗が劣化する
ことが解る。使用条件を100℃以下に制限すれば実用
可能である。FIGS. 4 to 6 show experimental examples in which the temperature stability was measured when the dose of ion implantation was changed. FIG. 4 shows the temperature stability of the insulating separation layer 15 at each temperature when the divalent boron element B 2+ is accelerated at 200 keV and the dose is 2 × 10 12 / cm 2 . 2 × 10 dose
In the case of 12 / cm 2 , as can be seen from the curves C, D and E, when the temperature is heated to 100 ° C. or more, the insulation resistance is deteriorated. It is practical if the use conditions are limited to 100 ° C. or less.
【0019】図5はドーズ量を1×1013/cm2 とし
た場合の各温度に対する絶縁分離層15の温度安定度を
示す。この場合にはどの温度(63℃〜243℃)の何
れでも抵抗値Rは温度の印加時間と共に上昇し、高絶縁
抵抗が得られる。図6はドーズ量を5×1013/cm2
とした場合の温度安定度を示す。この場合も、どの温度
でも印加時間の経過に伴って抵抗値Rは上昇し、高絶縁
抵抗が得られることが解る。FIG. 5 shows the temperature stability of the insulating separation layer 15 with respect to each temperature when the dose is 1 × 10 13 / cm 2 . In this case, the resistance value R increases with the application time of the temperature at any temperature (63 ° C. to 243 ° C.), and a high insulation resistance is obtained. FIG. 6 shows a dose amount of 5 × 10 13 / cm 2.
It shows the temperature stability in the case of. In this case as well, it can be seen that the resistance value R increases with the lapse of the application time at any temperature, and a high insulation resistance can be obtained.
【0020】[0020]
【発明の効果】以上説明したように、この発明によれば
ボロン元素をイオン注入する際のドーズ量を1×1012
/cm2 〜1×1014/cm2 に選定するだけで1μm
程度の厚みを持つ導電性半導体層を高抵抗を持つ絶縁体
に変換することができる。従って導電性半導体層に形成
した半導体素子の間を平面形状のまま絶縁し、分離する
ことができる。As described above, according to the present invention, the dose at the time of ion implantation of boron element is 1 × 10 12
1μm by simply selecting the / cm 2 ~1 × 10 14 / cm 2
A conductive semiconductor layer having a moderate thickness can be converted into an insulator having high resistance. Therefore, the semiconductor elements formed in the conductive semiconductor layer can be insulated and separated from each other in a planar shape.
【0021】よって、半導体素子の相互を電気的に接続
するための配線導体は平面上に形成できるため信頼性の
よい配線導体を形成することができる。また、不良の発
生率を少なくでき歩留りよく製造することができる利点
が得られる。Therefore, since the wiring conductor for electrically connecting the semiconductor elements can be formed on a plane, a highly reliable wiring conductor can be formed. Further, there is obtained an advantage that the rate of occurrence of defects can be reduced and manufacturing can be performed with good yield.
【図面の簡単な説明】[Brief description of the drawings]
【図1】この発明の一実施例を説明するための工程図。FIG. 1 is a process chart for explaining an embodiment of the present invention.
【図2】この発明の効果を実証するために行なった実験
例を説明するための工程図。FIG. 2 is a process chart for explaining an experimental example performed to prove the effect of the present invention.
【図3】この発明の効果を説明するためのグラフ。FIG. 3 is a graph for explaining the effect of the present invention.
【図4】この発明による絶縁分離方法で得られた絶縁分
離層の温度安定度を実測した例を示すグラフ。FIG. 4 is a graph showing an example of actually measuring the temperature stability of an insulating separation layer obtained by the insulating separation method according to the present invention.
【図5】図4と同様の図。FIG. 5 is a view similar to FIG. 4;
【図6】図4と同様の図。FIG. 6 is a view similar to FIG. 4;
11 半導体基板 12 導電性を持つ半導体層 13′ 活性層 14 レジスト層 15 絶縁分離層 16 ショットキー電極 17 オーミック電極 18 ショットキーダイオード Reference Signs List 11 semiconductor substrate 12 conductive semiconductor layer 13 'active layer 14 resist layer 15 insulating separation layer 16 Schottky electrode 17 ohmic electrode 18 Schottky diode
Claims (3)
ヒ素から成る導電性を持つ半導体層に対してボロン元素
をイオン注入にてドーズ量1×1012/cm 2 〜1×1
014/cm2 の範囲で注入することにより、上記導電性
を持つ半導体層を絶縁体化する半導体素子の絶縁分離加
工方法。1. A gallium alloy having a thickness of 0.2 μm or more.
Boron element for conductive semiconductor layers of arsenic
Dose of 1 × 10 by ion implantation12/ Cm Two~ 1 × 1
014/ CmTwoInjection in the range of
Insulation of a semiconductor device that makes a semiconductor layer with insulation an insulator
Construction method.
導体層に対して2価のボロン元素をイオン注入にてドー
ズ量1×1012/cm2 〜1×1014/cm 2 の範囲で
注入することにより、導電性を持つ半導体層を絶縁体化
する半導体素子の絶縁分離加工方法。2. A conductive half made of gallium arsenide.
Doping a divalent boron element into the conductor layer by ion implantation
1 × 1012/ CmTwo~ 1 × 1014/ Cm TwoIn the range
Insulation converts conductive semiconductor layers into insulators
Method for insulating and separating semiconductor elements.
導体層の上面に選択的に複数のマスク層を形成し、この
マスクを用いてボロン元素をイオン注入にてドーズ量1
×1012/cm2 〜1×1014/cm2 の範囲で注入
し、上記マスク形成部分の相互を電気的に絶縁すること
を特徴とする半導体素子の絶縁分離加工方法。3. A plurality of mask layers are selectively formed on an upper surface of a conductive semiconductor layer made of gallium and arsenic, and boron is ion-implanted using the mask to form a dose of 1: 1.
A method of insulating and isolating a semiconductor element, wherein the implantation is performed in a range of × 10 12 / cm 2 to 1 × 10 14 / cm 2 to electrically insulate the mask-forming portions from each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25831197A JPH1197520A (en) | 1997-09-24 | 1997-09-24 | Method of insulation and isolation semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25831197A JPH1197520A (en) | 1997-09-24 | 1997-09-24 | Method of insulation and isolation semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1197520A true JPH1197520A (en) | 1999-04-09 |
Family
ID=17318496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25831197A Pending JPH1197520A (en) | 1997-09-24 | 1997-09-24 | Method of insulation and isolation semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1197520A (en) |
-
1997
- 1997-09-24 JP JP25831197A patent/JPH1197520A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577330B2 (en) | Method of manufacturing double-sided gate static induction thyristor | |
JPS636877A (en) | Manufacture of heterojunction type bipolar transistor | |
US3943555A (en) | SOS Bipolar transistor | |
JPS60180163A (en) | Semiconductor element and method of producing same | |
KR900000585B1 (en) | Semiconductor integrated circuit device and method for producing same | |
US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
JPH10229193A (en) | Manufacture of p-channel mos gate control device with base injected through contact window and semiconductor device | |
JPH08228001A (en) | Semiconductor device and manufacture thereof | |
JPH0945905A (en) | Semiconductor device and its manufacture | |
US6800531B2 (en) | Method of fabricating a bipolar transistor | |
JP3750311B2 (en) | Semiconductor device and manufacturing method thereof | |
US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
JPH1197520A (en) | Method of insulation and isolation semiconductor devices | |
US4024563A (en) | Doped oxide buried channel charge-coupled device | |
JPH03101169A (en) | Method of making semiconductor device | |
JPH02181933A (en) | Semiconductor device provided with bipolar transistor and manufacture thereof | |
JP2615652B2 (en) | Manufacturing method of bipolar transistor | |
JP4708722B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2654056B2 (en) | Method for manufacturing semiconductor device | |
JPH03240281A (en) | Gaas hall element | |
JPH0766398A (en) | High withstand voltage semiconductor device | |
CN118538753A (en) | SOI-LDMOS structure and preparation method thereof | |
JPS6122872B2 (en) | ||
EP0710399A1 (en) | Process for fabricating semiconductor devices having arsenic emitters | |
JPH03505026A (en) | Bipolar transistor and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030902 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040416 |